JP2007266450A - 半導体装置 - Google Patents

Abstract

【課題】ＥＳＤ保護素子において発生した熱を半導体装置外部へ効率よく迅速に放熱可能な半導体装置を提供すること。
【解決手段】半導体装置１は、ドレイン領域４、ソース領域６及びゲート電極７を備えるＭＯＳＦＥＴ型のＥＳＤ保護素子と、熱拡散部とを有する。ドレイン領域４上に形成された熱拡散部は、パッドと電気的に接続されている金属層１３、及びドレイン領域４と金属層１３とを接続するコンタクト１２を有する。金属層１３は、ゲート電極７に沿って延在する第１金属配線２１と、それと垂直に交差する第２金属配線２２とを有する。コンタクト１２は、第１金属配線２１と第２金属配線２２との交差部に接続されている。ＥＳＤ保護素子のｐｎ接合部で発生し、コンタクト１２を伝導してきた熱は、金属層１３において第１金属配線２１と第２金属配線２２を通って３方向に同時に拡散され、パッドに放熱される。
【選択図】図１

Description

本発明は、静電気放電から内部回路を保護する静電気放電保護素子を備える半導体装置に関し、特に、微細化された拡散層を有する静電気保護素子又は基板方向への放熱が難しい静電気保護素子、例えばＳＯＩ（Silicon on Insulator）基板上の静電気保護素子、を備える半導体装置に関する。

半導体装置の内部回路は、外部（人体、機械）からの静電気放電（ＥＳＤ；Electro-Static Discharge）により破壊されることがある。例えば、ＭＯＳ電界効果型トランジスタ（ＭＯＳＦＥＴ；Metal-Oxide-Semiconductor Field Effect Transistor）においては、近年の半導体装置の微細化により、ゲート絶縁膜（酸化膜）は非常に薄く形成されている。そのため、ゲート絶縁膜は、ＥＳＤの電圧により破壊されやすくなっている。そこで、このようなＥＳＤによる半導体装置の破壊を防止するために、ＥＳＤ保護素子が通常パッドと内部回路（被保護回路）との間に設けられている。

ＥＳＤ保護素子としては、ＭＯＳＦＥＴの寄生バイポーラトランジスタの動作を利用するものが知られている（例えば、特許文献１及び特許文献２参照）。このＥＳＤ保護素子においては、ドレイン領域が被保護回路に接続され、ソース領域（及びゲート電極）がグランド領域又は電源領域に接続されている。例えば、ｎ型ＭＯＳＦＥＴのＥＳＤ保護素子において、ＥＳＤ電流がパッドからドレイン領域に流入すると、逆バイアスとなり、アバランシェブレークダウンが起こる。そして、ドレイン領域からシリコン基板へ電流が流れる。この電流はチャネル領域の電位を上げる。これにより、ベース領域の電圧が所定電圧を超えると、ドレイン領域がコレクタ、シリコン基板がベース、そしてソース領域がエミッタとなる寄生バイポーラトランジスタが動作する。これによりドレイン−ソース間にＥＳＤ電流が流れ、ＥＳＤ電流は、グランド領域に逃がされる。

ＥＳＤ電流がＥＳＤ保護素子内を流れると、ｐｎ接合部、例えばドレイン領域−チャネル領域間、が発熱する。特許文献１及び特許文献２に記載のＥＳＤ保護素子においては、この発熱による破壊を防止するために、ドレイン領域に放熱領域（ヒートシンク）が形成されている。特許文献１に記載のＥＳＤ保護素子においては、放熱領域は、ＥＳＤ電流の電流経路とならないように形成されている。そして、各放熱領域は、ゲート電極幅方向においてそれぞれ分離されている。また、特許文献２に記載のＥＳＤ保護素子においては、ヒートシンクへの直接的な電気接続が存在していないフローティングヒートシンク（Floating heat sink）がｐｎ接合部近傍に形成されている。

特開２００５−３１１１３４号公報 米国特許第６４０７４４５号明細書

近年の半導体装置の微細化により、ＥＳＤ保護素子におけるｐｎ接合部及び拡散領域も縮小化されている。このため、ＥＳＤ保護素子は、ＥＳＤ電流によって生じた熱がｐｎ接合部に集中しやすい構成になっている。また、基板上に形成された浅溝素子分離（ＳＴＩ；Shallow Trench Isolation）領域は放熱経路を限定しており、これによっても熱がこもりやすい状況が形成されている。したがって、近年のＥＳＤ保護素子は、熱が基板方向へ逃げにくい構造になっている。このような状況は、特に、基板と絶縁物で完全に分離されたＳＯＩ基板等の構造において顕著になる。さらに、半導体装置において銅配線を採用する場合、ＣＭＰ（Chemical Mechanical Polishing（化学的機械研磨））による研磨工程で微細配線が形成されるために太い配線を作製することが困難になっている。このため、銅配線からの大きな放熱効果を得ることが難しくなってきている。したがって、近年のＥＳＤ保護素子は、放熱性の悪い構造となっている。放熱が効率良く行われず過熱状態になると、ＥＳＤ保護素子、特にｐｎ接合部、は熱的破壊される。

そこで、特許文献１、２に記載のＥＳＤ保護素子においては、放熱領域（ヒートシンク）が拡散領域（ドレイン領域）上に形成されている。しかしながら、特許文献１、２に記載の放熱領域は、パッド等に電気的に接続されていないフローティング状態にある。このような放熱領域は、熱容量が小さく放熱能力が低い。そのため、ｐｎ接合部の熱的保護を適切に図ることができないおそれがある。放熱領域の熱容量を大きくしようとすると、放熱領域の面積・体積を大きくすること等が必要となる。これは、放熱領域が大きなスペースを要することになり、半導体装置としては好ましくない。

また、ＥＳＤ保護素子において、ＥＳＤ電流が流入するコンタクトがｐｎ接合部に近接した位置に形成されていると、ＥＳＤ電流はコンタクト付近のｐｎ接合部を局所的に流れるようになる。これにより、この部分が発熱し、この発熱がさらに電流を集中させることになる。そのため、このような構造のＥＳＤ保護素子においては、コンタクト近傍のｐｎ接合部が特に熱的破壊されやすくなっている。

図９〜図１１に、ＥＳＤ電流が流入するコンタクトがｐｎ接合部に近接した位置に形成されているＥＳＤ保護素子の平面図と断面図を示す。図９は、ＥＳＤ保護素子の概略平面図であり、図１０は、図９のＣ−Ｃ線の概略断面図である。図１１は、図９とは別の形態のＥＳＤ保護素子の概略平面図である。図９〜図１１に示すＥＳＤ保護素子において、ＥＳＤ保護素子３１が例えばｎ型ＭＯＳＦＥＴである場合、ＥＳＤ電流は、金属層４２及びコンタクト４１を通じてドレイン領域３３に流入し、ソース領域３５からコンタクト４３及び金属層４４を通じてグランド領域（不図示）に逃がされる。このとき、ドレイン領域３３とチャネル領域３４間及びチャネル領域３４及びソース領域３５間のｐｎ接合部３９において熱が発生する。基板３２内の熱の拡散は、基板３２に形成されたＳＴＩ領域３８によって妨げられている。そのため、ｐｎ接合部３９近傍において発生した熱は、コンタクト４１、４３を通じて上方へ伝導することになる。ここで、図９及び図１１に示す従来の形態における熱の拡散経路について説明する。

図９に示す形態においては、金属層４２ａ、４２ｂ、４２ｃは、ｐｎ接合部３９（ゲート電極３６）が延びる方向（ゲート電極３６の幅方向）に沿って分断されている。例えば、金属層４２ｂに接続されたコンタクト４１ｂ近傍のｐｎ接合部３９ａにおいて局所的な発熱が生じた場合、熱は、コンタクト４１ｂから金属層４２ｂへ伝導される。このとき、コンタクト４１ｂを伝導してきた熱には、パッド（不図示）に通じるビアないしコンタクト（不図示）が形成された図面右方向（矢印方向）にしか伝導経路がなく、金属層４２ａ、４２ｃ方向に熱は伝導することができない。したがって、熱の伝導経路が１方向に限定されているため、放熱効率が悪くなっている。

図１１に示す形態においては、金属層４２は、ｐｎ接合部３９（ゲート電極３６）に沿って延在しており、コンタクト４１ａ〜４１ｄもｐｎ接合部３９に沿って配列されている。例えば、コンタクト４１ｂ、４１ｃ間のｐｎ接合部３９ａにおいて局所的な発熱が生じた場合、熱はコンタクト４１ｂ、４１ｃの両方から金属層４２へ伝導される。このとき、コンタクト４１ｂ、４１ｃを伝導してきた熱は、伝導経路をそれぞれ２方向ずつ有しているように見える。例えば、コンタクト４１ｂを伝導してきた熱は、金属層４２においてコンタクト４１ａ方向とコンタクト４１ｃ方向の計２方向の伝導経路を有しているように見える。しかしながら、熱は温度の高いほうへは伝導しないので、コンタクト４１ｂを伝導してきた熱はコンタクト４１ａ方向、コンタクト４１ｃを伝導してきた熱はコンタクト４１ｄ方向の各１方向にしか伝導することができない。したがって、図１１に示す形態においても、熱の伝導経路は、実質的に１方向に限定されている。

したがって、近年の半導体装置におけるＥＳＤ保護素子は放熱されにくい構造になっていることから、半導体装置においては効率がよく、信頼性のある放熱経路を確保する必要がある。

本発明によれば、第１ｐｎ接合部を形成する第１半導体領域と第２半導体領域とを有する静電気放電保護素子を備える半導体装置において、静電気放電保護素子の上方に形成される第１金属層と、第１半導体領域と第１金属層とを接続する複数の第１コンタクトと、を備え、第１金属層と第１コンタクトは、熱的にフローティング状態になく、第１金属層は、複数の第１コンタクトのうち少なくとも１つの第１コンタクトを伝導してきた熱を、少なくとも１つの第１コンタクトとの接続部から、第１ｐｎ接合部が延在する方向のうちの少なくとも１方向と、第１ｐｎ接合部が延在する方向と交差する方向のうちの少なくとも１方向とへ同時に拡散する第１拡散経路を有し、第１拡散経路は、半導体装置外部への熱の伝導経路の一部を形成する半導体装置を提供する。

本発明において、「熱的にフローティング状態にない」とは、金属（シリサイド含む）を通じて熱を半導体装置外部へ伝導できる状態にあることをいう。例えば、コンタクト、金属層、ビア等を通じて熱を直接的にパッドへ伝導できることをいう。

本発明の半導体装置においては、拡散経路が、ＥＳＤ電流のよって生じた熱をｐｎ接合部が延在する方向と該方向と交差する、好ましくは垂直な、方向に拡散する。これにより、ＥＳＤ保護素子において発生した熱を短時間で広範囲に拡散することができる。さらに、拡散経路は半導体装置外部と電気的に接続されている。これにより、拡散した熱をその場に留めることなく半導体装置外部へ迅速に放熱することができる。

したがって、本発明によれば、ＥＳＤ電流によって発生した熱を、その発生場所がどこであっても、効率よく放熱することができ、より信頼性のある放熱経路を実現することができる。すなわち、本発明によれば、ＥＳＤ保護素子の耐熱性能を向上させることができる。

まず、本発明の第１実施形態に係る半導体装置について説明する。本発明の第１実施形態に係る半導体装置の概略平面図を図１に示す。また、図１のＡ−Ａ線概略断面図を図２に示す。本発明の半導体装置１は、ＥＳＤ保護素子２、及びＥＳＤ電流及び熱を伝導するための熱拡散部１１、１６を有する。ＥＳＤ保護素子２は、ｐｎ接合部１０ａ、１０ｂを有し、ＥＳＤ電流から内部回路（被保護回路）（不図示）を保護するものである。

第１実施形態に係る半導体装置１のＥＳＤ保護素子２は、ＭＯＳＦＥＴ型のＥＳＤ保護素子である。ＥＳＤ保護素子２は、ウェル３に形成された第１半導体領域としてのドレイン領域４、第２半導体領域としてのチャネル領域５、第３半導体領域としてのソース領域６、及びチャネル領域５上に形成されたゲート電極７とゲート絶縁膜８（側壁と一体図示）を有する。ドレイン領域４、ソース領域６、及びゲート電極７の表面部分にはシリサイド層（不図示）形成されていると好ましい。ＭＯＳＦＥＴ型ＥＳＤ保護素子２（各半導体領域４、５、６、ゲート電極７、シリサイド層等）、ＳＴＩ領域９、コンタクト１２、１７、金属層１３、１５、１８、２０、ビア１４、１９等は、公知の方法を使用して作製することができる。なお、図面において層間絶縁膜の図示は省略してある。

第１熱拡散部１１は、ドレイン領域４上に形成され、第１コンタクト１２及び第１金属層１３を有する。第１コンタクト１２は、ドレイン領域４と第１金属層１３とを接続している。ドレイン領域４がシリサイド層を有する場合、第１コンタクト１２はシリサイド層と接続すると好ましい。第１金属層１３は、ＥＳＤ保護素子２（ドレイン領域４）の上方に形成され、少なくとも１つの第１金属配線２１と、複数の第２金属配線２２とを有する。第１金属配線２１は、ドレイン領域４とチャネル領域５によって形成された第１ｐｎ接合部１０ａが延在している方向（ゲート電極７が延在している方向）に沿って延在している。各第２金属配線２２は、第１金属配線２１と交差（接合）するように延在している。第２金属配線２２の延在方向は、好ましくはＥＳＤ電流がドレイン領域４からチャネル領域５に流れる方向、より好ましくは第１ｐｎ接合部１０ａの延在方向に垂直な方向、である。第１コンタクト１２は、第１ｐｎ接合部１０ａ（ゲート電極７）の延在方向に沿って配列され、第１金属層１３とは第１金属配線２１と第２金属配線２２とが交差している交差部分に接続されている。これにより、第１金属配線２１と第２金属配線２２は、半導体装置外部へ熱を伝導するための第１拡散経路の一部を形成する。

第２熱拡散部１６は、ソース領域６上に形成され、第２コンタクト１７及び第２金属層１８を有する。第２コンタクト１７は、ソース領域６と第２金属層１８とを接続している。ソース領域６がシリサイド層を有する場合、第２コンタクト１７はシリサイド層と接続すると好ましい。第２金属層１８は、ＥＳＤ保護素子２（ソース領域６）の上方に形成され、少なくとも１つの第３金属配線２３と、複数の第４金属配線２４とを有する。第３金属配線２３は、ソース領域６とチャネル領域５によって形成された第２ｐｎ接合部１０ｂが延在している方向（ゲート電極７が延在している方向）に沿って延在している。各第４金属配線２４は、第３金属配線２３と交差（接合）するように延在している。第４金属配線２４の延在方向は、好ましくはＥＳＤ電流がチャネル領域５からソース領域６に流れる方向、より好ましくは第２ｐｎ接合部１０ｂの延在方向に垂直な方向、である。第２コンタクト１７は、第２ｐｎ接合部１０ｂ（ゲート電極７）の延在方向に沿って配列され、第２金属層１８とは第３金属配線２３と第４金属配線２４とが交差している交差部分に接続されている。これにより、第２金属配線２３と第４金属配線２４は、半導体装置外部へ熱を伝導するための第２拡散経路の一部を形成する。

第１熱拡散部１１及び第２熱拡散部１６は、熱的にフローティング状態になっていない。第１熱拡散部１１においては、ビア１４及び金属層１５を介してパッド（不図示）に接続されていると好ましい。あるいは、金属層１５がパッドであってもよい。さらに、このパッドがＥＳＤ電流の伝導経路であると好ましい。これにより、第１熱拡散部１１（第１コンタクト１２及び第１金属層１３）はＥＳＤ電流の伝導経路となる。パッドは、電源パッド、入力パッド、又は出力パッドでもよい。また、第２熱拡散部１６においては、ビア１９及び金属層２０を介してグランド領域又は電源領域に電気的に接続されていると好ましい。あるいは、金属層２０がグランド領域又は電源領域であってもよい。これにより、第２熱拡散部１６（第２コンタクト１７及び第２金属層１８）はＥＳＤ電流の伝導経路となる。

ＥＳＤ保護素子２は、ｎ型ＭＯＳＦＥＴとｐ型ＭＯＳＦＥＴのどちらであってもよい。ＥＳＤ保護素子としてｎ型ＭＯＳＦＥＴを使用するときは、ソース領域６はグランド領域に接続する。一方、ＥＳＤ保護素子としてｐ型ＭＯＳＦＥＴを使用するときは、ソース領域６は電源領域に接続する。

次に、本発明の半導体装置の放熱経路について説明する。ＥＳＤ保護素子２がｎ型ＭＯＳＦＥＴである場合、ＥＳＤ電流は、金属層１５、ビア１４、第１金属層１３、第１コンタクト１２、ドレイン領域４、チャネル領域５、ソース領域６、第２コンタクト１７、第２金属層１８、ビア１９、及び金属層２０を介してグランド領域に逃がされる。このとき、ドレイン領域４とチャネル領域５で形成された第１ｐｎ接合部１０ａとチャネル領域５とソース領域６で形成された第２ｐｎ接合部１０ｂにおいて発熱することになる。特に、ｎ型ＭＯＳＦＥＴのスナップバックモードで放電する正の印加を考えた場合、ドレイン領域４側は逆バイアスとなり電位差が大きいため、入力側である第１ｐｎ接合部１０ａにおいて大きく発熱する。図１及び図２に示す構成によれば、第１ｐｎ接合部１０ａで発生した熱は、ドレイン領域４から第１熱拡散部１１に伝導される。図３に、第１金属層１３の部分拡大図を示す。例えば、図３（ａ）に示すように、第１コンタクト１２ｂ近傍の第１ｐｎ接合部１０ａで局所的に発熱した場合、熱は主として第１コンタクト１２を通って第１金属層１３に伝導する。第１コンタクト１２ｂは、第１金属配線２１と第２金属配線２２の交差部に接合されているので、第１コンタクト１２ｂを伝導してきた熱は、第１金属層１３を通って交差部から３方向（第１コンタクト１２ａ方向、ビア１４ｂ方向、及び第１コンタクト１２ｃ方向）へ同時に伝導することができる。第１金属配線２１を通って第１コンタクト１２ａ方向に伝導した熱は、第２金属配線２２ａを通ってビア１４ａ方向に伝導する。同様に、第１金属配線２１を通って第１コンタクト１２ｃに伝導した熱は、第２金属配線２２ｃを通ってビア１４ｃ方向に、及び第１金属配線２１を通って第１コンタクト１２ｂとは反対方向に伝導する。このようにして、各ビア１４に伝導した熱は、さらに上層の金属層１５、そしてパッド（不図示）へと伝導する。

また、例えば、図３（ｂ）に示すように、第１コンタクト１２ｂ、１２ｃ間の第１ｐｎ接合部１０ａで局所的に熱が発生した場合、熱は第１コンタクト１２ｂ、１２ｃの両コンタクトを通って第１金属層に伝導する。このとき、熱は温度の高いほうへ伝導することはできない。したがって、第１コンタクト１２ｂを伝導してきた熱は第１コンタクト１２ｃ方向へ伝導することができず、同様に第１コンタクト１２ｃを伝導してきた熱は第１コンタクト１２ｂ方向へ伝導することができない。しかしながら、本実施形態においては、第１コンタクト１２ｂを伝導してきた熱は第１コンタクト１２ａ及びビア１４ｂの２方向に、同様に第１コンタクト１２ｃを伝導してきた熱は、ビア１４ｃ及び第１コンタクト１２ｄの２方向に伝導することができる。

以上より、第１実施形態に係る半導体装置によれば、ＥＳＤ電流の伝導経路となるコンタクト近傍において局所的に発生した熱であっても、ｐｎ接合部が延在する方向に２方向、及び該方向と垂直な方向に１方向の合計３方向の経路を通すことにより速やかに拡散することができる。さらに、第１熱拡散部１１は、熱的にフローティング状態にない。すなわち、第１熱拡散部１１は、例えばパッドと電気的に接続されているため、熱が第１熱拡散部１１に滞ることはなく、半導体装置外部へ直接的に短時間で放熱することができる。よって、ＥＳＤ保護素子２において発生した熱を効率よく放熱することができる。

さらに、第１実施形態に係る半導体装置によれば、熱の局所的な発生箇所がどこであっても、ｐｎ接合部が延在する方向とそれに垂直な方向の両方向の拡散経路を確保することができる。これにより、より信頼性のある放熱経路の確保が実現できる。

上記においては、特に、第１ｐｎ接合部１０ａにおいて発生した熱の第１熱拡散部１１を通る放熱経路について説明したが、第２ｐｎ接合部１０ｂにおいて発生した熱の第２熱拡散部１６を通る放熱経路も第１熱拡散部１１と同様である。

第１実施形態に係る半導体装置として、第１半導体領域（ドレイン領域）４及び第３半導体領域（ソース領域）６の両領域上にそれぞれ熱拡散部１１、１６を有する形態を示した。しかしながら、熱拡散部は、どちらか一方の領域にのみに形成することもできる。例えば、図２に示す断面図において、第１半導体領域４上にのみ熱拡散部１１を形成して、第３半導体領域６上には、本発明の構成を有さない通常のコンタクト及び金属配線を形成することができる。熱拡散部を一方の領域上のみに形成する場合は、発熱量の大きいｐｎ接合部側（例えばｎ型ＭＯＳＦＥＴのＥＳＤ保護素子の場合、第１ｐｎ接合部１０ａ側）に熱拡散部を形成すると好ましい。

また、第１実施形態においては、第１金属配線２１及び第３金属配線２３がｐｎ接合部１０に対して平行に延在している形態を図示している。しかしながら、第１金属配線２１及び第３金属配線２３が延在する方向は、ｐｎ接合部１０（各半導体領域４、６）に沿って配列されたコンタクト１２、１７と接続可能であれば、その延在方向は平行に限定されることはない。また、第１実施形態においては、第１金属配線２１と第２金属配線２２（及び第３金属配線２３と第４金属配線２４）が直交している形態を図示している。しかしながら、第１金属配線２１と第２金属配線２２（又は第３金属配線２３と第４金属配線２４）の接続角度は、直角に限定されることなく適宜好適な角度を選択することができる。

次に、本発明の第２実施形態に係る半導体装置について説明する。本発明の第２実施形態に係る半導体装置の部分概略図を図４に示す。図４は、第１熱拡散部１１の第１金属層１３及び第２熱拡散部１６の第２金属層１８部分の平面図である。第１実施形態においては、例えば第１熱拡散部１１の場合、第１コンタクト１２ｂと第１金属層１３とが接合している部分は、第１金属配線２１と第２金属配線２２ｂとが丁字状に交差している。一方、第２実施形態においては、第１金属配線２１と第２金属配線２２とは十字状に交差している。すなわち、第２金属配線２２が第３半導体領域６の方向にまで延びている。そして、第２金属配線２２の両端部に、上層の金属層（不図示）に接続されるビア１４、２５が接続されている。このため、例えば第１コンタクト１２ｂを伝導してきた熱は、第１金属層１３において４方向（第１コンタクト１２ａ方向、ビア１４ｂ方向、第１コンタクト１２ｃ方向、及びビア２５ｂ方向）へ伝導することができる。したがって、第２実施形態によれば、ｐｎ接合部１０が延在する方向に２方向、及びｐｎ接合部１０が延在する方向と垂直な方向に２方向の合計４方向の拡散経路を確保することができる。これにより、より効率よく熱を拡散することができる。

第２実施形態においては、第３半導体領域６側の第２金属層１８においても、第１金属層１３と同様の形態を有することができる。このとき、図４に示すように、第１金属層１３において第１金属配線２１から第２金属層１８側へ突出した金属配線２２部分（ビア２５が接続されている部分）と、第２金属層１８において第３金属配線２３から第１金属層１３側へ突出した金属配線２４部分（ビア２６が接続されている部分）とを互い違いに嵌合させるように配置すれば、スペースを無駄なく活用することができる。

図４に示す形態においては、第１半導体領域４と第３半導体領域６の両領域上に熱拡散部（金属層１３、１８）を有する形態を示した。しかしながら、第２実施形態においても、第１実施形態と同様に、どちらか一方の半導体領域上にのみに熱拡散部を形成することができる。

次に、本発明の第３実施形態に係る半導体装置について説明する。第３実施形態は、ＥＳＤ保護素子がマルチフィンガーと呼ばれている複数のＭＯＳＦＥＴ構造を有する場合において、ＭＯＳＦＥＴ構造の配列形態を説明するものである。第３実施形態に係る半導体装置のフィンガー２つ分の概略平面図を図５に示す。また、図５のＢ−Ｂ線概略断面図を図６に示す。なお、図５及び図６において、ゲート絶縁膜の図示は省略してある。図５及び図６には、２つのＭＯＳＦＥＴ構造の各ドレイン領域４が対向するように配列した１対のＭＯＳＦＥＴ構造が示されている。ＥＳＤ保護素子２は、２つのドレイン領域４間に拡散領域３０と絶縁領域（ＳＴＩ領域）９とを有する。ドレイン領域４と拡散領域３０との間にはＳＴＩ領域９が配されている。そのＳＴＩ領域９間には２つの拡散領域３０がＳＴＩ領域９を介して形成されている。拡散領域３０上にはシリサイド層（不図示）が形成されている。コンタクト２７は、拡散領域３０上のシリサイド層と接続され、拡散領域３０と第１熱拡散部１１の第１金属層１３とを接続している。したがって、ドレイン領域４上に形成された各第１熱拡散部１１は、第１コンタクト１２、第１金属層１３（第１金属配線２２）及びコンタクト２７によってドレイン領域４と拡散領域３０とを架橋している。また、２つの拡散領域３０は、２つのコンタクト２９と第３金属層２８で架橋されている。コンタクト２９は、拡散領域３０上のシリサイド層と接続され、拡散領域３０と第３金属層２８とを接続している。第３金属層２８は、ビア（不図示）を介して上層のパッド（不図示）と接続されている。また、第３金属層２８は、第２金属配線２２と互い違いになるように第２金属配線２２間に配されている。なお、拡散領域３０は、ドレイン領域４と同じ導電型にする。例えば、ＥＳＤ保護素子２がｎ型ＭＯＳＦＥＴ構造である場合、拡散領域３０はｎ＋不純物領域にする。

このとき、第１熱拡散部１１は、拡散領域３０を介してパッドと接続されていることになる。しかしながら、拡散領域３０上にはシリサイド層が形成されているので、第１熱拡散部１１は、熱的にフローティング状態にはなっていない。すなわち、ＥＳＤ保護素子２において発生した熱は、第１熱拡散部１１、シリサイド層等を通じてパッドまで直接的に伝導することができる。

第１熱拡散部１１の第１金属層１３の形態は、第１実施形態と同様であり、第１金属配線２１と第２金属配線２２とが丁字状を形成している（第１金属配線２１の端部を除く）。第１コンタクト１２は、第１金属配線２１と第２金属配線２２との交差部に接続されている。第１実施形態においては、ソース領域６上にも熱拡散部が形成されていたが、図５及び図６に示す第３実施形態においては、ソース領域６上には熱拡散部は形成されていない。しかしながら、当然に、第１実施形態のように、ソース領域６上にも熱拡散部を形成してもよい。また、熱拡散部を第２実施形態のような形態にすることもできる。ソース領域６上の金属層１８は、グランド領域又は電源領域に電気的に接続されている。

次に、ＥＳＤ電流の伝導経路について説明する。例えば、ＥＳＤ保護素子２がｎ型ＭＯＳＦＥＴ構造である場合、第３金属層２８に接続されているパッド（不図示）にＥＳＤ電流が流入すると、ＥＳＤ電流は、第３金属層２８において両コンタクト２９へと分散される。その後、ＥＳＤ電流は、拡散領域３０、コンタクト２７、第１金属層１３、及び第１コンタクト１２を通ってドレイン領域４に流入する。このとき、拡散領域３０、ドレイン領域４、及びコンタクト１２、２７、２９は、各フィンガーへの電流集中を抑制するためのバラスト抵抗領域として作用する。

ＥＳＤ電流によりＥＳＤ保護素子２において発生した熱は、第１コンタクト１２を通って第１金属層１３に伝導する。ここで、第１実施形態と同様にして、熱は、各金属配線２１、２２に拡散される。その後、熱は、コンタクト２７、拡散領域３０（シリサイド層）、コンタクト２９、第３金属層２８等を通ってパッドまで伝導される。

第３実施形態において、ＥＳＤ保護素子２が、図５及び図６に示すような一対のＭＯＳＦＥＴ構造を複数有する場合、複数の一対のＭＯＳＦＥＴ構造は、各ＭＯＳＦＥＴ構造のソース領域６を共有するように配列することができる。例えば、図５及び図６に示す形態における右側のソース領域６の右側に、ゲート電極７、ドレイン領域４、拡散領域３０等を有するような配列にすることができる。また、図５及び図６に示す形態においては、ドレイン領域４間の拡散領域３０をＳＴＩ領域９によって２つの領域に分離しているが、ＳＴＩ領域９を形成せずに１つの領域として形成することもできる。

ＥＳＤ保護素子２の複数のＭＯＳＦＥＴ構造の配列形態や拡散領域等の形態は、上記で説明した形態以外にも種々の形態を適用することができる。例えば、特開２００５−１８３６６１号公報に記載された複数のＭＯＳＦＥＴ構造の配列、拡散領域、コンタクト、金属層等の形態を適用することができる。したがって、本発明の半導体装置を適用可能な形態として、特開２００５−１８３６６１号公報に記載された形態を援用することとする。

本発明の半導体装置における熱拡散部の放熱効果を確認する試験を実施した。試験装置として、ｎ型ＭＯＳＦＥＴ構造のＥＳＤ保護素子を有する半導体装置Ａ、Ｂ（以下「試験装置」とする）を使用した。試験装置Ａ、Ｂの金属層部分の拡大概略平面図を図７に示す。図７（ａ）に示す試験装置Ａは、本発明に係る半導体装置を示し、図７（ｂ）に示す試験装置Ｂは、比較例となる半導体装置を示す。図７（ａ）に示す熱拡散部は、本発明の第１実施形態に係る半導体装置と同様の形態を有している。なお、ソース領域６上には熱拡散部は形成していない。図７（ｂ）に示す熱拡散部は、図９に示すような形態であり、図７（ａ）に示す試験装置Ａと比較すると第２金属配線２２のみの形態、すなわち第１金属配線２１で第２金属配線２２を接続していない形態を有する。試験装置Ａと試験装置Ｂにおいて、それ以外の形態は同様である。試験装置Ａ、ＢのＥＳＤ保護素子は、２０本のフィンガーが形成されたマルチフィンガー構造を有する。試験装置Ａ、Ｂのマルチフィンガー構造は、図５及び図６に示す形態と同様であり、各フィンガーは図５及び図６に示すようなバラスト抵抗領域を有する。試験装置Ａ、Ｂは、９０ｎｍ世代のルールで作製された半導体装置である。試験装置Ａ、ＢのＥＳＤ保護素子の主な寸法は、図５及び図６におけるゲート長Ｌ_１が６０ｎｍ、ドレイン領域４のゲート長方向の長さＬ_２が３００ｎｍ、半導体領域のコンタクト１２、１７、２７、２９の径（矩形の一辺の長さ）Ｄ_１が９０ｎｍ、ドレイン領域４上のコンタクト１２間の距離（ゲート幅方向）Ｗ_１が６００ｎｍ、そしてＳＴＩ領域９の深さＤ_２が３００ｎｍである。

本実施例の試験方法を説明する。ＴＬＰ（Transmission Line Pulse）法を用いて試験装置Ａ、Ｂそれぞれにパルスを印加し、各試験装置の破壊電流値を測定した。ＴＬＰ法で評価したＥＳＤ保護素子の破壊電流とＥＳＤ試験（ＨＢＭ（Human Body Model）法等の国際標準試験）結果との間には相関があり、ＴＬＰ法は、ＥＳＤ保護素子の評価に広く使用されている方法である。各試験装置の破壊電流値は、１０ｎｓ、２０ｎｓ、５０ｎｓ、１００ｎｓ及び２００ｎｓの５種類のパルス幅において測定した。図８に、各パルス幅における試験装置Ａ、Ｂの測定結果を示す。図８は、パルス幅と破壊電流値の関係を示すグラフである。また、図８には、試験装置Ａの破壊電流値の改善率の変化も示している。改善率は、数１の式に基づいて算出した。

改善率［％］＝（試験装置Ａの破壊電流値［Ａ］−試験装置Ｂの破壊電流値［Ａ］）／試験装置Ｂの破壊電流値［Ａ］×１００ ・・・（１）

図８に示すように、どのパルス幅においても本発明に係る試験装置Ａは、試験装置Ｂのより高い破壊電流値が得られた。この結果は、本発明（すなわち熱拡散部）によりＥＳＤ保護素子の熱的破壊の耐久性、すなわち放熱能力、が向上したことを示していると考えられる。

また、図８の測定結果によれば、パルス幅が短くなるにつれて試験装置Ａの改善率が向上している。これより、パルス幅が短いほど、基板方向よりも金属層（熱拡散部）が接続された上層配線方向の影響が大きいことが分かる。すなわち、本発明は、ＥＳＤ電流のパルス幅が短いＣＤＭ（Charged Device Model（デバイス帯電モデル））おいて有効であることが分かる。

上記実施形態においては、ＭＯＳＦＥＴ型のＥＳＤ保護素子を有する半導体装置を用いて本発明を説明したが、本発明はＭＯＳＦＥＴ型のＥＳＤ保護素子に限定されることなく、ダイオード型ＥＳＤ保護素子、サイリスタ型ＥＳＤ保護素子、バイポーラトランジスタ型ＥＳＤ保護素子等を有する半導体装置にも適用することができる。すなわち、本発明は、ｐｎ接合を有するＥＳＤ保護素子を備える半導体装置に適用することができる。また、熱拡散部（コンタクト及び金属層）の形態も上記実施形態に限定されることなく、本発明の範囲内において種々の変形や改良が可能であることはいうまでもない。

本発明の第１実施形態に係る半導体装置の概略平面図。 図１に示すＡ−Ａ線の概略断面図。 図１に示す金属層の拡大図。 本発明の第２実施形態に係る半導体装置の概略平面図。 本発明の第３実施形態に係る半導体装置の概略平面図。 図５に示すＢ−Ｂ線の概略断面図。 実施例１において使用した半導体装置の金属層部分の概略平面図。 実施例１における測定結果を示す図。 本発明が解決しようとする課題を説明するための半導体装置の概略平面図。 図８に示すＣ−Ｃ線の概略断面図。 本発明が解決しようとする課題を説明するための半導体装置の概略平面図。

符号の説明

１ 半導体装置
２ ＥＳＤ保護素子
３ 基板（ウェル）
４ 第１半導体領域（ドレイン領域）
５ 第２半導体領域（チャネル領域）
６ 第３半導体領域（ソース領域）
７ ゲート電極
８ ゲート絶縁膜
９ 絶縁領域（ＳＴＩ領域）
１０ ｐｎ接合部
１１ 第１熱拡散部
１２ 第１コンタクト
１３ 第１金属層
１４ ビア
１５ 金属層
１６ 第２熱拡散部
１７ 第２コンタクト
１８ 第２金属層
１９ ビア
２０ 金属層
２１ 第１金属配線
２２ 第２金属配線
２３ 第３金属配線
２４ 第４金属配線
２５ ビア
２６ ビア
２７ コンタクト
２８ 第３金属層
２９ コンタクト
３０ 拡散領域
３１ ＥＳＤ保護素子
３２ 基板
３３ ドレイン領域
３４ チャネル領域
３５ ソース領域
３６ ゲート電極
３７ 側壁
３８ ＳＴＩ領域
３９ ｐｎ接合部
４１ コンタクト
４２ 金属層
４３ コンタクト
４４ 金属層

Claims (10)

1. 第１ｐｎ接合部を形成する第１半導体領域と第２半導体領域とを有する静電気放電保護素子を備える半導体装置において、
   前記静電気放電保護素子の上方に形成される第１金属層と、
   前記第１半導体領域と前記第１金属層とを接続する複数の第１コンタクトと、を備え、
   前記第１金属層と前記第１コンタクトは、熱的にフローティング状態になく、
   前記第１金属層は、前記複数の第１コンタクトのうち少なくとも１つの第１コンタクトを伝導してきた熱を、前記少なくとも１つの第１コンタクトとの接続部から、前記第１ｐｎ接合部が延在する方向のうちの少なくとも１方向と、前記第１ｐｎ接合部が延在する方向と交差する方向のうちの少なくとも１方向とへ同時に拡散する第１拡散経路を有し、
   前記第１拡散経路は、半導体装置外部への熱の伝導経路の一部を形成することを特徴とする半導体装置。
2. 前記第１金属層は、前記第１ｐｎ接合部が延在する方向に沿って延在する少なくとも１つの第１金属配線と、前記第１金属配線と交差する複数の第２金属配線と、を有し、
   前記第１コンタクトは、前記第１金属配線と前記第２金属配線とが交差する交差部に接続されていることを特徴とする請求項１に記載の半導体装置。
3. 前記第１金属層はパッドに電気的に接続され、
   前記第１金属層及び前記第１コンタクトは、静電気放電電流の伝導経路であることを特徴とする請求項１又は２に記載の半導体装置。
4. 前記第１半導体領域は表面部分にシリサイド層を有し、
   前記第１コンタクトは前記シリサイド層に接続されていることを特徴とする請求項１〜３のいずれか一項に記載の半導体装置。
5. 前記静電気放電保護素子は、前記第２半導体領域と第２ｐｎ接合部を形成する第３半導体領域をさらに有し、
   前記第３半導体領域は、グランド領域又は電源領域に電気的に接続されていることを特徴とする請求項１〜４のいずれか一項に記載の半導体装置。
6. 前記静電気放電保護素子の上方に形成される第２金属層と、
   前記第３半導体領域と前記第２金属層とを接続する複数の第２コンタクトと、をさらに備え、
   前記第２金属層と前記第２コンタクトは、熱的にフローティング状態になく、
   前記第２金属層は、前記複数の第２コンタクトのうち少なくとも１つの第２コンタクトを伝導してきた熱を、前記少なくとも１つの第２コンタクトとの接続部から、前記第２ｐｎ接合部が延在する方向のうちの少なくとも１方向と、前記第２ｐｎ接合部が延在する方向と交差する方向のうちの少なくとも１方向とへ同時に拡散する第２拡散経路を有し、
   前記第２拡散経路は、半導体装置外部への熱の伝導経路の一部を形成することを特徴とする請求項５に記載の半導体装置。
7. 前記第２金属層は、前記第２ｐｎ接合部が延在する方向に沿って延在する少なくとも１つの第３金属配線と、前記第３金属配線と交差する複数の第４金属配線と、を有し、
   前記第２コンタクトは、前記第３金属配線と前記第４金属配線とが交差する交差部に接続されていることを特徴とする請求項６に記載の半導体装置。
8. 前記第２金属層はグランド領域又は電源領域に電気的に接続され、
   前記第２金属層及び前記第２コンタクトは、静電気放電電流の伝導経路であることを特徴とする請求項６又は７に記載の半導体装置。
9. 前記第３半導体領域は表面部分にシリサイド層を有し、
   前記第２コンタクトは前記シリサイド層に接続されていることを特徴とする請求項５〜８のいずれか一項に記載の半導体装置。
10. 前記第１半導体領域がドレイン領域であり、
    前記第２半導体領域がチャネル領域であり、
    前記第３半導体領域がソース領域であり、
    前記静電気放電保護素子は、前記第２半導体領域上にゲート絶縁膜及びゲート電極をさらに備える金属酸化膜半導体電界効果型トランジスタ構造を有することを特徴とする請求項５〜９のいずれか一項に記載の半導体装置。

Images