JP3305415B2 - 半導体装置、インクジェットヘッド、および画像形成装置 - Google Patents

半導体装置、インクジェットヘッド、および画像形成装置

Info

Publication number
JP3305415B2
JP3305415B2 JP13028993A JP13028993A JP3305415B2 JP 3305415 B2 JP3305415 B2 JP 3305415B2 JP 13028993 A JP13028993 A JP 13028993A JP 13028993 A JP13028993 A JP 13028993A JP 3305415 B2 JP3305415 B2 JP 3305415B2
Authority
JP
Japan
Prior art keywords
region
semiconductor region
semiconductor
mos transistor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13028993A
Other languages
English (en)
Other versions
JPH0669497A (ja
Inventor
俊一 海津
敏彦 一瀬
桂 藤田
誠司 亀井
博之 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP13028993A priority Critical patent/JP3305415B2/ja
Priority to DE69323655T priority patent/DE69323655T2/de
Priority to EP93109690A priority patent/EP0574911B1/en
Priority to US08/077,382 priority patent/US5517224A/en
Publication of JPH0669497A publication Critical patent/JPH0669497A/ja
Application granted granted Critical
Publication of JP3305415B2 publication Critical patent/JP3305415B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1601—Production of bubble jet print heads
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/1626—Manufacturing processes etching
    • B41J2/1628—Manufacturing processes etching dry etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/1626—Manufacturing processes etching
    • B41J2/1629—Manufacturing processes etching wet etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/1631—Manufacturing processes photolithography
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/164—Manufacturing processes thin film formation
    • B41J2/1642—Manufacturing processes thin film formation thin film formation by CVD [chemical vapor deposition]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/164—Manufacturing processes thin film formation
    • B41J2/1646—Manufacturing processes thin film formation thin film formation by sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2202/00—Embodiments of or processes related to ink-jet or thermal heads
    • B41J2202/01—Embodiments of or processes related to ink-jet heads
    • B41J2202/13—Heads having an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)
  • Electronic Switches (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、異なるトランジスタを
備える半導体装置、インクジェットヘッド、および画像
形成装置に関するものである。
【０００２】
【従来の技術】サーマルヘッドには薄膜抵抗体または厚
膜抵抗体からなる発熱体が設けられている。
【０００３】一方、優れた画像再生を行えるインクジェ
ットヘッドとしては熱エネルギーを利用してインクを吐
出するヘッドがある。このヘッドにも薄膜抵抗体等の発
熱体が設けられている。
【０００４】そして、この発熱体の駆動のために半導体
装置が用いられている。
【０００５】このような半導体装置としては米国特許第
４，４２９，３２１号明細書、ヨーロッパ特許公開第
０，３７８，４３９号公報、ヨーロッパ特許公開第０，
４４０，４５９号公報に記載されたものが知られてい
る。
【０００６】従来より、例えば６４ビットのインクジェ
ットヘッドを駆動するためのマトリクス回路としては、
図１に示すような構成のものが知られている。図１にお
けるマトリクス回路は、６４個のダイオード１１，１２
…１８，８１，８２…８８を含むダイオードスイッチ回
路をコモン側で８ブロックに、セグメント側で８ブロッ
クに、それぞれ分けて構成されている。コモン側の各ブ
ロックには８個のスイッチＣｏｍ１…Ｃｏｍ８がそれぞ
れ設けられ、セグメント側には８個のスイッチＳｅｇ
１，Ｓｅｇ２…Ｓｅｇ８が設けられている。このような
マトリクス回路は通常バイポーラプロセスによってシリ
コン基板ＳＵＢ上に設けられる。
【０００７】しかしながら、このようなマトリクス回路
ではＰＮタイプのダイオードスイッチをシリコン基板上
に配置すると、コモン間またはセグメント間の誤動作を
生じる不都合があるため、用いられるダイオードの構成
としてはＮＰＮトランジスタをコレクタ・ベースショー
トして構成する必要がある。この場合にはさらに次のよ
うな解決すべき課題がある。すなわち、（１）バイポー
ラプロセスを使用するため工程が難しい、（２）ダイオ
ードスイッチ１個に大電流（２００ｍＡ）を流し、かつ
セグメント側の８個の外部スイッチを同時にＯＮする場
合、１ブロックのコモンの外部スイッチには１．６ｍＡ
程度の電流が流れるので、外部スイッチの構成が複雑に
なる点である。
【０００８】上記２つの欠点を解決するために、図２に
示すように、図１に示したダイオードスイッチ回路に替
えてＮＰＮトランジスタスイッチ回路を用いて構成され
たものが提案されている。しかし、この場合には次のよ
うな制約がある。この制約について、図２に示したマト
リクス回路から１ビット分の等価回路を取り出して示す
図３を参照しながら説明する。
【０００９】図３中の電流Ｉを２００ｍＡとし、トラン
ジスタＴｒ１１の順方向電流増幅率βを１００とする
と、
【００１０】
【数１】Ｉ＝ＩC ＋ＩB
【００１１】
【数２】ＩC ＝βＩB ここで、寄生ＰＮＰトランジスタがＯＮしない条件を考
えると、図３中の（Ａ）点の電位はＶ+ −ＩC ×ｒSC、
（Ｂ）点の電位はＶ+ −ＩB ×ｒB であり、理想的に寄
生ＰＮＰトランジスタのＶBEは
【００１２】
【数３】ＶBE＝ＩC ×ｒSC−ＩB ×ｒB ≦０ であればよい。このためにはＩC ×ｒSC＜ＩB ×ｒB と
いう関係が必要である。この関係を満たすためには、Ｎ
ＰＮトランジスタの特性としてコレクタ電流ＩCによる
電圧降下を小さくする必要があり、さらにコレクタシリ
ーズ抵抗ｒSCを小さく、トランジスタＴｒ１１の順方向
電流増幅率ｂを小さくする必要もある。
【００１３】図２に示したＮＰＮトランジスタスイッチ
回路を用いたマトリクス回路では、図１に示したダイオ
ードスイッチ回路の場合と比べてコモン１の外部スイッ
チに流れる電流が改善されるが、やはりトランジスタの
特性上の制約により、コモン１の外部スイッチ（Ｃｏｍ
１）に流れるベース電流ＩB はある程度大きくなること
から、コモン側外部スイッチの構成を複雑しなければな
らないという点が依然として残ってしまう。
【００１４】そこで、本発明者らは図２および図３に示
したＮＰＮトランジスタスイッチをｎＭＯＳトランジス
タスイッチに置換することを考えた。コモン側スイッチ
ではｎＭＯＳトランジスタスイッチを制御するだけであ
るからコモン側スイッチの構成を簡素にすることができ
る。しかし、この場合には、Ｖ+ が３０Ｖ−４０Ｖであ
るため、従来のトランジスタとして知られている構造の
ｎＭＯＳではソースドレイン間の電界強度が高くなり、
ホットキャリアが発生し、このホットキャリアがゲート
酸化膜に入るため、ｎＭＯＳトランジスタのしきい値
（Ｖth）や相互コンダクタンス（Ｇm ）が変化すること
がある。また、Ｎ型ドレインとＰウエルとによるＰＮ接
合は逆バイアスされており、なだれ降伏を起こすという
こともある。
【００１５】従来の半導体集積回路内における素子分離
構造としては、図１３に示すようにＰＮ接合の逆バイア
スを用いて構成されたものがある。図１３において、符
号１０１はＰ型基板であり、１０２および１０３はそれ
ぞれ半導体素子が形成されるべきＮ- 領域であり、１０
４は配線金属であり、１０５はエミッタとなるべきＮ+
領域であり、１０６はベースとなるべきＰ型領域であ
り、１０７はコレクタとなるべきＮ+ 領域である。
【００１６】しかしながら、図１３に示した素子分離構
造では、例えば飽和動作するＮＰＮトランジスタが隣接
したような場合に、集積回路の最低電位がノイズ等によ
って持ち上がったとき、ラッチアップを引き起こし易い
という欠点があり、最悪の場合には素子の破壊に至る可
能性もある。
【００１７】また、図１４は図１３に示した素子分離構
造に形成される寄生トランジスタの等価回路を示す回路
図であるが、Ｎ- エピ領域１０２および１０３のトラン
ジスタが飽和し、基板１０１にＰＮ接合を順方向ならし
めるようなノイズが入ると、寄生のＮＰＮが動作し、こ
れによって寄生のＰＮＰが動作し、この状態は正帰還で
あるため、ノイズが消滅した後も電流が流れ続けてしま
う不都合が生じる。
【００１８】従来より、図１８に示す半導体集積回路内
における他の素子分離方法も知られている。図１８の
（ａ）に示すように、まず半導体基体１２１上に絶縁膜
１２２を熱酸化法により形成する。次に、図１８の
（ｂ）に示すように、絶縁膜１２２の上に異なる種類の
絶縁材料からなる絶縁膜１２３をＬＰ−ＣＶＤ法により
堆積する。次いで、図１８の（ｃ）に示すように、絶縁
膜１２２および１２３のうち、素子分離領域とする部分
をパターニングにより取り除いて開孔部１２４を形成す
る。この開孔部１２４を有する半導体基体１２１を熱酸
化法により高温、長時間処理することによって、図１８
の（ｄ）に示す酸化膜からなる素子分離領域１２５を形
成する。この素子分離領域１２５は絶縁膜１２２および
１２３により被覆されているので、その酸化は進行しな
い。
【００１９】しかしながら、図１８に示した熱酸化法に
よる従来の素子分離方法は半導体基体１２１上に酸化膜
を成長させる際に酸化がその絶縁膜の下側にまで進行し
てしまうため、図１８の（ｄ）に示すように、素子分離
領域１２５の両端が盛り上り、いわゆるバーズビーク１
２６および１２７が形成される。これらバーズビーク１
２６および１２７の部分と絶縁膜１２２および１２３と
の膜応力により、半導体基体１２１に結晶欠陥を生じさ
せ易く、このため素子の電気的特性に重大な影響を与え
る虞がある。
【００２０】また、素子寸法を縮小する場合でもバーズ
ビーク１２６および１２７の長さを縮小させない限り、
半導体基体から得られる素子数を増やすことができず、
上記の半導体基体の結晶欠陥との関係で素子の製造歩留
りを悪化させてしまう欠点を有している。
【００２１】さらに、熱酸化法により素子分離領域を形
成するため、半導体基体の表面上にも酸化膜を成長させ
てしまうことから、半導体基体の表面に激しい凹凸を生
じさせてしまうことになり、多層配線を形成する場合に
は表面上の凹凸により断線が発生し易いという欠点もあ
る。
【００２２】このような現象は、特にゲート長が１μｍ
以下の高集積化された半導体装置では歩留りを一層低下
させる原因となる。
【００２３】発熱体の配線や電極は、例えばアルミニウ
ムの微細加工技術により形成される。このアルミニウム
の微細加工技術としては、集積度の高度な微細加工の場
合には加工精度の点でガスプラズマを用いたドライエッ
チングが用いられ、比較的集積度が高いかあるいは集積
度の低い場合には加工装置の簡便さや低コストの点で化
学溶液によるウエットエッチングが用いられる。
【００２４】図２１は、アルミニウムの微細加工技術を
用いた従来の配線電極の形成方法を示す縦断面図であ
る。
【００２５】まず、図２１の（ａ）に示すように、例え
ばＳｉ，ＳｉＯ2 などからなる基板１３０の表面全面に
配線電極材料としてのＡｌ層１３１を形成した後、この
Ａｌ層１３１の表面全面にマスク用フォトレジスト膜１
３２を塗布し、さらにガラスフォトマスク１３３をフォ
トレジスト膜１３２側に近付け、フォトレジスト膜１３
２のうち配線電極パターン以外の領域を露光する。次
に、上記基板１３０からガラスフォトマスク１３３を除
去した後、アルカリ溶液により現像することによって図
２１の（ｂ）に示すようにフォトレジスト膜１３２に配
線電極パターンを転写する。次いで、上記基板１３０の
Ａｌ層１３１をＡｌエッチング用溶液によりエッチング
する。これにより、図２１の（ｃ）に示すようにフォト
レジスト膜１３２により覆われた配線電極パターンのＡ
ｌ層１３１のみを残す。ここで、Ａｌエッチング溶液と
しては一般的なエッチング溶液、例えばＨ3 ＰＯ4 ，Ｈ
ＮＯ3 ，ＣＨ3 ＣＯＯＨの混合溶液が用いられる。この
Ａｌエッチング溶液を摂氏４５度に昇温した場合、Ａｌ
層１３１のエッチングレートは毎分４５００−５０００
オングストローム程度であり、ベークされたフォトレジ
スト膜１３２のエッチングレートはほぼ零に近い。
【００２６】最後に、図２１の（ｄ）に示すように、残
されたフォトレジスト膜１３２を基板１３０から除去す
る。この除去後のＡｌ層１３１のエッジ部分は基板１３
０の表面に対してほぼ直交する面を有している。このエ
ッジ部分の直交面は、機能デバイス装置が集積化の傾向
と共に多層化も重要視されてきている近年の環境の中
で、以下のような問題を生じさせる。
【００２７】（１）例えば、図２２に示すように、高電
気抵抗発熱体に電流を流すことによって発熱体に熱エネ
ルギーを発生させるような電気熱変換体の場合を考え
る。図２２において、１４０は基板であり、１４１は発
熱抵抗層であり、１４２は発熱抵抗層１４１に形成され
た発熱部であり、１４３はＡｌの配線電極であり、１４
４は配線電極１４３のエッジ部である。配線電極１４３
から発熱部１４２への電流の流れは、図８に示すよう
に、エッジ部１４４の下方、すなわち発熱部１４２側に
集中する。実験結果を挙げて説明すると、エッジ部１４
４の下方における電流密度は８．２×１０７Ａ／ｃｍ2
に達し、配線電極１４３内の電流密度１．７×１０６Ａ
／ｃｍ2 および発熱抵抗層１４１の発熱部１４２におけ
る電流密度１．０３×１０７Ａ／ｃｍ2 に比較して異常
に大きな値となる。その結果、エッジ部１４４の下方に
おける電流密度の集中が発熱抵抗層１４１の一部切断を
招き、電気熱変換デバイスの寿命を決定してしまう恐れ
を有している。
【００２８】（２）例えば、図２３に示すように、基板
１５０上にＡｌからなる第１配線電極１５１を帯状に形
成し、第１配線電極１５１の上に保護膜１５２を形成
し、その上に第１配線電極１５１の長さ方向と交差する
第２配線電極１５３を形成したデバイスの場合を考え
る。この場合、第１配線電極１５１のエッジ部１５４に
おいて、保護膜１５２のステップカバレッジが悪化し、
これにより第１配線電極１５１と第２配線電極１５３と
の電気的絶縁性が損なわれてしまう恐れを有している。
【００２９】
【発明が解決しようとする課題】本発明の目的は、信頼
性が高い発熱体駆動用の半導体装置を提供することにあ
る。
【００３０】本発明の別の目的は、ソース・ドレイン間
の電界強度が弱められ、耐圧性に優れた半導体装置を提
供することにある。
【００３１】また、本発明の他の目的は、ラッチアップ
を防止すべく、素子分離領域をＰＮＰのサンドイッチ構
造とし、これにより形成されるＰＮ接合を短絡した素子
分離構造を有する半導体装置を提供することにある。
【００３２】さらに、本発明のさらに他の目的は、製造
歩留りを向上させるべく、高集積化に対応可能な埋込型
の誘電体分離による素子分離領域を有する半導体装置を
提供することにある。
【００３３】またさらに、本発明のさらに他の目的は、
耐久性に優れかつ高性能化を図ることのできる半導体デ
バイスの製造方法を提供することにある。
【００３４】
【課題を解決するための手段】本発明の半導体装置は、
ＭＯＳトランジスタと、前記ＭＯＳトランジスタのスイ
ッチングを制御するバイポーラトランジスタとを有する
半導体装置において、前記ＭＯＳトランジスタは、ドレ
インとなる第１導電型の第１の半導体領域と、該第１の
半導体領域内に形成されたチャネル領域を含む第２導電
型の第２の半導体領域と、該第２の半導体領域内に形成
されたソースとなる第１導電型の第３半導体領域と、該
ソースおよびドレイン間にある前記チャネル領域上にゲ
ート絶縁膜を介して設けられたゲート電極と、を有し、
前記ドレインにおける前記チャネル領域と接する側の部
分が高抵抗領域となっているＭＯＳトランジスタであ
り、前記バイポーラトランジスタは、コレクタとなる第
１導電型の第４の半導体領域と、該第４の半導体領域内
に形成されたベースとなる第２導電型の第５半導体領域
と、該第５の半導体領域内に形成されたエミッタとなる
第１導電型の第６の半導体領域と、を有し、前記コレク
タにおける前記ベースと接する側の部分が高抵抗領域と
なっているバイポーラトランジスタであり、前記ＭＯＳ
トランジスタの前記高抵抗領域と前記バイポーラトラン
ジスタの前記高抵抗領域とが、同一工程で形成され、前
記第２の半導体領域と前記第５半導体領域とが、同一工
程で形成され、前記ドレインとなる低抵抗の領域と前記
第３半導体領域と前記第６半導体領域とが、同一工程で
形成されて、前記ＭＯＳトランジスタ及び前記バイポー
ラトランジスタが第２導電型の基板上に集積化されてい
ることを特徴とする。
【００３５】本発明の半導体装置は、電気熱変換体と、
該電気熱変換体に接続されたＭＯＳトランジスタにより
構成された第１のスイッチング回路と、前記ＭＯＳトラ
ンジスタのスイッチングを制御するバイポーラトランジ
スタにより構成された第２のスイッチング回路とを有す
る半導体装置において、前記ＭＯＳトランジスタは、ド
レインとなる第１導電型の第１の半導体領域と、該第１
の半導体領域内に形成されたチャネル領域を含む第２導
電型の第２の半導体領域と、該第２の半導体領域内に形
成されたソースとなる第１導電型の第３半導体領域と、
該ソースおよびドレイン間にある前記チャネル領域上に
ゲート絶縁膜を介して設けられたゲート電極と、を有
し、前記ドレインにおける前記チャネル領域と接する側
の部分が高抵抗領域となっているＭＯＳトランジスタで
あり、前記バイポーラトランジスタは、コレクタとなる
第１導電型の第４の半導体領域と、該第４の半導体領域
内に形成されたベースとなる第２導電型の第５半導体領
域と、該第５の半導体領域内に形成されたエミッタとな
る第１導電型の第６の半導体領域と、を有し、前記コレ
クタにおける前記ベースと接する側の部分が高抵抗領域
となっているバイポーラトランジスタであり、前記ＭＯ
Ｓトランジスタの前記高抵抗領域と前記バイポーラトラ
ンジスタの前記高抵抗領域とが、同一工程で形成され、
前記第２の半導体領域と前記第５半導体領域とが、同一
工程で形成され、前記ドレインとなる低抵抗の領域と前
記第３半導体領域と前記第６半導体領域とが、同一工程
で形成されて、前記ＭＯＳトランジスタ及び前記バイポ
ーラトランジスタが第２導電型の基板上に集積化され、
前記電気熱変換体が前記ＭＯＳトランジスタ及び前記バ
イポーラトランジスタを覆う絶縁層の上に形成されてい
ることを特徴とする。
【００３６】本発明のインクジェットヘッドは、熱エネ
ルギーを利用してインクを吐出させるインクジェットヘ
ッドにおいて、上記の半導体装置を有し、前記電気熱変
換体により前記熱エネルギーを発生させることを特徴と
する。
【００３７】本発明の画像形成装置は、上記のインクジ
ェットヘッドと、媒体を搬送する搬送手段を有し、前記
インクジェットヘッドから前記媒体に向けてインクを吐
出させて記録を行うことを特徴とする。
【００３８】
【００３９】
【００４０】
【００４１】
【００４２】
【００４３】
【００４４】
【００４５】
【００４６】
【００４７】
【作用】本発明によれば、Ｎエピ層を設けることによ
り、ソースドレイン間距離を長くすることができるの
で、ソースドレイン間の電界強度が弱まり、このためホ
ットキャリアの発生が減少する。従って、ゲート酸化膜
に入るホットキャリアが減少することから、ホットキャ
リアにより従来生じていたｎＭＯＳトランジスタのしき
い値（Ｖth）や相互コンダクタンス（Ｇm ）の変化を抑
制をすることが可能となる。また、Ｎエピ層を設けるこ
とにより、従来、Ｎ型ドレインとＰ- 層との間に形成さ
れていたＰＮ接合がＮエピ層とＰ- 層との間に形成され
ることになるので、接合の深さが大きくなり、端部での
空乏層の広がりも従来よりも大きくなり、電界集中を緩
和でき、耐圧を上げることが可能となる。
【００４８】そして、各ＭＯＳトランジスタ間のＰ型領
域内に、素子の存在しないＮ- 型素子分離領域が形成さ
れて設けられたＰＮＰ構造中のＰＮ接合が金属配線によ
り短絡されているので、寄生トランジスタが動作不可能
な状態となるため、ラッチアップを防止することができ
る。
【００４９】さらに、上述した従来の熱酸化法と異な
り、絶縁膜の下部に酸化が進行することがないから、バ
ーズビークの発生を防止することができる。
【００５０】一方、フォトマスクとフォトレジストとの
間隔を広くとった第１回目の露光工程では、フォトマス
クのパターンエッジ部の下方に回り込む回折光によりフ
ォトマスクの透過パターンより広い領域を露光する。フ
ォトマスクとフォトレジストとの間隔を零とするかある
いは狭くとった第２回目の露光工程では、フォトマスク
のパターンエッジ部での回折の影響が少ないから、フォ
トマスクにより被覆されていない（全露光）領域と、フ
ォトマスクにより被覆されているが、第１回目の露光を
受けている（半露光）領域と、フォトマスクにより被覆
され、一度も露光を受けていない（未露光）領域とをフ
ォトレジストに形成することができる。これら３領域を
有するフォトレジストは現像されて、そのエッジ部の形
状はテーパ状となる。このテーパ状のエッジ部を有する
フォトレジストを用いて金属層をエッチングすると、金
属層のエッジ部もテーパ状となる。このテーパ状のエッ
ジ部を有する金属層を発熱抵抗体上に設けた発熱ヘッド
等の電気熱変換デバイスでは、電流の流れが金属層のエ
ッジ部の下方に集中することがないので、発熱抵抗体の
一部切断を防止することができるから、電気熱変換デバ
イスの寿命を確実に延ばすことができる。
【００５１】
【実施例】以下、図面を参照して本発明の一実施例を詳
細に説明する。
【００５２】図４は本発明の第一実施例に従うｎＭＯＳ
トランジスタの一例を示す縦断面図である。図４におい
て、符号２００は基板である。基板２００はこの例にお
いて単結晶シリコンが用いられるが、これに限定されな
い。基板２００の上の一部にはＮ型の埋込み層２０１が
形成され、この埋込み層２０１の周辺部にはＰ型のエピ
タキシャル（以下、エピという）層２０２が形成されて
いる。埋込み層２０１の上部にはＮ- 型のエピ層２０３
が形成され、このエピ層２０３の周辺部であって埋込み
層２０１の周縁部の上部にはＮ型のドレイン２０４と接
触するコンタクト層２０５が形成されている。エピ層２
０３の上部にはチャネルとなるＰ- 型の層２０６が形成
されている。このＰ- 層２０６は、Ｐ型層２０７と、そ
のＰ型層２０７の両側に形成されたＮ型ドレイン２０８
およびＮ型ドレイン２０９とをその内部に含む。ここ
で、２１０は絶縁ゲート電極である。また、２１１はド
レイン電極、２１２はソース電極、２１３，２１４，２
１５は絶縁層である。
【００５３】このような構成からなるｎＭＯＳトランジ
スタにあっては、低抵抗の埋込み層２０１、高抵抗のＮ
エピ層２０３および低抵抗のコンタクト層２０５が設け
られているので、Ｎエピ層２０３とＰ- 層２０６との間
のＰＮ接合の深さが大きくなり、端部での空乏層の広が
りも従来よりも大きくなり、電界集中を緩和でき、ｎＭ
ＯＳトランジスタの耐圧を上げることができる。
【００５４】図５に、図４に示した上記ｎＭＯＳトラン
ジスタを用いて構成したスイッチング回路の例を示す。
図５の（ａ）はＮ個のｎＭＯＳトランジスタのドレイン
Ｄ同士を並列に接続した場合のスイッチング回路を示し
ており、この場合、ソースドレイン間に電圧源より電圧
Ｖ+ が印加されている。図５の（ｂ）は同じくＮ個のｎ
ＭＯＳトランジスタのソースＳ同士を並列に接続した場
合のスイッチング回路を示しており、この場合ソースＳ
は接地されている。ここで各ｎＭＯＳトランジスタのソ
ースドレイン間の耐圧は８０Ｖ以上となる。また、各ｎ
ＭＯＳトランジスタのゲート２１０には電流がほとんど
流れないため、ｎＭＯＳトランジスタ制御のための電流
もほぼ零となる。このため、Ｎ個のｎＭＯＳトランジス
タを同時に駆動しても消費電流は従来に比べて格段に小
さくすることができる。
【００５５】図５に示したｎＭＯＳスイッチング回路を
マトリクス状に配置して例えば図６に示すようにインク
ジェット記録ヘッド駆動用のマトリクススイッチング回
路を構成してもよい。図６において、電圧Ｖ+ として３
０Ｖ−４０Ｖ程度の電端を端子印加して動作させる。各
ｎＭＯＳトランジスタ１１…１８，８１…８８のゲート
には電流がほとんど流れないため、８個の外部のコモン
側スイッチＣｏｍ１…Ｃｏｍ８を流れる電流もほぼ零で
あり、コモン側スイッチの構造を簡単にできる。
【００５６】上述した構成を採用すれば、従来複数のチ
ップによって実現していたマトリクススイッチング回路
を、コモン側スイッチおよびセグメント側スイッチをも
含めて同一チップ内に配置することが可能となり、マト
リクススイッチング回路の１チップ化を図ることができ
る。
【００５７】図７は、１チップ化された発熱体駆動用半
導体装置の回路配置を示す模式的平面図である。
【００５８】共通の基板２００上には複数の発熱抵抗体
からなる発熱体２２６と図４に示した断面構造をもつｎ
ＭＯＳトランジスタからなる発熱体用スイッチング回路
２２５と、ｎＭＯＳトランジスタのブロック共通線２２
９にゲート電圧を供給するためのスイッチＣｏｍ１…Ｃ
ｏｍ８を含む共通線用スイッチング回路２２４と、発熱
体２２６のセグメント線２２７を選択的に基準電位に保
持するセグメント線用スイッチング回路２２３と、が一
体的に設けられている。
【００５９】また、ここで２２０はスイッチング回路２
２３を制御する信号をライン２３２を介して供給する端
子、２２１は発熱体２２６に電流を供給するための電圧
Ｖ+を電源ライン２３１を介して供給する端子、２２２
はｎＭＯＳトランジスタ１１…１８，８１…８８のゲー
トのオンおよびオフに必要なゲート電圧をライン２２９
を介して供給するためのスイッチング回路２２４を駆動
するための信号をライン２３０を介して供給する端子で
ある。
【００６０】図８は図７に示したスイッチング回路２２
３のより具体的な回路構成図である。
【００６１】（ａ）は図４に示したものと同じＭＯＳト
ランジスタを用いた場合であり、（ｂ）はバイポーラト
ランジスタを用いた場合をそれぞれ示している。
【００６２】ＣＯＮＴ１は制御回路であり、画像情報に
応じて各トランジスタのゲート（またはベース）に印加
する信号を選択的に供給するものであり、シフトレジス
タ，ラッチ回路，アンドゲート等を含むものである。図
９は図７に示したスイッチング回路２２４のより具体的
な回路構成図であり、（ａ）は図４に示したものと同じ
ＭＯＳトランジスタを用いた場合であり、（ｂ）はバイ
ポーラトランジスタを用いた場合をそれぞれ示してい
る。
【００６３】ＳＲ２はシフトレジスタであり、発熱抵抗
体Ｒ11…Ｒ18，Ｒ81…Ｒ88の８ブロックを時系列的に駆
動するためにシフトパルスをトランジスタＣｏｍ１，Ｃ
ｏｍ２…Ｃｏｍ８に順次供給する。図１０は図７に示し
た半導体装置の部分的な断面を示すものである。ちょう
ど図４に示したものと同じ構成のｎＭＯＳトランジスタ
と、発熱体２２６およびスイッチング回路２２４のバイ
ポーラトランジスタと、が一体的に形成されていること
がわかる。
【００６４】ｎＭＯＳトランジスタは、埋込み層３０
１，ｎコンタクト層３０５，ドレイン３０４で囲まれた
第１の半導体領域としての領域内に、高抵抗のＮ- 層３
０３、第２の半導体領域としてのＰ- 層３０６、第２主
電力領域としてのソース３０８、チャネルコンタクト３
０７を含むように構成されており、その上部にドレイン
電極３１２、ゲート電極３１０、ソース電極１１１が形
成されている。
【００６５】一方、スイッチング回路２２４としては図
９の（ｂ）に示した回路を採用した場合の構成例を示し
ており、埋込み層３３１、コンタクト層３３５、Ｎ層３
３４、Ｎ- 層３３３を含むコレクタと、Ｐ- 層３３６、
Ｐ層２２７を含むベースと、エミッタ３３８と、を有す
るＮＰＮバイポーラトランジスタの断面が図１０に示さ
れている。そして、基板３００の端部側には発熱体とし
ての電気熱変換体が形成されている。電気熱変換体は発
熱抵抗層３１８と、電極３１９と、を有しており、電極
のない部分が発熱部３２１となる。
【００６６】また、電気熱変換体を形成するためのその
下地となる絶縁層３１６は平坦化されている。よって電
極３１９とソース電極３１１とは間に選択堆積により形
成されたタングステン（Ｗ）やアルミ（Ａｌ）からなる
プラグ３２２を介して接続されている。さらに電極３１
９の端子３２０は後述するリソグラフィー法によりテー
パー状に加工されている。
【００６７】因みに、３１７は保護層、３１３，３１５
は共に絶縁層であり、３４２はコレクタ電極、３４０は
ベース電極、３４１はエミッタ電極である。
【００６８】スイッチング回路２２５のドレインを構成
するＮ型半導体は、全ｎＭＯＳトランジスタにおいて共
通となっている。図１１はその様子を説明するための模
式的上面図であり、ドレイン電極３１２で囲まれた領域
内に各ＭＯＳトランジスタのゲート電極３１０、ソース
電極３１１が配されている。
【００６９】同様にスイッチング回路２２４のコレクタ
を構成するＮ型半導体は全ＮＰＮバイポーラトランジス
タにおいて共通の領域となっている。図１２はその様子
を説明するための模式的上面図であり、コレクタ電極３
４２で囲まれた領域内にベース電極３４０、エミッタ電
極３４１が設けられている。
【００７０】そして、これらの各電極は図６に示すよう
な回路構成となるべく配線により接続される。
【００７１】次に、図１０に示した半導体装置の製造方
法について簡単に説明する。
【００７２】用意したＰ型半導体ウェハの所定の領域に
Ｎ型ドーパントを注入して埋込み層３０１，３３１を形
成する。次いでＮ- 型のエピタキシャル層３０３，３３
３を形成した後、素子領域外の部分にＰ型ドーパントを
拡散させてＰ層３０２を形成する。このＰ層３０２は素
子分離領域となる。
【００７３】次にＮ- エピタキシャル層３０３，３３３
内にＮ型ドーパントを部分的に拡散し、Ｎ型のコンタク
ト層３０５，３３５を形成する。
【００７４】そして、Ｐ型ドーパントを注入して、Ｐ-
層３０６，３３６を形成し、続いて熱処理を行う。その
後、Ｐ層３０７とベース中のＰ層３３７を形成すべくＰ
型ドーパントの注入を行い、次にソース領域３０８，３
０９とエミッタ領域３３８、およびドレイン領域３０
４、コレクタ用のＮ層３３４を形成すべくＮ型ドーパン
トを注入し、熱処理する。その後は、周知技術により電
気熱変換体や各電極、絶縁層を形成する。
【００７５】このような構成ではｎＭＯＳトランジスタ
とＮＰＮトランジスタとを同一の製造工程で形成できる
ので、駆動系の周辺回路であるスイッチング回路２２
３，２２４等を容易に一チップに集積化できる。
【００７６】こうして得られた半導体装置は図１０に示
す構造のままサーマルヘッドとすることができ、図１０
の装置にインク液路やインク吐出口を形成するための部
材を設けてインクジェットヘッドとすることができる。
【００７７】次に、以上説明した本発明の半導体装置に
用いられる素子分離構造について説明する。
【００７８】図１５は、本発明に用いられる素子分離構
造の一例を示す縦断面図である。図１５における構成要
素の一部は、図１３に示した従来の素子分離構造の構成
要素と共通しており、その共通の構成要素には同一符号
を符し、説明を簡略化する。図１５において、Ｐ型基板
１０１には所定間隔をもって凹部が形成され、これら凹
部には半導体素子を形成するためのＮ- 領域１０２およ
び１０３が設けられている。Ｎ- エピ領域１０２および
１０３の間のＰ型基板１０１には、別の凹部が形成さ
れ、この凹部には半導体素子を形成しないＮ- エピ領域
１０８が形成されている。このＮ- エピ領域１０８と、
Ｎ- エピ領域１０８を挟むＰ型基板１０１の上端部１０
１ａおよび１０１ｂとは配線金属１０４によって短絡さ
れている。
【００７９】このような素子分離構造において、上記Ｎ
- エピ領域１０２および１０３にそれぞれ半導体素子を
形成した例を図１６に示す。図１６における素子分離構
造では、図１３に示した素子分離構造と同様に、Ｎ- エ
ピ領域１０２および１０３内に、それぞれエミッタとな
るＮ+ 領域１０５、ベースとなるＰ型領域１０６および
コレクタとなるＮ+ 領域１０７が形成されている。図１
７は図１６に示した素子分離構造に形成される寄生トラ
ンジスタを示す等価回路である。ここで、Ｎ-エピ領域
１０２および１０３に形成されるＮＰＮトランジスタが
飽和動作状態にある場合、Ｎ- エピ領域１０２および１
０３の電位はＮＰＮトランジスタの飽和電圧とほぼ等し
い。また、ＮＰＮトランジスタのエミッタＮ+ 領域１０
５は最低電位に接続されており、ベースＰ型領域１０６
にはＰＮ接合の順方向バイアス電位が発生している。こ
の状態で、基板１０１に、ＰＮ接合の順方向電圧を生じ
させるノイズが入ってきた場合、寄生ＮＰＮトランジス
タのエミッタ領域は素子の存在しないＮ- 領域であり、
かつこの領域と基板１０１とは配線金属１０４によって
短絡しているため、寄生ＮＰＮトランジスタのベースエ
ミッタが短絡していることになり、寄生ＮＰＮトランジ
スタが動作不可能な状態であるため、ラッチアップを防
止することができる。
【００８０】本実施例に用いられる素子分離方法として
は、図１５ないし図１７に示したＰＮショート型の他
に、例えば以下に述べる埋込み型の素子分離方法を挙げ
ることができる。
【００８１】この点を改善した構成を図１９，図２０に
示す。
【００８２】なお、図１９および図２０にそれぞれ示す
構成要素の一部は、図１８に示した従来の素子分離構造
の構成要素と共通しており、共通構成要素には同一符号
を符し、その説明を簡略化する。
【００８３】まず、図１９に示す埋込み型の素子分離構
造の形成方法の一例を説明する。図１９の（ａ）および
（ｂ）に示すように、半導体基体１２１の表面上にドラ
イエッチング等のパターニングにより開孔部１２１ａを
形成する。この開孔部１２１ａのアスペクト比は０．１
−５．０程度とされる。次に、（ｃ）に示すように、開
孔部１２１ａの内面を含む半導体基体１２１の表面上
に、熱酸化法、ＣＶＤ法、ＬＰ−ＣＶＤ法、Ｐ−ＣＶＤ
法、バイアススパッタ法等を用いてＮＳＧ，ＰＳＧ，Ｂ
ＰＳＧ，熱酸化膜，ＳｉＮ，Ｐ−ＳｉＮ，ＢＳＱ等から
なる第１絶縁膜１２２を５０−５０００オングストロー
ムの膜厚で形成する。次いで、（ｄ）に示すように、第
１絶縁膜１２２にエッチバック法等を用いて選択エッチ
ングを施し、開孔部１２１ａの側壁に形成された絶縁膜
１２２のみを残す。あるいは、半導体基体１２１上およ
び開孔部１２１ａの側壁の第１絶縁膜１２２を残し、開
孔部１２１ａの底面の第１絶縁膜１２２のみをエッチン
グにより除去してもよい。次に、（ｅ）に示すように、
少なくとも底面を露出した開孔部１２１ａの全体を覆う
ように、ＰＳＧ，ＢＰＳＧ，ＳＯＧ等からなる第２絶縁
膜１２３を堆積させる。第２絶縁膜１２３の膜厚は、開
孔部１２１ａを完全に埋め込むことが可能な程度でよ
く、具体的には１０００−２００００オングストローム
とされる。次に、開孔部１２１ａ内の第２絶縁膜１２３
にＰ，Ｂ，Ａｓ等の不純物を含有させる。次いで、Ｎ2
またはＮ2 ／Ｏ2 雰囲気で、温度摂氏６００度−摂氏１
２００度で行う熱処理により、開孔部１２１ａの表面近
傍の凹凸を抑えて第２絶縁膜１２３の表面を滑らかにす
ると共に、第２絶縁膜１２３中の不純物を半導体基体１
２１内に拡散させ開孔部１２１ａの底面のみに不純物領
域１２１ｂを形成する。この不純物領域１２１ｂは素子
分離領域を挟んで電導型の異なる半導体装置または伝導
率の異なる半導体装置を基体内に配置する際に電気的に
分離するための素子分離領域として用いられる。この不
純物領域１２１ｂの不純物濃度は１×１０14−１×１０
20ｃｍ-3とされる。次に、（ｆ）に示すように、開孔部
１２１ａ内のみに第２絶縁膜１２３を残すようにエッチ
バック法により第２絶縁膜１２３を除去する。
【００８４】このような埋込み型の素子分離方法によれ
ば、図１８に示した従来の埋込み型の素子分離方法にお
いて生じていたバーズビークの発生を防止することがで
き、これにより周辺に及ぼす結晶欠陥や素子分離領域の
拡大または増大を防止することもできる。また、図１９
に示した素子分離方法では、素子分離領域の形成に、開
孔部内の絶縁膜中への不純物拡散を用いているので、素
子分離領域を自己整合的に形成でき、かつ分離領域およ
び不純物層を同時形成できるので、半導体基体表面の平
坦化を一層進めることができる。
【００８５】次に、図２０に示す埋込み型の素子分離方
法の他の例を説明する。図２０の（ａ）および（ｂ）に
示すように、半導体基体１２１の表面上にドライエッチ
ング等のパターニングにより開孔部１２１ｃを形成す
る。この開孔部１２１ｃのアスペクト比は０．１−５．
０程度とされる。次に、（ｃ）に示すように、開孔部１
２１ｃの内面を含む半導体基体１２１の表面上に、常圧
ＣＶＤ法、ＬＰ−ＣＶＤ法、Ｐ−ＣＶＤ法等を用いてＮ
ＳＧ，ＰＳＧ，ＢＰＳＧ，ＳｉＮ，Ｐ−ＳｉＮ，Ｐ−Ｓ
ｉＯ等からなる第１絶縁膜１２２を５０−５０００オン
グストロームの膜厚で形成する。次に、（ｅ）に示すよ
うに、開孔部１２１ｃの全体を覆うように、ＮＳＧ，Ｐ
ＳＧ，ＢＰＳＧ，ＳｉＮ，Ｐ−ＳｉＮ，Ｐ−ＳｉＯ等か
らなる第２絶縁膜１２３を開孔部１２１ｃ全体を覆うよ
うに堆積する。第１絶縁膜１２２と第２絶縁膜１２３と
は、同一または異なった材料から形成され得る。第２絶
縁膜１２３の膜厚は、開孔部１２１ａを完全に埋め込む
ことが可能な程度でよく、具体的には１０００−２００
００オングストロームとされる。この後、必要に応じて
Ｎ2 またはＮ2 ／Ｏ2 雰囲気で、温度摂氏６００度−摂
氏１２００度の条件で熱処理を行うこともできる。次
に、（ｅ）に示すように、開孔部１２１ｃ内のみに第２
絶縁膜１２３を残すようにエッチバック法により第２絶
縁膜１２３を除去する。開孔部１２１ｃ内の第２絶縁膜
１２３は素子分離領域として用いることができる。
【００８６】このような埋込み型の素子分離方法によっ
ても、図１８に示した埋込み型の素子分離方法において
生じていたバーズビークの発生を防止することができ、
これにより周辺に及ぼす結晶欠陥や素子分離領域の拡大
または増大を防止することもできる。また、従来のよう
に、素子分離用熱酸化膜を形成する前段階として数種類
の絶縁膜を堆積する必要がなく、開孔部を形成すること
によって素子分離絶縁膜を堆積させることができ、素子
分離領域を簡単に形成することができる。
【００８７】そこで、本発明では以下に述べる方法を採
用し電気熱変換体を作製する。
【００８８】次に、図１０に示した本発明における電極
形成に適用可能な電極形成方法について図２４を参照し
ながら説明する。
【００８９】図２４に示す半導体装置の構成要素の一部
は、図２１に示した半導体装置の構成要素と共通してお
り、共通構成要素には同一符号を符し、その説明を簡略
化する。
【００９０】まず、図２４の（ａ）に示すように、基板
１３０上に配線電極材料としてのＡｌ層１３１を形成し
た後、このＡｌ層１３１上にマスク用フォトレジスト膜
１３２を塗布する。次に、ガラスフォトマスク１３３を
フォトレジスト膜１３２から４０−１００μｍ程度離間
させた状態で、フォトレジスト膜１３２のうち配線電極
パターン以外の領域を露光する（広間隔露光）。この露
光により、（ａ）において破線で示すように、ガラスフ
ォトマスク１３３のパターンエッジ部の下方に回折光が
生じる。ここでは、回折光の利用により、ガラスフォト
マスク１３３の透過パターンより広い領域のフォトレジ
スト１３２が露光される。この広間隔露光における露光
エネルギーは、現像時にフォトレジスト１３２を膜抜け
するしきいエネルギー値（Ｅth）の１／２倍程度とす
る。
【００９１】次に、ガラスフォトマスク１３３をフォト
レジスト１３２に０−１２μｍ程度に接触させるかある
いは近付けた状態で、フォトレジスト１３２に対してガ
ラスフォトマスク１３３の透過パターンの形状に忠実に
露光する（近接露光）。この近接露光における露光エネ
ルギー（ＥEXPO）は、上記しきいエネルギー値（Ｅth）
１／２−１倍程度とする。
【００９２】上記２段階の露光により、図２４の（ｂ）
に示すように、フォトレジスト１３２は３領域に明確に
分布される。第１の領域はＥth以上の露光エネルギーを
受けた（ＥEXPO≧Ｅth）領域１３２ａである。第２の領
域はＥthの０−１／２倍の露光エネルギーを受けた（０
＜ＥEXPO≦１／２Ｅth）領域１３２ｂである。第３の領
域は全く露光エネルギーを受けなかった（ＥEXPO＝０）
領域１３２ｃである。
【００９３】次いで、フォトレジスト１３２からガラス
フォトマスク１３３を離した後、フォトレジスト１３２
を常温でアルカリ性溶液、例えばＴＭＡＨ（テトラメチ
ルアンモニウムハイドロオキサイド）を用いて現像する
ことによって、図２４の（ｃ）に示すように、フォトレ
ジスト１３２のパターンエッジ部をスロープ状あるいは
テーパ状の形状とする。すなわち、この現像工程におい
て、フォトレジスト１３２の第１の領域１３２ａはアル
カリ溶液により完全に溶解され、第２の領域１３２ｂは
その表面が一部溶解され、第３の領域１３２ｃは溶解さ
れず、ほぼそのままの形状で残ることにより、パターン
エッジ部がテーパ状となる。
【００９４】次に、このようにパターンエッジ部がテー
パ状であるフォトレジスト１３２を、マスク材としてＡ
ｌ層１３１に対してウェットエッチングを行う。このエ
ッチングには、先の現像時のアルカリ性溶液、例えばＴ
ＭＡＨを用いることが好ましい。
【００９５】上記ＴＭＡＨの両性金属であるＡｌ層に対
するエッチング速度は、その液温に比例するが、フォト
レジストに対するエッチング速度は、その液温に反比例
する。すなわち、上記ＴＭＡＨの液温を適当に調整する
ことによってフォトレジスト１３２およびＡｌ層１３１
の双方に対するエッチングを同時並行して行い、Ａｌ層
１３１のパターンエッジ部の縦断面形状をテーパ状に加
工することが可能である。適当な液温に調製したＴＭＡ
Ｈにより、フォトレジスト１３２およびＡｌ層１３１を
同時処理することによってＡｌ層１３１のエッチングを
行いつつ、フォトレジスト１３２に対するエッチングも
進行する。このフォトレジスト１３２に対するエッチン
グは、図２４の（ｄ）の矢印で示すように、フォトレジ
スト１３２の全体で同じ速度で進行すわけではない。
【００９６】露光エネルギーを全く受けていない第３の
領域１３２ｃに対するエッチング速度は、少しでも露光
エネルギーを受けている第２の領域１３２ｂに対するエ
ッチング速度に比べて当然に遅い。フォトレジスト１３
２の第２の領域１３２ｂでは比較的早くエッチングが進
行するが、この第２の領域１３２ｂから第３の領域１３
２ｃに入ると急激にエッチング速度が遅くなり、第３の
領域１３２ｃにおけるフォトレジストの後退は他の部分
と比べて相対的に停止した状態となる。このようにして
進行するエッチングにより、フォトレジスト１３２の第
２の領域１３２ｂが存在していた部分の下側のＡｌ層１
３１のパターンエッジ部は、テーパ状に制御性よく形成
される。
【００９７】このようなテーパ状のパターンエッジ部を
有するＡｌ層を、例えば配線や電極として用いた発熱体
を有するインクジェット記録ヘッドやサーマルヘッド等
の機能デバイスでは、Ａｌ層のテーパ状パターンエッジ
部の存在により、Ａｌ層から発熱体への電流の流れがエ
ッジ部の下方に集中することがなく、従来生じていた電
流密度の集中による発熱抵抗体の一部切断を招くことも
なく、長寿命化を図ることが可能である。すなわち、こ
のような機能デバイスは耐久性に優れ、かつ高性能化を
図ることができる。
【００９８】以上説明したように、本発明の実施例１２
によれば、ＭＯＳトランジスタにおける電界集中を緩和
し耐圧を上げることができる。
【００９９】また、ＰＮショート型の素子分離構造にお
いてラッチアップを確実に防止することができる。
【０１００】さらに、埋込み型の素子分離構造において
バーズビークの発生を確実に防止することができる。
【０１０１】またさらに、電気熱変換デバイスにおい
て、金属層のエッジ部の下方での電流密度の集中を抑制
して発熱抵抗体の一部切断を防止でき、電気熱変換デバ
イスの長寿命化を図ることができる。
【０１０２】図２５ないし図２６は、本発明が実施もし
くは適用される好適な発熱体ＨＧインクジェットヘッド
ＩＪＣ，インクジェット記録装置本体ＩＪＲＡ，キャリ
ッジＨＣのそれぞれおよびそれぞれの関係を説明するた
めの説明図である。以下これらの図面を用いて各部構成
の説明を行う。
【０１０３】本例でのインクジェットヘッドＩＪＣは、
インクタンクＩＴを一体的に有する。カートリッジタイ
プであり、インクタンクＩＴの前方面よりもわずかに先
端部が突出した形状である。このインクジェットヘッド
ＩＪＣは、インクジェット記録装置本体ＩＪＲＡに載置
されているキャリッジＨＣ（図１６）の位置決め手段お
よび電気的接点とによって固定支持されると共に、該キ
ャリッジＨＣに対して着脱可能な交換可能タイプであ
る。
【０１０４】１）インクジェットヘッドＩＪＣ構成説明 インクジェットヘッドＩＪＣは、電気信号に応じて膜沸
騰をインクに対して生じせしめるための熱エネルギーを
生成する電気熱変換体を用いて記録を行う、熱エネルギ
ーを用いるインクジェット方式のヘッドである。
【０１０５】図１０に示したような半導体装置ＨＧは図
２５に示すようにインクタンクＩＴやインク吐出口ＩＤ
Ｏを形成するための本体に装着されている。
【０１０６】図２６は本発明が適用されるインクジェッ
ト記録装置ＩＪＲＡの概観図で、駆動モータ５０１３の
正逆回転に連動して駆動力伝達ギア５０１１，５００９
を介して回転するリードスクリュー５００５のら線溝５
００４に対して係合するキャリッジＨＣはピン（不図
示）を有し、矢印ａ，ｂ方向に往復移動される。５００
２は紙押え板であり、キャリッジ移動方向にわたって紙
をプラテン５０００に対して押圧する。５００７，５０
０８はフォトカプラでキャリッジのレバー５００６のこ
の域での存在を確認してモータ５０１３の回転方向切換
等を行うためのホームポジション検知手段である。５０
１６は記録ヘッドの前面をキャップするキャップ部材５
０２２を支持する部材で、５０１５はこのキャップ内を
吸引する吸引手段でキャップ内開口５０２３を介して記
録ヘッドの吸引回復を行う。５０１７はクリーニングブ
レードで、５０１９はこのブレードを前後方向に移動可
能にする部材であり、本体支持板５０１８にこれらは支
持されている。ブレードは、この形態でなく周知のクリ
ーニングブレードが本例に適用できることはいうまでも
ない。また、５０２１は、吸引回復の吸引を開始するた
めのレバーで、キャリッジと係合するカム５０２０の移
動に伴って移動し、駆動モータからの駆動力がクラッチ
切換等の公知の伝達手段で移動制御される。
【０１０７】これらのキャッピング，クリーニング，吸
引回復は、キャリッジがホームポジション側領域にきた
ときにリードスクリュー５００５の作用によってそれら
の対応位置で所望の処理が行えるように構成されている
が、周知のタイミングで所望の作動を行うようにすれ
ば、本例には何れも適用できる。上述における各構成は
単独でも複合的に見ても優れた発明であり、本発明にと
って好ましい構成例を示している。
【０１０８】
【発明の効果】以上説明したように、本発明は、ＭＯＳ
トランジスタとバイポーラトランジスタの構成を特定し
て、それらを共通の半導体基板に集積化することによ
り、半導体装置の製造コストを低減し、ひいては、その
半導体装置を用いたインクジェットヘッドや画像形成装
置を廉価に提供することができる。
【図面の簡単な説明】
【図１】複数のダイオードスイッチ回路を用いた従来の
インクジェット記録ヘッドのマトリクススイッチング回
路を示す回路図である。
【図２】複数のトランジスタスイッチ回路を用いた従来
のインクジェット記録ヘッドのマトリクススイッチング
回路を示す回路図である。
【図３】図２に示したマトリクススイッチング回路の１
ビット分の等価回路を示す回路図である。
【図４】本発明の半導体装置の一実施例の模式的断面図
である。
【図５】図４に示したｎＭＯＳトランジスタを用いて構
成したスイッチング回路を示す回路図である。
【図６】図４に示したｎＭＯＳスイッチング回路をマト
リクス状に配置してインクジェット記録ヘッド駆動用の
マトリクススイッチング回路を示す回路図である。
【図７】本発明半導体装置の別の実施例のブロック図で
ある。
【図８】図７に示した半導体装置のセグメント側スイッ
チング回路の２つの例を示す回路図である。
【図９】図７に示した半導体装置のコモン側スイッチン
グ回路の２つの例を示す回路図である。
【図１０】本発明の半導体装置の一例を示す模式的断面
図である。
【図１１】本発明に用いられるＭＯＳトランジスタの配
置を説明するための模式的上面図である。
【図１２】本発明に用いられるバイポーラトランジスタ
の配置を説明するための模式的上面図である。
【図１３】半導体装置における素子分離構造を説明する
ための模式的断面図である。
【図１４】図１３に示した素子分離構造に形成される寄
生トランジスタの等価回路を示す回路図である。
【図１５】本発明に用いられる素子分離構造の一例を示
す縦断面図である
【図１６】図１５に示した素子分離構造のＮ- エピ領域
に半導体素子を形成した素子分離構造を示す縦断面図で
ある。
【図１７】図１６に示した素子分離構造に形成される寄
生トランジスタを示す等価回路である。
【図１８】従来の半導体集積回路における素子分離構造
の形成工程を時系列に説明するための模式的断面図であ
る。
【図１９】本発明に用いられる埋込み型の素子分離構造
の形成工程の一例を時系列的に説明するための断面図で
ある。
【図２０】本発明に用いられる埋込み型の素子分離構造
の形成工程の他の例を時系列的に説明するための断面図
である。
【図２１】アルミニウムの微細加工技術を用いた配線電
極形成工程を時系列的に説明するための断面図である。
【図２２】図２１に示した配線電極形成工程により形成
された電気熱変換デバイスの構成を示す縦断面図であ
る。
【図２３】図２１の配線電極形成方法により形成した電
気熱変換デバイスにおけるステップカバレージを説明す
るための一部破断した概略斜視図である。
【図２４】本発明に用いられる電極形成に適用可能な電
極形成工程の一例を時系列的に説明するための縦断面図
である。
【図２５】本発明が用いられるインクジェットヘッドの
模式図である。
【図２６】本発明が用いられるインクジェットプリンタ
の模式図である。
【符号の説明】
１０１ Ｐ型基板 １０２，１０３ 半導体素子が形成されるべきＮ- 領域 １０４ 配線金属 １０５ エミッタとなるべきＮ+ 領域 １０６ ベースとなるべきＰ型領域 １０７ コレクタとなるべきＮ+ 領域 １２１ 半導体基体 １２１ａ 開孔部 １２１ｂ 不純物領域 １２１ｃ 開孔部 １２２，１２３ 絶縁膜 １２４ 開孔部 １２５ 素子分離領域 １２６，１２７ バーズビーク １３１ 配線電極材料としてのＡｌ層 １３２ マスク用フォトレジスト膜 １３２ａ 第１の領域 １３２ｂ 第２の領域 １３２ｃ 第３の領域 １３３ ガラスフォトマスク １４０ 基板 １４１ 発熱抵抗層 １４２ 発熱部 １４３ Ａｌの配線電極 １４４ 配線電極のエッジ部 １５０ 基板 １５１ 第１配線電極 １５２ 保護膜 １５３ 第２配線電極 １５４ 第１配線電極のエッジ部 １５５ 第２配線電極のエッジ部 ２００ 基板 ２０１ Ｎ埋込み層 ２０２ エピタキシャル層 ２０３ Ｎエピ層 ２０４ Ｎ型ドレイン ２０５ コンタクト層 ２０６ Ｐ- 層 ２０７ Ｐ型ゲート ２０８ Ｎ型ソース ２０９ Ｎ型ドレイン ２１０ 絶縁ゲート電極 ２１１ ドレイン電極 ２１２ ソース電極 ２１３，２１４，２１５ 絶縁層 ２２０，２２１，２２２ 端子 ２２３ セグメント線用スイッチング回路 ２２４ 共通線用スイッチング回路 ２２５ 発熱体用スイッチング回路 ２２６ 発熱体 ２２７ セグメント線 ２２９ ブロック共通線 ３００ 基板 ３０１ 埋込み層 ３０３ Ｎ- 層 ３０４ ドレイン ３０５ ｎコンタクト層 ３０６ Ｐ- 層 ３０７ チャネルコンタクト ３０８ ソース ３１０ ゲート電極 ３１１ ソース電極 ３１２ ドレイン電極 ３１３，３１５，３１６ 絶縁層 ３１７ 保護層 ３１８ 発熱抵抗層 ３１９ 電極 ３２０ 端子 ３２２ プラグ ３３１ 埋込み層 ３３３ Ｎ- 層 ３３４ Ｎ層 ３３５ コンタクト層 ３３６ Ｐ- 層 ３３８ エミッタ ３４０ ベース電極 ３４１ エミッタ電極 ３４２ コレクタ電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ // Ｂ４１Ｊ 2/05 (72)発明者 亀井 誠司 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (72)発明者 中村 博之 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (56)参考文献 特開 昭62−165363（ＪＰ，Ａ) 特開 平２−283074（ＪＰ，Ａ) 特開 平３−224741（ＪＰ，Ａ) 特開 平２−6138（ＪＰ，Ａ) 特開 昭58−21354（ＪＰ，Ａ) 特開 昭60−245249（ＪＰ，Ａ) 特開 平１−134947（ＪＰ，Ａ) 特開 平２−283454（ＪＰ，Ａ) 特開 昭61−201428（ＪＰ，Ａ) 実開 平４−64134（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/78 H01L 21/336 H01L 27/06 B41J 2/37 H03K 17/693

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 ＭＯＳトランジスタと、前記ＭＯＳトラ
    ンジスタのスイッチングを制御するバイポーラトランジ
    スタとを有する半導体装置において、 前記ＭＯＳトランジスタは、 ドレインとなる第１導電型の第１の半導体領域と、該第
    １の半導体領域内に形成されたチャネル領域を含む第２
    導電型の第２の半導体領域と、該第２の半導体領域内に
    形成されたソースとなる第１導電型の第３半導体領域
    と、該ソースおよびドレイン間にある前記チャネル領域
    上にゲート絶縁膜を介して設けられたゲート電極と、を
    有し、前記ドレインにおける前記チャネル領域と接する
    側の部分が高抵抗領域となっているＭＯＳトランジスタ
    であり、 前記バイポーラトランジスタは、 コレクタとなる第１導電型の第４の半導体領域と、該第
    ４の半導体領域内に形成されたベースとなる第２導電型
    の第５半導体領域と、該第５の半導体領域内に形成され
    たエミッタとなる第１導電型の第６の半導体領域と、を
    有し、前記コレクタにおける前記ベースと接する側の部
    分が高抵抗領域となっているバイポーラトランジスタで
    あり、 前記ＭＯＳトランジスタの前記高抵抗領域と前記バイポ
    ーラトランジスタの前記高抵抗領域とが、同一工程で形
    成され、 前記第２の半導体領域と前記第５半導体領域とが、同一
    工程で形成され、 前記ドレインとなる低抵抗の領域と前記第３半導体領域
    と前記第６半導体領域とが、同一工程で形成されて、 前記ＭＯＳトランジスタ及び前記バイポーラトランジス
    タが第２導電型の基板上に集積化されていることを特徴
    とする半導体装置。
  2. 【請求項２】 電気熱変換体と、該電気熱変換体に接続
    されたＭＯＳトランジスタにより構成された第１のスイ
    ッチング回路と、前記ＭＯＳトランジスタのスイッチン
    グを制御するバイポーラトランジスタにより構成された
    第２のスイッチング回路とを有する半導体装置におい
    て、 前記ＭＯＳトランジスタは、 ドレインとなる第１導電型の第１の半導体領域と、該第
    １の半導体領域内に形成されたチャネル領域を含む第２
    導電型の第２の半導体領域と、該第２の半導体領域内に
    形成されたソースとなる第１導電型の第３半導体領域
    と、該ソースおよびドレイン間にある前記チャネル領域
    上にゲート絶縁膜を介して設けられたゲート電極と、を
    有し、前記ドレインにおける前記チャネル領域と接する
    側の部分が高抵抗領域となっているＭＯＳトランジスタ
    であり、 前記バイポーラトランジスタは、 コレクタとなる第１導電型の第４の半導体領域と、該第
    ４の半導体領域内に形成されたベースとなる第２導電型
    の第５半導体領域と、該第５の半導体領域内に形成され
    たエミッタとなる第１導電型の第６の半導体領域と、を
    有し、前記コレクタにおける前記ベースと接する側の部
    分が高抵抗領域となっているバイポーラトランジスタで
    あり、 前記ＭＯＳトランジスタの前記高抵抗領域と前記バイポ
    ーラトランジスタの前記高抵抗領域とが、同一工程で形
    成され、 前記第２の半導体領域と前記第５半導体領域とが、同一
    工程で形成され、 前記ドレインとなる低抵抗の領域と前記第３半導体領域
    と前記第６半導体領域とが、同一工程で形成されて、 前記ＭＯＳトランジスタ及び前記バイポーラトランジス
    タが第２導電型の基板上に集積化され、 前記電気熱変換体が前記ＭＯＳトランジスタ及び前記バ
    イポーラトランジスタを覆う絶縁層の上に形成されてい
    ることを特徴とする半導体装置。
  3. 【請求項３】 前記絶縁層の上面は平坦化されており、
    その平坦化された上面に前記電気熱変換体の発熱抵抗層
    が設けられている請求項２に記載の反導体装置。
  4. 【請求項４】 熱エネルギーを利用してインクを吐出さ
    せるインクジェットヘッドにおいて、 請求項２又は３に記載の半導体装置を有し、前記電気熱
    変換体により前記熱エネルギーを発生させることを特徴
    とするインクジェットヘッド。
  5. 【請求項５】 請求項４に記載のインクジェットヘッド
    と、媒体を搬送する搬送手段を有し、 前記インクジェットヘッドから前記媒体に向けてインク
    を吐出させて記録を行うことを特徴とする画像形成装
    置。
JP13028993A 1992-06-18 1993-06-01 半導体装置、インクジェットヘッド、および画像形成装置 Expired - Fee Related JP3305415B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP13028993A JP3305415B2 (ja) 1992-06-18 1993-06-01 半導体装置、インクジェットヘッド、および画像形成装置
DE69323655T DE69323655T2 (de) 1992-06-18 1993-06-17 Halbleiterbauelement zur Betreibung eines Wärmeerzeugers
EP93109690A EP0574911B1 (en) 1992-06-18 1993-06-17 Semiconductor device for driving heat generator
US08/077,382 US5517224A (en) 1992-06-18 1993-06-17 Semiconductor device for driving heat generator

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP15974892 1992-06-18
JP4-159748 1992-06-18
JP13028993A JP3305415B2 (ja) 1992-06-18 1993-06-01 半導体装置、インクジェットヘッド、および画像形成装置

Publications (2)

Publication Number Publication Date
JPH0669497A JPH0669497A (ja) 1994-03-11
JP3305415B2 true JP3305415B2 (ja) 2002-07-22

Family

ID=26465462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13028993A Expired - Fee Related JP3305415B2 (ja) 1992-06-18 1993-06-01 半導体装置、インクジェットヘッド、および画像形成装置

Country Status (4)

Country Link
US (1) US5517224A (ja)
EP (1) EP0574911B1 (ja)
JP (1) JP3305415B2 (ja)
DE (1) DE69323655T2 (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5598189A (en) * 1993-09-07 1997-01-28 Hewlett-Packard Company Bipolar integrated ink jet printhead driver
US6382775B1 (en) * 1995-06-28 2002-05-07 Canon Kabushiki Kaisha Liquid ejecting printing head, production method thereof and production method for base body employed for liquid ejecting printing head
US5774148A (en) * 1995-10-19 1998-06-30 Lexmark International, Inc. Printhead with field oxide as thermal barrier in chip
JPH09248912A (ja) * 1996-01-11 1997-09-22 Canon Inc インクジェットヘッド及びヘッド用基体、インクジェットカートリッジ、並びにインクジェット装置
EP1312476B1 (en) 1996-06-07 2007-06-06 Canon Kabushiki Kaisha Recording head and recording apparatus
JPH10774A (ja) * 1996-06-14 1998-01-06 Canon Inc インクジェット記録ヘッド用基板及びこれを備えたインクジェット記録ヘッド
US5738799A (en) * 1996-09-12 1998-04-14 Xerox Corporation Method and materials for fabricating an ink-jet printhead
JP3325808B2 (ja) * 1997-01-23 2002-09-17 シャープ株式会社 画像形成装置が備える制御電極の駆動回路
JP3147048B2 (ja) * 1997-09-12 2001-03-19 日本電気株式会社 半導体装置
US6102528A (en) * 1997-10-17 2000-08-15 Xerox Corporation Drive transistor for an ink jet printhead
JP3883706B2 (ja) * 1998-07-31 2007-02-21 シャープ株式会社 エッチング方法、及び薄膜トランジスタマトリックス基板の製造方法
US6688729B1 (en) * 1999-06-04 2004-02-10 Canon Kabushiki Kaisha Liquid discharge head substrate, liquid discharge head, liquid discharge apparatus having these elements, manufacturing method of liquid discharge head, and driving method of the same
US6476838B1 (en) * 1999-09-03 2002-11-05 Oki Data America, Inc. Method of driving a thermal print head
TW479022B (en) * 2000-08-29 2002-03-11 Acer Peripherals Inc Drive circuit of ink-jet head with temperature detection function
JP4827817B2 (ja) * 2000-12-28 2011-11-30 キヤノン株式会社 半導体装置およびそれを用いた液体吐出装置
US6825543B2 (en) 2000-12-28 2004-11-30 Canon Kabushiki Kaisha Semiconductor device, method for manufacturing the same, and liquid jet apparatus
US6800902B2 (en) 2001-02-16 2004-10-05 Canon Kabushiki Kaisha Semiconductor device, method of manufacturing the same and liquid jet apparatus
US6883894B2 (en) * 2001-03-19 2005-04-26 Hewlett-Packard Development Company, L.P. Printhead with looped gate transistor structures
US6460974B1 (en) 2001-07-27 2002-10-08 Hewlett-Packard Company Micro-pump and method for generating fluid flow
JP3734246B2 (ja) * 2001-10-30 2006-01-11 キヤノン株式会社 液体吐出ヘッド及び構造体の製造方法、液体吐出ヘッド並びに液体吐出装置
US6657255B2 (en) * 2001-10-30 2003-12-02 General Semiconductor, Inc. Trench DMOS device with improved drain contact
JP4298414B2 (ja) * 2002-07-10 2009-07-22 キヤノン株式会社 液体吐出ヘッドの製造方法
JP4272854B2 (ja) 2002-07-10 2009-06-03 キヤノン株式会社 半導体装置及びそれを用いた液体吐出装置
KR100468787B1 (ko) * 2003-05-02 2005-01-29 삼성전자주식회사 래치-업(Ｌａｔｃｈ-ｕｐ)에 의한 전류 흐름을 방지할 수있는 반도체 장치
JP2005125638A (ja) * 2003-10-24 2005-05-19 Sony Corp 液体吐出ヘッド、液体吐出装置及び液体吐出ヘッドの製造方法
US7098509B2 (en) * 2004-01-02 2006-08-29 Semiconductor Components Industries, L.L.C. High energy ESD structure and method
KR100553914B1 (ko) * 2004-01-29 2006-02-24 삼성전자주식회사 잉크젯 프린트헤드 및 그 제조방법
JP5063865B2 (ja) * 2005-03-30 2012-10-31 オンセミコンダクター・トレーディング・リミテッド 半導体装置
JP4838026B2 (ja) * 2006-03-27 2011-12-14 富士通セミコンダクター株式会社 半導体装置の製造方法
EP2229279B1 (en) 2007-12-02 2012-04-18 Hewlett-Packard Development Company, L.P. Electrically connecting electrically isolated printhead die ground networks as flexible circuit
CN102024847B (zh) * 2010-09-21 2014-04-09 电子科技大学 一种高压功率器件结构
US8411121B2 (en) 2011-06-14 2013-04-02 Rohm Semiconductor USA, LLC Thermal printhead with optimally shaped resistor layer
US8395646B2 (en) * 2011-06-14 2013-03-12 Rohm Semiconductors USA, LLC Thermal printer with energy save features
JP5847482B2 (ja) * 2011-08-05 2016-01-20 キヤノン株式会社 インクジェット記録ヘッド
JP5777762B2 (ja) * 2014-03-20 2015-09-09 ヒューレット−パッカード デベロップメント カンパニー エル．ピー．Ｈｅｗｌｅｔｔ‐Ｐａｃｋａｒｄ Ｄｅｖｅｌｏｐｍｅｎｔ Ｃｏｍｐａｎｙ， Ｌ．Ｐ． 電気的に絶縁されるプリントヘッドダイ接地ネットワークをフレキシブル回路で電気的に接続する方法
JP6362376B2 (ja) * 2014-03-27 2018-07-25 キヤノン株式会社 液体吐出用基板、液体吐出用ヘッド、および、記録装置
JP6450169B2 (ja) * 2014-04-02 2019-01-09 キヤノン株式会社 半導体装置、液体吐出ヘッド、液体吐出カードリッジ及び液体吐出装置
JP6456040B2 (ja) * 2014-04-28 2019-01-23 キヤノン株式会社 液体吐出用基板、液体吐出用ヘッド、および、記録装置
JP6368393B2 (ja) * 2017-02-22 2018-08-01 キヤノン株式会社 記録素子基板、記録ヘッド及び記録装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4429321A (en) * 1980-10-23 1984-01-31 Canon Kabushiki Kaisha Liquid jet recording device
US4614407A (en) * 1982-06-14 1986-09-30 Canon Kabushiki Kaisha Electrooptical device having fixed translucent indicia
US5192990A (en) * 1986-09-18 1993-03-09 Eastman Kodak Company Output circuit for image sensor
US5081474A (en) * 1988-07-04 1992-01-14 Canon Kabushiki Kaisha Recording head having multi-layer matrix wiring
US5212503A (en) * 1988-07-26 1993-05-18 Canon Kabushiki Kaisha Liquid jet recording head having a substrate with minimized electrode overlap
US5055859A (en) * 1988-11-16 1991-10-08 Casio Computer Co., Ltd. Integrated thermal printhead and driving circuit
US5216447A (en) * 1989-01-13 1993-06-01 Canon Kabushiki Kaisha Recording head
JP2662446B2 (ja) * 1989-12-11 1997-10-15 キヤノン株式会社 記録ヘッド及び記録ヘッド用素子基板
JP2708596B2 (ja) * 1990-01-31 1998-02-04 キヤノン株式会社 記録ヘッドおよびインクジェット記録装置
EP0460861B1 (en) * 1990-05-31 2001-09-19 Canon Kabushiki Kaisha Semiconductor device with improved wiring structure
EP0469370A3 (en) * 1990-07-31 1992-09-09 Gold Star Co. Ltd Etching process for sloped side walls

Also Published As

Publication number Publication date
EP0574911A3 (ja) 1994-03-30
US5517224A (en) 1996-05-14
JPH0669497A (ja) 1994-03-11
EP0574911A2 (en) 1993-12-22
DE69323655T2 (de) 1999-09-02
DE69323655D1 (de) 1999-04-08
EP0574911B1 (en) 1999-03-03

Similar Documents

Publication Publication Date Title
JP3305415B2 (ja) 半導体装置、インクジェットヘッド、および画像形成装置
JP5627753B2 (ja) 半導体装置およびそれを用いた液体吐出装置
JP3237881B2 (ja) サーマルジェットプリントモジュール製造方法
US6102528A (en) Drive transistor for an ink jet printhead
US6666545B2 (en) Driver transistor structure of inkjet print head chip and the method for making the same
US7543917B2 (en) Integrated circuit and method for manufacturing
US7569404B2 (en) Ink-jet printhead fabrication
JP4272854B2 (ja) 半導体装置及びそれを用いた液体吐出装置
US5670811A (en) Vertical insulated gate semiconductor device having high current density and high reliability
US4819055A (en) Semiconductor device having a PN junction formed on an insulator film
JP4125153B2 (ja) 半導体装置及びそれを用いた液体吐出装置
JPH0764072B2 (ja) バブル・インクジェット印字機構のシリコン集積回路チップ
JP2002313942A (ja) 半導体装置およびその製造方法とそれを用いた液体吐出装置
US8814298B2 (en) Semiconductor device, method of manufacturing semiconductor device, and liquid discharge apparatus
JP2006245597A (ja) 半導体装置の製造方法
US20080094452A1 (en) Inkjet Print Head
JP4827817B2 (ja) 半導体装置およびそれを用いた液体吐出装置
US20030136999A1 (en) Semiconductor device with deposited oxide
JPH06143574A (ja) エンハンスされた相互コンダクタンスを持つパワーｍｏｓドライバデバイスを有するサーマルインクジェットプリントヘッド
JP2003142596A (ja) 半導体装置及びその製造方法並びにインクジェットヘッド
JPH08300661A (ja) 記録ヘッドおよび記録装置とその製造法
JP2002319631A (ja) 半導体装置及びその製造方法並びに液体吐出装置
KR20030018799A (ko) 잉크젯 프린터 해드 형성 방법

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090510

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100510

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100510

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110510

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120510

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120510

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130510

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees