JP5627753B2 - 半導体装置およびそれを用いた液体吐出装置 - Google Patents

半導体装置およびそれを用いた液体吐出装置 Download PDF

Info

Publication number
JP5627753B2
JP5627753B2 JP2013207568A JP2013207568A JP5627753B2 JP 5627753 B2 JP5627753 B2 JP 5627753B2 JP 2013207568 A JP2013207568 A JP 2013207568A JP 2013207568 A JP2013207568 A JP 2013207568A JP 5627753 B2 JP5627753 B2 JP 5627753B2
Authority
JP
Japan
Prior art keywords
region
semiconductor
semiconductor device
drain
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013207568A
Other languages
English (en)
Other versions
JP2014039055A (ja
Inventor
下津佐　峰生
峰生 下津佐
早川　幸宏
幸宏 早川
藤田　桂
桂 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2013207568A priority Critical patent/JP5627753B2/ja
Publication of JP2014039055A publication Critical patent/JP2014039055A/ja
Application granted granted Critical
Publication of JP5627753B2 publication Critical patent/JP5627753B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/14—Structure thereof only for on-demand ink jet heads
    • B41J2/14016—Structure of bubble jet print heads
    • B41J2/14072—Electrical connections, e.g. details on electrodes, connecting the chip to the outside...
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2202/00—Embodiments of or processes related to ink-jet or thermal heads
    • B41J2202/01—Embodiments of or processes related to ink-jet heads
    • B41J2202/13—Heads having an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)
  • Element Separation (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体装置およびその製造方法、並びに液体吐出装置に関し、特に複写機、ファクシミリ、ワードプロセッサ、コンピュータ等の情報機器の出力用端末として用いられる記録装置、或いは、ＤＮＡチップ、有機トランジスタ、カラーフィルタなどの作製に用いられる装置などに適用できる液体吐出装置と、その液体吐出装置などに好適に用いられる半導体装置およびその製造方法に関する。
液体吐出装置として、インクジェットプリンタのような記録装置を例に挙げて説明する。
従来の記録装置には、その記録ヘッドとして、電気熱変換素子とその電気熱変換素子を駆動する半導体装置（以下、電気熱変換素子駆動用半導体装置と称する）が搭載されている。
図３８は従来のインクジェット記録ヘッドの一部分の断面構造を模式的に示す断面図である。１０１は単結晶シリコンからなる半導体基体である。１０２はｐ型のウエル領域、１０８はｎ型のドレイン領域、１１５はｎ型の電界緩和ドレイン領域、１０７はｎ型のソース領域、１０４はゲート電極であり、これらでＭＩＳ（金属絶縁半導体）型電界効果トランジスタを用いた電気熱変換素子駆動用半導体装置１３０を形成している。
また、１１７は畜熱層および絶縁層としての酸化シリコン層、１１８は熱抵抗層としての窒化タンタル膜、１１９は配線としてのアルミニウム合金膜、および１２０は保護層としての窒化シリコン膜であり、以上で記録ヘッドの基体１４０を形成している。ここでは、１５０が発熱部となり、１６０からインクが吐出される。また、天板１７０は基体１４０と協働して液路１８０を画成している。
これ以外にも、半導体装置は、特開平５−１８５５９４号公報、特開平６−０６９４９７号公報、特開平１０―０３４８９８号公報等に開示されている。
これとは別に、電気熱変換素子の駆動用以外の用途の、絶縁ゲート型トランジスタとしては、特開昭６２−０９８７６４号公報、特開平５−１２９５９７号公報、特開平８−０９７４１０号公報、特開平９−３０７１１０号公報などに記載された構造が知られている。
特開平５−１８５５９４号公報 特開平６−０６９４９７号公報 特開平１０―０３４８９８号公報 特開昭６２−０９８７６４号公報 特開平５−１２９５９７号公報 特開平８−０９７４１０号公報 特開平９−３０７１１０号公報
ところで、上記の従来構造の記録ヘッド、および上記の電気熱変換素子駆動用半導体装置に対しては、これまで、数多くの改良が加えられてきたが、近年製品に対して、高速駆動化、省エネルギー化、高集積化、低コスト化、および高性能化がより一層求められるようになった。特に従来のヘッドの構成では、スイッチング素子の高密度集積化が不十分であった。又、動作時の耐電圧が低いことに起因する基板電圧の上昇やラッチアップが生じ易かった。
更に、絶縁ゲート型トランジスタを電気熱変換体の駆動用などに用いる場合、耐電圧を向上させることだけでなく、高速駆動化、省エネルギー化、高集積化、低コスト化、および高性能化がより一層求められるようになり、それに伴ない、従来より知られた一般的な半導体装置の構成では、トランジスタを高密度集積化した場合における、トランジスタの素子の特性均一性が不十分であった。
本発明の目的は、耐電圧性に優れたスイッチング素子群が占めるチップ上の占有面積を減少させて、電気熱変換素子駆動用半導体装置のより一層の高集積化を達成できる半導体装置、及びその製造方法、並びに液体吐出装置を提供することにある。
本発明の１つの側面は、第１導電型の半導体基体と、前記半導体基体に配された複数個の電気熱変換体と、前記半導体基体に配され、各々が前記複数個の電気熱変換体のうち対応する電気熱変換体に電流を流すための複数個のスイッチング素子と、を備える半導体装置において、個々の前記スイッチング素子は、前記半導体基体の一主表面に設けられた第２導電型の第１の半導体領域と、チャネル領域を提供するための、前記第１の半導体領域に隣接して設けられた第１導電型の第２の半導体領域と、前記第２の半導体領域の表面側に設けられた第２導電型のソース領域と、前記第１の半導体領域の表面側に設けられた第２導電型のドレイン領域と、前記チャネル領域の上にゲート絶縁膜を介して設けられたゲート電極と、有する複数個の絶縁ゲート型電界効果トランジスタを含み、前記第２の半導体領域は、並んで配された２つの前記ドレイン領域の間に設けられ、前記第２の半導体領域の不純物濃度は、前記第１の半導体領域の不純物濃度よりも高く、前記電気熱変換体とそれに対応する前記スイッチング素子とは、電源ノードと接地ノードとの間に電流経路を構成するように直列に配置され、個々の前記スイッチング素子に含まれる前記複数個の絶縁ゲート型電界効果トランジスタのそれぞれの前記ドレイン領域が前記電源ノードの側に電気的に接続され、個々の前記スイッチング素子に含まれる前記複数個の絶縁ゲート型電界効果トランジスタのそれぞれの前記ソース領域が前記接地ノードの側に電気的に接続され、個々の前記スイッチング素子に含まれる前記複数個の絶縁ゲート型電界効果トランジスタは、互いに並列に接続され、複数個の前記スイッチング素子のうちの第１のスイッチング素子に含まれる前記複数個の絶縁ゲート型電界効果トランジスタの前記ゲート電極には共通の信号が与えられ、前記複数個のスイッチング素子のうちの、前記第１のスイッチング素子とは異なる第２のスイッチング素子に含まれる前記複数個の絶縁ゲート型電界効果トランジスタのゲートには前記共通の信号とは別の共通の信号が与えられ、並んで配された少なくとも３つの前記第２の半導体領域の構造が同一である。
本発明によれば、ドレインの濃度をチャネルの濃度より低く設定でき、且つドレインを十分深く形成できるため、高耐電圧により大電流化を可能とし、低いオン抵抗による高速動作を可能とし、延いては高集積化と省エネルギー化が実現できる。そして、本発明の上記構成によれば、複数個のトランジスタによるアレイ状の構成を必要とする半導体装置においても、コストを上げることなく、素子間の電気的分離が可能である。
また、本発明によれば、特性の揃った、高密度集積化されたトランジスタアレイを提供できる。
とりわけ、スイッチング素子として、新規なＤＭＯＳ（Double diffused MOS transistor）を用いることにより、ドレインから基板に流れるリーク電流を抑え、且つ電界集中を抑制して、耐電圧を向上させることができる。
本発明の実施形態１による半導体装置の模式的平面図である。 本発明の実施形態１による半導体装置の模式的断面図である。 本発明による半導体装置の回路構成を説明するための模式図である。 本発明による半導体装置の回路図である。 本発明の実施形態２による半導体装置の模式的平面図である。 本発明の実施形態２による半導体装置の製造工程を説明するための模式的断面図である。 本発明の実施形態３による半導体装置の製造工程を説明するための模式的断 面図である。 本発明の実施形態４による半導体装置の製造工程を説明するための模式的断 面図である。 本発明の実施形態５による半導体装置の製造工程を説明するための模式的断 面図である。 本発明による記録ヘッドの一構成例を示す模式的断面図である。 半導体装置の模式的平面図である。 半導体装置の模式的断面図である。 半導体装置の模式的平面図である。 半導体装置の模式的断面図である。 本発明の実施形態７による半導体装置を示す模式的平面図である。 図１５のＡ−Ａ’断面図である。 本発明の半導体装置を説明するための模式図である。 本発明の実施形態８による半導体装置の製造工程を説明するための模式的 断面図である。 本発明の実施形態９による半導体装置の製造工程を説明するための模式的 断面図である。 本発明の実施形態１０による半導体装置の製造工程を説明するための模式 的断面図である。 本発明の実施形態１１による半導体装置の製造工程を説明するための模式 的断面図である。 本発明による液体吐出ヘッドの一部分を示す模式的断面図である。 半導体装置の断面構造図である。 （ａ）は半導体基体主表面に対しての半導体装置のレイアウトの例を示す 模式的平面図であり、（ｂ）は半導体基体表面に対するイオン打ち込みの角度を説明 するための図である。 （ａ）は半導体基体主表面に対しての半導体装置の他のレイアウトの例を示す模式的平面図であり、（ｂ）は半導体基体表面に対するイオン打ち込みの角度を説明するための図である。 半導体装置の断面構造図である。 本発明による半導体装置の模式的断面図である。 本発明による半導体装置のイオン打ち込み方法を示す模式図である。 （ａ）は本発明による半導体装置の模式的平面図であり、（ｂ）は（ａ） のＡ−Ａ’線の模式的断面図である。 本発明の実施形態による半導体装置の模式的断面図である。 本発明の実施形態による半導体装置の模式的断面図である。 本発明に係わる半導体基体主表面の面方位を表す模式図である。 本発明による半導体装置の模式的断面図である。 本発明による半導体装置の回路構成図である。 本発明による液体吐出ヘッドの構成を説明するための模式図である。 本発明による液体吐出ヘッドの外観を示す模式的斜視図である。 本発明の液体吐出装置の一例を示す模式図である。 従来の液体吐出ヘッドの模式的断面図である。
以下、図面を参照して本発明の実施の形態を詳細に説明する。
（実施形態１）
まず、図１〜図４を参照して本発明の実施形態１の液体吐出装置用の半導体装置について詳細に説明する。
符号１はｐ型の半導体基体、２はｎ型のウエル領域（第１の半導体領域）、４はゲート電極、６はｐ型のベース領域（第２の半導体領域）、７はｎ型のソース領域、８、９はｎ型のドレイン領域、１０はベース電極取出し用の拡散層、１１はコンタクト、１２はソース電極、１３はドレイン電極である。また、３０、Ｔｒ１、Ｔｒ２、Ｔｒ３はスイッチング素子としての絶縁ゲート型電界効果トランジスタ、３１、３２、３３は負荷としての電気熱変換体、３４、３５、３６はスイッチである。
電気熱変換体３１〜３３は、半導体基体１の主表面上に薄膜プロセスにて、集積化され配列されている。同様に、スイッチング素子Ｔｒ１〜Ｔｒ３は、半導体基体１の主表面に配列されている。必要に応じて、電気熱変換体とスイッチング素子の配列方向を互いに平行にすれば、より集積度を上げることができる。また、この場合には、図１〜３に示すようにスイッチング素子を配列することが好ましいものである。ここでは、電気熱変換体に接続されるトランジスタの構造が全て同じであり、しかも、トランジスタアレイ内におけるトランジスタ間には専用の素子分離領域を必要としない構成を採用している。
１セグメントは、ドレイン領域を間に挟んで２つの前記ゲート電極と２つのソース領域が配された構成となっており、このうちソース領域は隣接するセグメントと共有化されている。
図３の例では、２つのセグメントのドレインを電気熱変換体の一方の端子に接続し、共通ソースを０Ｖのような相対的に低い基準電圧を供給する低基準電圧源に接続している。電気熱変換体の他方の端子は、例えば＋１０〜＋３０Ｖ程度の相対的に高い基準電圧ＶＤＤを供給する高基準電圧源に接続されている。
この半導体装置の動作について、その概略を説明する。Ｐ型半導体基体１及びソース領域７に、例えば接地電位のような基準電圧を与える。そして、電気熱変換体３１〜３３の一方の端子には、高い基準電圧ＶＤＤを供給する。このうち、例えば、電気熱変換体３１のみに電流を流す場合には、スイッチ３４のみをオンして、スイッチング素子Ｔｒ１を構成する２つのセグメントのトランジスタのゲート４にゲート電圧ＶＧを供給して、スイッチング素子Ｔｒ１をオンする。そうすると、電源端子から電気熱変換体３１、スイッチング素子Ｔｒ１を通して接地端子に電流が流れ、電気熱変換体３１において、熱が発生する。そして、周知のとおり、この熱が液体の吐出に利用される。
本実施形態においては、図２に示すように、予め十分深く形成したウエル領域２を横方向に分離する形にベース領域６を形成する。このウエル領域２とベース領域６はそれぞれトランジスタ３０において、ドレインとチャネルの役割を果たすこととなる。そのため、通常のＭＯＳトランジスタのように、チャネルとなる半導体領域を形成した後にドレインを形成した場合の構造とは逆に、ドレインを形成した後にチャネルを形成することから、ドレインの不純物濃度（ここでは、第１の半導体領域２のドナー濃度）をチャネルの不純物濃度（ここでは、第２の半導体領域６のアクセプター濃度）より低く設定することが可能である。トランジスタの耐電圧はこのドレインの耐電圧で決定され、その耐電圧は通常、ドレインの濃度が低いほど、ドレインの深さが深いほど高くなる。このため、本実施形態によれば、定格電圧を高く設定でき、大電流化を可能とし、高速動作を実現できる。
また、本実施形態によるトランジスタ３０の実効チャネル長は、ベース領域６とソース領域７との不純物の横方向拡散量の差で決定される。この横方向拡散量は物理的係数に基づき決定されるため、実効チャネル長は従来より短く設定でき、オン抵抗を低減することができる。このオン抵抗の低減は単位寸法あたりの電流を流せる量を大きくすることにつながり、高速動作、省エネルギー、および高集積化が可能となる。
また、ソース領域７を間に挟んで２つのゲート電極４が配されており、このベース領域６とソース領域７は、後述のように、どちらもゲート電極４をマスクとして自己整合的に形成できるため、アライメントによる寸法差を生じることがなく、３０のしきい値をばらつきなく製造することができ、高歩留りを実現し、高信頼性を得られる。
また、ウエル領域２を完全に分離するように、ベース領域６が、下地のｐ型半導体基体１に到達し、ベース領域の底部が基体１に隣接するに十分な深さを持つように形成されている。この構造のため、各セグメントの各ドレインを個々に電気的に分離できる。よって、図１〜３のように、専用の素子分離領域を配置することなく、ソース領域７とドレイン領域８、９とを横方向に交互に配置しても、各スイッチング素子の動作が妨げられない。
また、ソース領域７を貫通するように電極取出し用の拡散層１０が形成されているので、占有面積を増やすことなく、ベース領域２を所定の電位に保持することができる。
図３、図４に示した形態では、並列接続されたトランジスタの２つのドレイン（２つのセグメント）が、独立して駆動可能な一つの負荷に接続された例を示している。そして、ゲートに負荷を駆動するためのオン信号が与えられると、トランジスタがオン状態となり、一つのドレインからその両側にあるチャネルを通して共通化されたソースに電流が流れるように構成されている。前述したとおり、隣接セグメント間では、境界にあるソースを共通に使うことができる。これにより、本実施形態のトランジスタをアレイ状に配置し、液体吐出装置として使用する場合に、各トランジスタ間に特別に、ＰＮ接合分離用の半導体や、ＬＯＣＯＳやトレンチ分離用の誘電体などからなる、専用の素子分離領域などを形成する必要がなく、図２、３に示すような簡単な層構成で、大電流を流せる高集積化された半導体装置を実現でき、低コスト化が可能となる。
加えて、Ｐ型の半導体基体１にドレインから流れるリーク電流を十分に抑制できる。
（実施形態２）
本発明の実施形態２による液体吐出装置用の半導体装置の基本構成は、上述した実施形態１と同じである。両者の主たる相違点は、ドレイン領域８、９の位置とその形成工程である。
図５は、実施形態２による液体吐出装置用の半導体装置の平面構成を、図６は断面構成を示している。
そして、この半導体装置の製造方法は、概略、複数個の電気熱変換体と、前記複数個の電気熱変換体に電流を流すための複数個のスイッチング素子とが第１導電型の半導体基体に集積化された、半導体装置の製造方法において、前記第１導電型の半導体基体１の一主表面に第２導電型の半導体層２を形成する工程（図６の（ａ））と、前記半導体層上にゲート絶縁膜２０３を形成する工程と、前記ゲート絶縁膜上にゲート電極４を形成する工程（図６の（ｂ））と、前記ゲート電極をマスクとして第１導電型の不純物をドーピングする工程（図６の（ｃ））と、前記第１導電型の不純物を前記第２導電型の半導体層よりも深くなるように拡散して半導体領域６を形成する工程（図６の（ｄ））と、前記ゲート電極をマスクとして前記半導体領域６の表面側に第２導電型のソース領域７を、また前記第２導電型の半導体層２の表面側に第２導電型のドレイン領域８、９を形成する工程（図６の（ｅ））とを有することを特徴とするものである。以下詳述する。
まず、図６の（ａ）に示すように、ｐ型半導体基体を用意して、ウエルを形成すべき領域に選択的に、ｎ型の不純物を導入して、ｐ型半導体基体１の表面に、ｎ型のウエル領域２を形成する。このｎ型のウエル領域２はｐ型半導体基体１全面に形成することもできる。また、ｎ型のウエル領域２をｐ型半導体基体１全面に形成する場合はエピタキシャル成長法を用いることも可能である。
次に、図６の（ｂ）に示すように、ｎ型のウエル領域２上に、例えば水素燃焼酸化により膜厚約５０ｎｍのゲート酸化膜（ゲート絶縁膜）２０３を成長させ、ゲート酸化膜２０３上に例えば、ＬＰＣＶＤ（減圧化学気相堆積）法により膜厚約３００ｎｍの多結晶シリコンを堆積する。この多結晶シリコンにはＬＰＣＶＤ法で堆積すると同時に、例えばリンをドーピングしたり、または堆積後に、例えばイオン打ち込み法や固相拡散法を用いて、例えばリンをドーピングして所望の配線抵抗値となるようにする。その後、フォトリソグラフィーによりパターニングを行ない、多結晶シリコン膜をエッチングする。これによりＭＩＳ型電界効果トランジスタのゲート電極４が形成できる。
次に、図６の（ｃ）に示すように、フォトリソグラフィーによりパターニングを行なってホトレジストからなるイオン打ち込み用マスク（不図示）を形成し、またゲート電極４をもマスクとして用いて、選択的にｐ型の不純物、例えばボロンをイオン打ち込みして、不純物層２０５を形成する。
次に、図６の（ｄ）に示すように、電気炉で例えば１１００℃で、６０分の熱処理を行ない、ウエル領域２を電気的に横方向に分離するための深さ２.２μｍ程度のベース領域６を形成する。この実施形態では、この熱処理はウエル領域２を完全に分離するように、ベース領域６がウエル領域２よりも深くなるように設計することが重要であり、熱処理の条件はウエル領域２の深さ、濃度、不純物の種類、また不純物層２０５の濃度、および不純物の種類に応じて決定される。本発明に用いられるベース領域６の深さは、例えば、１μｍ〜３μｍ程度の範囲から選択可能であり、ベース領域６の濃度は最表面で、１×１０15／ｃｍ3〜１×１０19／ｃｍ3程度の範囲から選択可能である。
次に、図６の（ｅ）に示すように、ゲート電極４をマスクとして、ソース領域７、第１のドレイン領域８、および第２のドレイン領域９を、例えばヒ素をイオン打ち込みして形成する。こうして、ソース領域７及びドレイン領域８、９はゲート電極と自己整合しつつ若干オーバーラップして形成される。
次に、図６の（ｆ）に示すように、フォトリソグラフィーによりパターニングを行なって、ホトレジストのマスク（不図示）を形成し、例えばイオン打ち込み法により、ベース電極取出し用の拡散層１０を形成する。このベース電極取出し用の拡散層１０は必ずしも必要としないが回路設計上あった方が望ましい。また、信号処理回路としてｐ型のＭＩＳ型電界効果トランジスタを同時に作り込む場合は、拡散層１０をこのように形成しても、工程が増えることはない。その後、例えば９５０℃にて３０分の熱処理を行ない、ソース領域７、第１のドレイン領域８、第２のドレイン領域９、およびベース電極取出し用の拡散層１０を活性化させる。
その後、図示していないが、ＣＶＤ（化学気相堆積）法により酸化膜を堆積して、層間絶縁膜を形成し、コンタクト１１（図５を参照）用のコンタクトホールを開口し、導電体を堆積させ、パターニングすることにより、配線を形成する。そして、必要に応じて多層配線を行ない、集積回路を完成させる。
電気熱変換体は、この配線形成工程において、周知の薄膜プロセスを用いて作製され、基体１上に集積化される。このときの回路構成は前述した実施形態と同じである。
本実施の形態では、ゲート電極をイオン打ち込み用のマスクに用いて、ベース領域６、ソース領域７、ドレイン領域８、９を形成したので、これらの領域がゲート電極に対して整合して形成され、スイッチング素子アレイの高集積化、各素子の特性の均一化が達成されている。また、ソース領域７とドレイン領域８、９が同じ工程で形成できるので、製造コスト抑制にも寄与する。
（実施形態３）
ドレイン領域の耐電圧を更に向上させることが望まれる場合には、図１、２に示したように、ドレイン領域８、９の端部をゲート電極の端部から離して形成することも好ましいものであり、特に後述する方法による半導体装置はフォトリソグラフィーの工程数を増やすことなく製造できるものである。
図７は、本発明の実施形態３による半導体装置の製造方法を説明するための断面図であり、ここでは、図６の（ａ）〜（ｄ）の工程を経た後から半導体装置の製造方法を説明する。
図７に示すように、フォトリソグラフィーによりパターニングしたフォトレジストマスク２１１を形成し、このフォトレジストマスク２１１とゲート電極４をマスクとして、ソース領域７、第１のドレイン領域８、および第２のドレイン領域９を、例えばヒ素をイオン打ち込みして形成する。この時、第１のドレイン領域８、および第２のドレイン領域９がゲート電極４からオフセットを持つように、フォトレジストマスク２１１を形成することが重要である。これにより、各ドレイン−ソース間の距離が十分保たれ、また、ゲート直下に高濃度の拡散層が無いことで、電界集中による耐電圧低下も防ぐことができる。
その後、図６の（ｆ）の工程以降を経て、実施形態２と同様に電気熱変換体を備えた集積回路を完成させる。
（実施形態４）
図８の（ａ）〜（ｇ）を参照して、本発明の実施形態４による半導体装置の製造工程について説明する。この形態の特徴は、ゲート電極４のドレイン側がゲート絶縁膜より厚い絶縁膜上に設けられている点にある。
この形態による半導体装置の製造方法は、概略、複数個の電気熱変換体と、前記複数個の電気熱変換体に電流を流すための複数個のスイッチング素子とが第１導電型の半導体基体に集積化された、半導体装置の製造方法において、前記第１導電型の半導体基体１の一主表面に第２導電型の半導体層２を形成する工程（図８（ａ））と、前記半導体層上に選択的にフィールド絶縁膜２２１を形成する工程（図８（ｂ））と、前記半導体層上にゲート絶縁膜２０３を形成する工程（図８（ｂ））と、前記ゲート絶縁膜と前記フィールド絶縁膜上にゲート電極４を形成する工程（図８（ｃ））と、前記ゲート電極をマスクとして第１導電型の不純物をドーピングする工程（図８（ｄ））と、前記第１導電型の不純物を前記第２導電型の半導体層よりも深くなるように拡散して半導体領域６を形成する工程（図８（ｅ））と、前記ゲート電極をマスクとして前記半導体領域の表面側に第２導電型のソース領域７を、および前記フィールド絶縁膜をマスクとして前記第２導電型の半導体層の表面側に第２導電型のドレイン領域８、９を形成する工程（図８（ｆ））とを有することを特徴とするものである。以下詳述する。
まず、図８の（ａ）に示すように、ｐ型半導体基体１の表面に、ｎ型のウエル領域２を形成する。
次に、ウエル領域２の表面に、例えば水素燃焼酸化により膜厚約１０ｎｍのパッド酸化膜（図示せず）を成長させ、パッド酸化膜上に例えば、ＬＰＣＶＤ法により膜厚約１５０ｎｍの窒化シリコン膜（図示せず）を堆積し、フォトリソグラフィーによりパターニングを行ない、窒化シリコン膜をエッチングする。その後、例えば水素燃焼酸化により膜厚約５００ｎｍのフィールド酸化膜２２１を選択的に成長させる。その後、窒化シリコン膜を、例えばりん酸を用いて完全に除去し、例えば約１０ｗｔ％の弗化水素溶液でパッド酸化膜を除去し、ｎ型のウエル領域２上に、例えば水素燃焼酸化により膜厚約１０ｎｍのゲート酸化膜２０３を成長させる。この時、上記パッド酸化膜をそのままゲート酸化膜として用いることも可能ではあるが、酸化膜の信頼性上好ましくはない。こうして、図８の（ｂ）に示すように、ｎ型のウエル領域２上に、薄い酸化膜としてのゲート酸化膜２０３と厚い酸化膜としてのフィールド酸化膜（フィールド絶縁膜）２２１を所望の位置に配置する。
次に、図８の（ｃ）に示すように、ゲート酸化膜２０３上とフィールド酸化膜２２１上に例えば、ＬＰＣＶＤ法により膜厚約３００ｎｍの多結晶シリコンを堆積する。この多結晶シリコンにはＬＰＣＶＤ法で堆積すると同時に、例えばリンをドーピングしたり、または堆積後に、例えばイオン打ち込み法や固相拡散法を用いて、例えばリンをドーピングして所望の配線抵抗値となるようにする。その後、図８の（ｃ）に図示するように、フォトリソグラフィーにより、一端がゲート酸化膜２０３上で終端し、もう一端がフィールド酸化膜２２１上で終端するように、パターニングを行ない、多結晶シリコン膜をエッチングする。これによりＭＩＳ型電界効果トランジスタのゲート電極４が形成できる。
次に、図８の（ｄ）に示すように、フォトリソグラフィーによりパターニングを行ない、またゲート電極４をマスクとして、選択的にｐ型の不純物、例えばボロンをイオン打ち込みして、不純物層２０５を形成する。
次に、図８の（ｅ）に示すように、電気炉で例えば１１００℃で６０分の熱処理を行ない、ウエル領域２を電気的に横方向に分離するためのベース領域６を形成する。本実施形態では、この熱処理は、縦方向に関してはベース領域６がウエル領域２を完全に分離するように、ベース領域６がウエル領域２よりも深くなるように設計することが重要であり、また、そのベース領域６の横方向に関してはベース領域６の端部がゲート酸化膜２０３とフィールド酸化膜２２１の境目付近となるように設計することが望ましい。
なぜなら、もしベース領域６がゲート酸化膜２０３の途中までしかなかった場合、ゲート電極下にかかる電界は薄いゲート酸化膜２０３に集中し、ゲート酸化膜２０３を破壊する可能性が出てくる。また、もし、ベース領域６がフィールド酸化膜２２１の厚いところまであった場合、その厚いフィールド酸化膜下のベース領域６はゲート電極４に所定の電圧を印加しても反転せず、ＭＩＳ型電界効果トランジスタのスイッチ機能を果たせず、そのため、仮にスイッチがオンされたとしても、ドライバビリティ能力は大きく低下してしまう。
そのため、上記の熱処理の条件は、ウエル領域２の深さ、濃度、不純物の種類、不純物層２０５の濃度、不純物の種類、およびマスク寸法に応じて決定される。
次に、図８の（ｆ）に示すように、ソース領域７、第１のドレイン領域８、および第２のドレイン領域９を、例えばヒ素をイオン打ち込みして形成する。この時、ゲート電極４は、ソース領域７の端部を規定するマスクとして機能し、フィールド酸化膜２２１は、ドレイン領域８、９の端部を規定するマスクとして機能する。こうして、ソース領域７はゲート電極に自己整合し、ドレイン領域８、９はフィールド酸化膜２２１に自己整合する。
次に、図８の（ｇ）に示すように、フォトリソグラフィーによりパターニングを行ない、例えばイオン打ち込み法により、ベース電極取出し用の拡散層１０を形成する。このベース電極取出し用の拡散層１０は必ずしも必要としないが、回路設計上あった方が望ましい。また、信号処理回路としてｐ型のＭＩＳ型電界効果トランジスタを同時に作り込む場合は工程が増えることはない。その後、例えば９５０℃にて３０分の熱処理を行ない、ソース領域７、第１のドレイン領域８、第２のドレイン領域９、およびベース電極取出し用の拡散層１０を活性化させる。このようにして、電界の集中するゲート電極４下のドレイン側の絶縁体をフィールド酸化膜２２１で形成することにより、ＭＩＳ型電界効果トランジスタのゲート−ドレイン間耐電圧を向上できる。これは、例えば、高耐電圧を必要とするＭＩＳ型電界効果トランジスタと同じ基体に、高速度を必要とする相補型ＭＩＳ型電界効果トランジスタを同時に形成する場合に、相補型ＭＩＳ型電界効果トランジスタの素子
分離領域の形成工程にて、フィールド酸化膜２２１で形成できるので、工程の追加を必要とせずに構成できるのでとても有効である。
その後、図示していないが、上記の実施形態と同様にして、ＣＶＤ法により酸化膜を堆積して、層間絶縁膜を形成し、コンタクト１１（図１を参照）を開口し、配線を形成する。必要に応じて多層配線を行ない、集積回路を完成させる。電気熱変換体は、この配線形成工程において、周知の薄膜プロセスを用いて作製され、基体１上に集積化される。このときの回路構成は前述した各実施形態と同じである。
（実施形態５）
図９は、本発明の実施形態５による半導体装置の製造方法を説明するための図であり、ここでは、半導体装置の製造方法を、図６の（ａ）〜（ｄ）の工程を経た後から説明する。
図９に示すように、フォトリソグラフィーによりパターニングしたフォトレジストマスク２１１を形成し、このフォトレジストマスク２１１をイオン打ち込み用のマスクとして、例えばボロンを１２０ｋｅＶの加速エネルギーでイオン打ち込みしてチャネルドープ層２３２を形成する。この時、このチャネルドープ層２３２は、少なくともベース領域６上のソース領域７（実際には、本工程においてまだ形成されておらず、次工程以降で形成されることとなる）と、ウエル領域２に挟まれたチャネル２３３となる部分に形成することが重要である。
図９のフォトレジストマスク２１１は必ずしも必要ではなく、全面にイオン注入しても何ら差し支えない。但し、ウエル領域２の濃度が非常に低い場合は、フォトレジストマスク２１１を用いた方が好ましい。また、このチャネルドープ層２３２の形成は本工程で行なう必要は必ずしも無く、ベース領域６の形成と最終の活性化アニールとの間に行われればよい。これによりチャネル領域２３３が所望の濃度に設計でき、ＭＩＳ型電界効果トランジスタを所望のしきい値に制御することができる。
その後、図６の（ｅ）の工程以降と同様の工程を経て、同様に電気熱変換体を備えた集積回路を完成させる。
（実施形態６）
図１〜９に示した本発明の各実施形態の製造方法により製造された半導体装置を、例えばインクジェット記録ヘッドのような液体吐出装置に組込んだ場合のその記録ヘッドの一部分の断面構造の一例を図１０に示す。ここで、１は単結晶シリコンからなるｐ型の半導体基体である。２はｎ型のウエル領域、４はゲート電極、６はｐ型のベース領域、７はｎ型のソース領域、８はｎ型のドレイン領域であり、これらでＭＩＳ（金属絶縁半導体）型電界効果トランジスタ３０を形成している様子を模式的に示しているが、前述したように、各トランジスタ（又はセグメント）間には専用の素子分離領域を配することなくアレイ状に配列することが好ましいものである。
また、８１７は蓄熱層および絶縁層として機能する酸化シリコンなどの絶縁層、８１８は窒化タンタル、窒化珪素タンタルなどの発熱抵抗層、８１９はアルミニウム合金膜などの配線、および８２０は窒化シリコン膜などの保護層であり、これらにより記録ヘッドの基体９４０が構成されている。ここでは、８５０が発熱部となり、８６０からインクが吐出される。また、天板８７０は基体９４０と協働して液路８８０を画成している。
以上説明した本発明の各実施形態の作用について説明する。
図１１、１２は、あるＭＩＳ型電界効果トランジスタアレイの平面図及び断面図である。半導体基体１内に作り込んだこれらのＭＩＳ型電界効果トランジスタを単独または複数個、同時に動作させることによって、マトリクス状に結線されている電気熱変換素子間の電気的分離性を保つことができる。ここで、４はゲート電極、７はｎ型のソース領域、８はｎ型のドレイン領域、９はもう一つのｎ型のドレイン領域、１１はコンタクト、１２はソース電極、１３はドレイン電極、１５はｎ型の電界緩和ドレイン領域である。
しかしながら、電気熱変換素子を駆動させるために必要となる大電流においては、上記のような従来のＭＩＳ型電界効果トランジスタアレイを機能させると、ドレイン−ウエル間（ここではドレインと半導体基体間）のｐｎ逆バイアス接合部は高電界に耐えられず、リーク電流を発生させ、上記電気熱変換素子駆動用半導体装置として要求される耐電圧を満足することができなかった。更に、大電流で使用されるために、ＭＩＳ型電界効果トランジスタのオン抵抗が大きいと、ここでの電流の無駄な消費によって、電気熱変換素子が機能するために必要な電流が得られなくなる。
また、上記の耐電圧を向上させるためには、図１３の平面図、図１４の断面図に示すようなＭＩＳ型電界効果トランジスタアレイが考えられる。ここで、１はｐ型の半導体基体、２はｎ型のウエル領域、４はゲート電極、１０６はｐ型のベース領域、７はｎ型のソース領域、８はｎ型のドレイン領域、９はもう一つのｎ型のドレイン領域、１０はベース電極取出し用の拡散層、１１はコンタクト、１２はソース電極、１３はドレイン電極である。
このＭＩＳ型電界効果トランジスタの構造は、通常の構造とは異なり、ドレインの中にチャネルを作り込むことによって耐電圧を決定しているドレインの深さを深く、また低濃度で作り込むことが可能となり、耐電圧を向上できる。
しかしながら、アレイ状にこのＭＩＳ型電界効果トランジスタを配置すると、各トランジスタのドレインが唯一の共通半導体層で形成されることになり、全てのドレイン電位が共通電位となってしまうため、独立してスイッチング動作させなければならないスイッチング素子間に専用の素子分離領域を設けて、ドレインを分離しなければ、電気熱変換素子間の電気的分離が保てない。また、そのような素子分離領域を新たに形成しようとすると、プロセスが複雑になって、コストアップとなり、更に素子を形成する面積も大きくなってしまう。そのため、図１３、図１４に示すようなＭＩＳ型電界効果トランジスタの構造は、液体吐出装置用のトランジスタアレイには不向きである。
一方、以上説明した本発明の各実施形態の半導体装置によれば、ドレインの濃度をチャネルの濃度より低く設定でき、且つドレインを十分深く形成できるため、高耐電圧により大電流化を可能とし、低いオン抵抗による高速動作を可能とし、延いては高集積化と省エネルギー化が実現できる。また、複数個のトランジスタによるアレイ状の構成を必要とする半導体装置においても、コストを上げることなく、素子間の分離が容易に可能となる。
実際に、本発明とそれと同程度の単体素子特性を持つ図１３、図１４に示した構造のＭＩＳ型電界効果トランジスタを、電気的分離が保てるように素子分離領域を設け、同じあるデザインルールで、且つ同じマスク枚数で実際にレイアウトすると、図１３、図１４に示す技術によるＭＩＳ型電界効果トランジスタは、１つのセグメントを形成するためにアレイの配列方向に１２.０μｍ必要なのに対し、図１、図２に示す本発明の構造を用いたＭＩＳ型電界効果トランジスタ場合は、アレイの配列方向の長さが６.０μｍと１／２で形成できる。この寸法比（図１３、図１４の構造のアレイの配列方向の長さを基準とした場合の図１、図２の構造のもののアレイの配列方向の長さの比率）は、上記デザインルールが微細になればなるほど、小さくなる傾向にある。
（実施形態７）
本発明の実施形態７による半導体装置は、複数個の絶縁ゲート型電界効果トランジスタで構成されるトランジスタアレイを備えた半導体装置において、前記トランジスタのそれぞれは、第１導電型の半導体基体１の一主表面に設けられた第２導電型の第１の半導体領域２２と、該第１の半導体領域を分離するように設けられた第１導電型の第２の半導体領域２９と、前記第２の半導体領域に内包されるように形成された、該第２の半導体領域より不純物濃度の高い第１導電型の第３の半導体領域２６と、該第３の半導体領域の表面に設けられた第２導電型のソース領域７と、前記第１の半導体領域の表面に設けられた第２導電型のドレイン領域８とを有することを特徴とするものである。
上記のような半導体装置およびその製造方法においては、ドレインの濃度をチャネルの濃度より低く設定でき、且つドレインを十分深く形成できるため、高耐電圧により大電流化を可能とし、低いオン抵抗による高速動作を可能とし、延いては高集積化と省エネルギー化が実現できる。また、ソース領域の周囲に低濃度のｐ型ウェル領域を形成する事によって複数個のトランジスタによるアレイ状の構成を必要とする半導体装置においても、素子間の分離が確実なものとなる。
図１５は本発明の実施形態７による半導体装置の一実施形態を示す模式的平面図であり、図１６はそのＡ−Ａ’断面図である。図１５及び図１６において、１はｐ型の半導体基体、２２はｎ型のウエル領域、２９はｐ型のウエル領域、４はゲート電極、２６はｐ型のベース領域、７はｎ型のソース領域、８はｎ型のドレイン領域、１０はベース電極取出し用の拡散層、１１はコンタクト、１２はソース電極、１３はドレイン電極である。
また、図１７は本発明の半導体装置をアレイ状に配置し、液体吐出装置の液体吐出ヘッドの電気熱変換素子駆動用半導体装置として使用する場合の結線例を示す図である。図１７において、１はｐ型の半導体基体、２２はｎ型のウエル領域、２９はｐ型のウエル領域、４はゲート電極、２６はｐ型のベース領域、７はｎ型のソース領域、８はｎ型のドレイン領域である。図１７の回路構成は図３及び図４の回路構成と同じである。
本実施形態においては、予め十分深く形成した低濃度のｎ型ウエル領域２２を横方向に分離する形に低濃度のｐ型ウエル領域２９を深く形成している。この低濃度のｐ型ウェル領域２９の中にベース領域を形成する。このｎ型ウエル領域２２とベース領域２６とは、それぞれＭＩＳ型電界効果トランジスタにおいて、ドレインとチャネルの役割を果たすこととなる。そして、ドレインの濃度をチャネルの濃度より低く設定することが可能である。トランジスタの耐電圧はこのドレインの耐電圧で決定され、その耐電圧は通常、ドレインの濃度が低いほど、ドレインの深さが深いほど高くなる。このため、定格電圧を高く設定でき、大電流化が可能となり、高速動作を実現できる。
また、ｎ型ウエル領域２２を分離するようにしてｐ型ウエル領域２９を形成する構造のため、各セグメントのドレインを個々に電気的に良好に分離できる。
（実施形態８）
本発明の実施形態８による液体吐出装置用の半導体装置の基本構成は、上述した実施形態７と同じである。両者の異なる点は、ドレイン領域８の位置とその形成工程である。
図１８（ａ）〜（ｆ）を参照して本実施形態の半導体装置の製造工程について説明する。この半導体装置の製造方法は、概略、複数個の電気熱変換体と、前記複数個の電気熱変換体に電流を流すための複数個のスイッチング素子とが第１導電型の半導体基体に集積化された、半導体装置の製造方法において、前記第１導電型の半導体基体１の一主表面に第２導電型の半導体層２２を形成する工程（図１８の（ａ））と、前記半導体層上にゲート絶縁膜２０３を形成する工程（図１８の（ｂ））と、前記ゲート絶縁膜上にゲート電極４を形成する工程（図１８の（ｂ））と、前記ゲート電極をマスクとして第１導電型の不純物をドーピングする工程（図１８の（ｃ））と、前記第１導電型の不純物を拡散して半導体領域２６を形成する工程（図１８の（ｄ））と、前記ゲート電極をマスクとして前記半導体領域の表面側に第２導電型のソース領域７を、また前記第２導電型の半導体層２２の表面側に第２導電型のドレイン領域８、９を形成する工程（図１８の（ｅ））とを有することを特徴とするものである。以下詳述する。
先ず、図１８（ａ）に示すように、ｐ型半導体基体１の表面に、ｎ型のウエル領域２２を形成する。そして、必要に応じて、これを横方向に分離するようにｐ型のウェル領域２９を形成する。
次に、図１８（ｂ）に示すように、ｎ型のウエル領域２２及びｐ型のウェル領域２９に、例えば水素燃焼酸化により膜厚約５０ｎｍのゲート酸化膜２０３を成長させ、ゲート酸化膜２０３上に例えば、ＬＰＣＶＤ法により膜厚約３００ｎｍの多結晶シリコンを堆積する。この多結晶シリコンには、ＬＰＣＶＤ法で堆積すると同時に例えばリンをドーピングしたり、または堆積後に例えばイオン打ち込み法や固相拡散法を用いて例えばリンをドーピングし、これにより多結晶シリコンが所望の配線抵抗値となるようにする。その後、フォトリソグラフィーによりホトレジストのパターニングを行ない、ホトレジストパターンをマスクにして多結晶シリコン膜をエッチングする。これによりＭＩＳ型電界効果トランジスタのゲート電極４が形成される。
次に、不図示のフォトレジストを塗布し、フォトリソグラフィーによりフォトレジストのパターニングを行ない、ベース領域２６（または不純物層２０５）を形成する領域上のみを除去する。そして、図１８（ｃ）に示すように、このフォトレジスト（不図示）とゲート電極４とをマスクとして、選択的にｐ型の不純物、例えばボロンをイオン打ち込みして、不純物層２０５を形成する。
次に、図１８（ｄ）に示すように、電気炉で例えば１１００℃にて６０分の熱処理を行ない、ベース領域２６を形成する。この熱処理はベース領域２６が所望の実効チャネル長を形成し、ＯＮ抵抗が上昇しないように設計することが重要であり、熱処理の条件はｐ型ウエル領域２９の深さ、濃度、不純物の種類、また不純物拡散層２０５の濃度および不純物の種類に応じて適宜決定される。
次に、図１８（ｅ）に示すように、ゲート電極４をマスクとして、ソース領域７、第一のドレイン領域８、および第二のドレイン領域９を、例えばヒ素をイオン打ち込みして形成する。
次に、不図示のフォトレジストを塗布し、フォトリソグラフィーによりフォトレジストのパターニングを行ない、図１８の（ｆ）に示すように、例えばイオン打ち込み法により、ベース電極取出し用の拡散層１０を形成する。このベース電極取出し用の拡散層１０は必ずしも必要ではないが回路設計上あった方が望ましい。また、信号処理回路としてｐ型のＭＩＳ型電界効果トランジスタを同時に作り込む場合は、工程数を増やす必要がない。その後、例えば９５０℃にて３０分の熱処理を行ない、ソース領域７、第一のドレイン領域８、第二のドレイン領域９、およびベース電極取出し用の拡散層１０を活性化させる。
その後、図示しないが、ＣＶＤ法により酸化膜を堆積して層間絶縁膜を形成し、コンタクトを開口し、配線を形成する。必要に応じて多層配線を行ない、集積回路を完成させる。電気熱変換体は、この配線形成工程において、周知の薄膜プロセスを用いて作製され、基体１上に集積化される。このときの回路構成は前述した各実施形態と同じである。
（実施形態９）
図１９は、本発明の他の実施形態による半導体装置の製造工程を説明するための断面図である。図１９において、２９はｐ型のウエル領域、４はゲート電極、２６はｐ型のベース領域、７はｎ型のソース領域、８はｎ型の第一のドレイン領域、９はｎ型の第二のドレイン領域、２１１はフォトレジストマスクである。
本実施例は、ドレイン−ソース間耐電圧向上を目的としたものであり、図１８（ａ）〜（ｄ）の工程を経た後に、図１９に示すように、フォトリソグラフィーによりパターニングしたフォトレジストマスク２１１を形成し、このフォトレジストマスク２１１とゲート電極４とをマスクとして、ソース領域７、第一のドレイン領域８、および第二のドレイン領域９を、例えばヒ素をイオン打ち込みして形成する。この時、第一のドレイン領域８、および第二のドレイン領域９がゲート電極４からオフセットを持つようにフォトレジストマスク２１１を形成することが重要である。これにより各ドレイン−ソース間の距離が十分保たれ、また、ゲート直下に高濃度の拡散層が無いことで電界集中による耐電圧低下も防ぐことができる。
その後、図１８の（ｆ）以降と同様な工程を経て、同様に電気熱変換体を備えた集積回路を完成させる。
（実施形態１０）
図２０（ａ）〜（ｆ）は、本発明の実施形態１０による半導体装置の製造工程を説明するための断面図である。
この形態による半導体装置の製造方法は、概略、複数個の電気熱変換体と、前記複数個の電気熱変換体に電流を流すための複数個のスイッチング素子とが第１導電型の半導体基体に集積化された、半導体装置の製造方法において、前記第１導電型の半導体基体１の一主表面に第２導電型の半導体層２２を形成する工程（図２０（ａ））と、前記半導体層上に選択的にフィールド絶縁膜２２１を形成する工程（図２０（ｂ））と、前記半導体層上にゲート絶縁膜２０３を形成する工程（図２０（ｂ））と、前記ゲート絶縁膜と前記フィールド絶縁膜上にゲート電極４を形成する工程（図２０（ｃ））と、前記ゲート電極をマスクとして第１導電型の不純物をドーピングする工程（図２０（ｄ））と、前記第１導電型の不純物を拡散して半導体領域２６を形成する工程（図２０（ｅ））と、前記ゲート電極をマスクとして前記半導体領域の表面側に第２導電型のソース領域７を、および前記フィールド絶縁膜をマスクとして前記第２導電型の半導体層の表面側に第２導電型のドレイン領域８、９を形成する工程（図８（ｆ））とを有することを特徴とするものである。以下詳述する。
先ず、図２０（ａ）に示すように、ｐ型半導体基体１の表面に、ｎ型のウエル領域２２を形成する。そして、必要に応じて、これを分離するようにｐ型のウェル領域２９を形成する。
次に、図２０（ｂ）に示すように、ｎ型ウエル領域２２及びｐ型ウェル領域２９の表面に、例えば水素燃焼酸化により膜厚約１０ｎｍのパッド酸化膜（図示せず）を成長させ、該パッド酸化膜上に例えばＬＰＣＶＤ法により膜厚約１５０ｎｍの窒化シリコン膜（図示せず）を堆積し、フォトリソグラフィーによりパターニングを行ない、窒化シリコン膜をエッチングする。その後、例えば水素燃焼酸化により膜厚約５００ｎｍのフィールド酸化膜２２１を選択的に成長させる。その後、窒化シリコン膜を例えばりん酸を用いて完全に除去し、例えば約１０ｗｔ％の弗化水素溶液でパッド酸化膜を除去し、ｎ型のウエル領域２２上及びｐ型ウェル領域２９上に例えば水素燃焼酸化により膜厚約１０ｎｍのゲート酸化膜２０３を成長させる。この時、前記パッド酸化膜をそのままゲート酸化膜として用いることも可能ではあるが、酸化膜の信頼性上好ましくはない。こうして、図２０の（ｂ）に示すように、ｎ型のウエル領域２２上に、薄い絶縁膜としてのゲート酸化膜２０３と厚
い絶縁膜としてのフィールド酸化膜２２１とを所望の位置に配置する。
次に、図２０の（ｃ）に示すように、ゲート酸化膜２０３上とフィールド酸化膜２２１上に、例えばＬＰＣＶＤ法により膜厚約３００ｎｍの多結晶シリコンを堆積する。この多結晶シリコンには、ＬＰＣＶＤ法で堆積すると同時に例えばリンをドーピングしたり、または堆積後に例えばイオン打ち込み法や固相拡散法を用いて例えばリンをドーピングし、これにより多結晶シリコンが所望の配線抵抗値となるようにする。その後、図示するように、フォトリソグラフィーにより一端がゲート酸化膜２０３上で終端し、もう一端がフィールド酸化膜２２１上で終端するように、パターニングを行ない、多結晶シリコン膜をエッチングする。これによりＭＩＳ型電界効果トランジスタのゲート電極４が形成される。
次に、不図示のフォトレジストを塗布し、フォトリソグラフィーによりフォトレジストのパターニングを行ない、ベース領域２６（または不純物層２０５）を形成する領域上のレジストのみを除去する。そして、図２０（ｄ）に示すように、このフォトレジスト（不図示）とゲート電極４とをマスクとして、選択的にｐ型の不純物例えばボロンをイオン打ち込みして、不純物層２０５を形成する。
次に、図２０の（ｅ）に示すように、電気炉で例えば１１００℃にて、６０分の熱処理を行ない、ＭＩＳ型電界効果トランジスタの実効チャネル長を決定するベース領域２６を形成する。この熱処理はベース領域２６が所望の実効チャネル長を形成し、ＯＮ抵抗が上昇しないように設計することが重要であり、また横方向に関してはベース領域２６の端部がゲート酸化膜２０３とフィールド酸化膜２２１との境目付近となるように設計することが望ましい。なぜなら、もしベース領域２６がゲート酸化膜２０３の途中までしかなかった場合、ゲート電極下にかかる電界は薄いゲート酸化膜２０３に集中し、ゲート酸化膜２０３を破壊する可能性が出てくる。また、もし、ベース領域２６がフィールド酸化膜２２１の厚いところまで存在する場合には、その厚いフィールド酸化膜下のベース領域２６はゲート電極４に所定の電圧を印加しても反転せず、ＭＩＳ型電界効果トランジスタのスイッチ機能を果たさず、もし、スイッチがオンされたとしても、ドライバビリティ能力は大きく低下してしまう。そのため、熱処理の条件はｐ型ウエル領域２９の深さ、濃度、不純物の種類、不純物層２０５の濃度、不純物の種類およびマスク寸法に応じて適宜決定される。
次に、図２０の（ｆ）に示すように、ゲート電極４をマスクとしてソース領域７を、フィールド酸化膜２２１をマスクとして第一のドレイン領域８および第二のドレイン領域９を、例えばヒ素をイオン打ち込みして形成する。
次に、不図示のフォトレジストを塗布し、フォトリソグラフィーによりフォトレジストのパターニングを行ない、ベース電極取出し用の拡散層１０を形成する領域上のレジストを除去する。そして、図２０（ｇ）に示すように、例えばイオン打ち込み法により、ベース電極取出し用の拡散層１０を形成する。このベース電極取出し用の拡散層１０は必ずしも必要ではないが回路設計上あった方が望ましい。また、信号処理回路としてｐ型のＭＩＳ型電界効果トランジスタを同時に作り込む場合は、工程数を増やす必要がない。その後、例えば９５０℃にて３０分の熱処理を行ない、ソース領域７、第一のドレイン領域８、第二のドレイン領域９、およびベース電極取出し用の拡散層１０を活性化させる。このようにして、電界の集中するゲート電極４下のドレイン側の絶縁体をフィールド酸化膜２２１で形成することにより、ＭＩＳ型電界効果トランジスタのゲート−ドレイン間耐圧を向上できる。これは、例えば高耐電圧を必要とするＭＩＳ型電界効果トランジスタと同じ基体に高速度を必要とする相補型ＭＩＳ型電界効果トランジスタを同時に形成する場合に、工程の追加を必要とせず構成できるので、極めて有効である。
その後、図示しないが、ＣＶＤ法により酸化膜を堆積して層間絶縁膜を形成し、コンタクトを開口し、配線を形成する。必要に応じて多層配線を行ない、集積回路を完成させる。電気熱変換体は、この配線形成工程において、周知の薄膜プロセスを用いて作製され、基体１上に集積化される。このときの回路構成は前述した各実施形態と同じである。
（実施形態１１）
図２１は、本発明の実施形態の他の製造工程を説明するための断面図である。図２１において、２２はｎ型のウエル領域、２６はｐ型のベース領域、７はｎ型のソース領域、２１１はフォトレジストマスク、２３２はチャネルドープ層、２３３はチャネル領域である。
本実施形態は、ＭＩＳ型電界効果トランジスタを所望のしきい値に制御することを目的としたものであり、図１８（ａ）〜（ｄ）の工程を経た後に、図２１に示すように、フォトリソグラフィーによりパターニングしたフォトレジストマスク２１１を形成し、このフォトレジストマスク２１１をマスクとして、例えばボロンを１２０ｋｅＶの加速エネルギーでイオン打ち込みしてチャネルドープ層２３２を形成する。この時、前記チャネルドープ層２３２は少なくともベース領域２６上のソース領域７（実際には本工程においてまだ形成されておらず、次工程以降で形成されることとなる）とｎ型ウエル領域２２とに挟まれたチャネル領域２３３に形成することが重要である。フォトレジストマスク２１１は必ずしも必要ではなく、全面にイオン打ち込みしても何ら差し支えない。但し、ｎ型ウエル領域２２の濃度が非常に低い場合はフォトレジストマスク２１１を用いた方が好ましい。また、このチャネルドープ層２３２の形成は、必ずしも本工程で行なう必要は無く、ベース領域２６の形成と最終の活性化アニールとの間に行われればよい。これにより、チャネル領域２３３が所望の濃度に設計でき、ＭＩＳ型電界効果トランジスタを所望のしきい値に制御することができる。
その後、図１８の（ｅ）以降と同様な工程を経て、同様に電気熱変換体を備えた集積回路を完成させる。
（実施形態１２）
図２２は、以上説明した本発明の各実施形態７〜１１による半導体装置を電気熱変換素子駆動用半導体装置として用いた記録ヘッドの一部分を示す模式的な断面図である。図２２において、１はｐ型の単結晶シリコンからなる半導体基体である。２９はｐ型のウエル領域、２２はｎ型のウエル領域、８はｎ型のドレイン領域、２６はｐ型のベース領域、７はｎ型のソース領域、４はゲート電極であり、これらでＭＩＳ型電界効果トランジスタを用いた電気熱変換素子駆動用半導体装置９３０を形成している。８１７は蓄熱層となる酸化シリコンなどの絶縁層、８１８は発熱抵抗層、８１９は配線、および８２０は保護層であり、以上で記録ヘッドの基体９４０を形成している。ここでは８５０が発熱部となり、吐出口８６０からインクが吐出される。また、天板８７０は基体９４０と協働して液路８８０を画成している。
以上説明したように、本発明の実施形態７〜１２によれば、ドレインの濃度をチャネルの濃度より低く設定でき、且つ低濃度ドレインをより深く形成できるため、高耐電圧により大電流化を可能とし、低いオン抵抗による高速動作を可能とし、延いては高集積化と省エネルギー化が実現できる。また、複数個のトランジスタによるアレイ状の構成を必要とする半導体装置においても、コストを上げることなく、素子間の分離が容易に可能となる。
尚、実施形態７〜１２では、ｎ型ウエル２２が深くなってもよいように、ｐ型ウエル２９を不純物の導入により形成し、その後にベース領域を別工程で形成した。深いｎ型ウエルが必要ない場合には、ｎ型ウエル２２を各ドレイン毎に横方向に分離して形成すれば、ベース領域２６をｎ型ウエル２２より深く形成しなくても、隣接する２つのｎ型ウエル間に残ったＰ型半導体基体の上部においてベース領域２６と基体１とが隣接するため、ベース領域と基体とを同じ電位とすることができる。
以下に述べる各実施形態による半導体装置の製造方法は、概略、第１導電型の半導体基体の一主表面に第２導電型の半導体層を形成する工程と、前記半導体層上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記ゲート電極をマスクとして第１導電型の不純物をドーピングする工程と、前記第１導電型の不純物を拡散して半導体領域を形成する工程と、前記ゲート電極をマスクとして前記半導体領域の表面側に第２導電型のソース領域を、また前記第２導電型の半導体層の表面側に第２導電型のドレイン領域を形成する工程とを有し、前記ソース領域に対して対称なトランジスタ構造を得ることを特徴とするものである。以下詳しく説明する。
（実施形態１３）
本発明の実施形態１３による半導体装置の製造方法は、複数個の絶縁ゲート型電界効果トランジスタがアレイ状に配されてなる半導体装置の製造方法において、第一導電型の半導体基体の一主表面に第二導電型のウエル領域を形成する工程と、前記ウエル領域上にゲート酸化膜を形成する工程と、前記ゲート酸化膜上に複数のゲート電極を形成する工程と、ソース領域形成側に隣接する二つのゲート電極をマスクとして、該ゲート電極間に、第一導電型の不純物を前記半導体基体を回転させつつ前記半導体基体の法線方向に対して一定角度傾けて不純物をイオン打ち込みし、拡散させて第一導電型の半導体領域を形成する工程と、前記二つのゲート電極をマスクとして前記半導体領域上に第二導電型のソース領域を、前記半導体領域を挟んで配された二つの前記ウエル領域上にそれぞれ第二導電型のドレイン領域を、前記半導体基体を回転させつつ前記半導体基体の法線方向に対して一定角度傾けて不純物をイオン打ち込みすることにより形成する工程と、を有するものである。
半導体ウエハの主な結晶軸方向に対し、９０°或いは４５°の面方向にオリエンテーションフラット（ＯＦ）を設けた半導体ウエハを使用し、半導体素子のパターンの座標軸をＯＦに垂直或いは水平に配して、各種素子を作製することが多い。このように配置した素子を形成する場合に、イオン打ち込み法を用いて素子を形成するとき半導体基板の面方位（たとえば（１００）面）に対して垂直方向よりイオン注入を行うとチャネリングが発生する。
たとえば単結晶Ｓｉの内、指数の小さい結晶面である（１００）面、（１１０）面、（１１１）面等に対して垂直な方向から結晶を眺めると結晶面内で原子列の占める面積は数％となり大部分は隙間になる。すなわち、結晶軸と同じ角度で結晶面にイオンを照射すると、大部分のイオンは原子との大きな衝突無くして、結晶内部まで到達するという現象が起こるのである。
こうしたチャネリング現象が発生すると、シリコン基板は非晶質であると仮定して算出している基板内の注入不純物分布に対して、大きく異なるプロファイルを持つようになるため、素子の電気特性が設計値と異なってくる。従ってイオン打ち込みに際しては、基板の結晶軸、注入する不純物種、注入エネルギー等をパラメーターとして算出される臨界角よりも大きな注入角をもってイオン打ち込みを行うことによって、チャネリングを防止する技術が通常用いられている。
図１に示したような１つのセグメントあたり、一つの共通のドレインを有するＭＩＳ型電界効果トランジスタアレイの場合、各トランジスタのドレインが共通となることと、半導体装置を形成する基板の主表面の面方位が単結晶シリコンの低次の面方位であるために下記に説明するように隣接するトランジスタ間の特性の差が生じることがある。
すなわち、ドレインを共通にしたアレイ状のＭＩＳ型電界効果トランジスタ配置をとった場合、図２３に示すように、半導体基体１上に、ウエル領域２、ベース領域６、ゲート電極４、マスク２１１を形成した後、半導体基体（ウエハー）１の主表面の法線３１１に対して、ゲート電極４からドレイン、またはソース方向に傾斜したイオンのビーム３１２の入射角θを設定すると、ドレイン領域を挟んで両側に配されるソース領域には、ドレイン領域側から見てそれぞれ逆方向の入射角（−θ）でイオン打ち込みがなされることとなる。
このＭＩＳ型電界効果トランジスタの製造方法は、前述したとおりＰ型のベース領域６とＮ型のソース領域７の不純物の拡散によって実効のチャネルが規定されるため、偏った入射角度でイオン打ち込みがなされると、隣接する２つのＭＩＳ型電界効果トランジスタの実効チャネル長が異なってくる。すると、隣接トランジスタ同士の間で閾値電圧が揃わなかったり、またＭＩＳ型電界効果トランジスタの動作時に流れる電流量が隣接するトランジスタ間で異なるという特性低下につながる。
Ｐ型のベース領域とＮ型のソース領域は、イオン打ち込みの不純物量が異なるために異なるイオン打ち込み装置で形成する場合がある。そうした場合には、各イオン打ち込み装置で規定している臨界注入角度が異なると、前記ドレインを共通にしたアレイ状のＭＩＳ型電界効果トランジスタ配置の場合、隣接するトランジスタ間の特性格差は更に顕著に生じることもある。そして、ベース形成の際のイオン打ち込み装置の方が臨界角度が大きく、ソース形成の際のイオン打ち込み装置の方が臨界角度が小さい場合には、隣接トランジスタ間の実効チャネル長の差は更に大きくなるのである。
ただし、ドレインを共通にしたアレイ状のＭＩＳ型電界効果トランジスタ配置をとった場合には、図２４（ａ）、（ｂ）に示すようにウエハー１の主表面の法線３１１に対してゲート電極４の配列方向と同じ方向にビーム３１３又は３１４のように、入射角度θ又は−θ傾けた方向にビームの方向を設定すれば、前述のような隣接するトランジスタ間の特性変化は生じないが、図２５（ａ）、（ｂ）に示すようにウエハー１主表面の法線３１１に対してゲート電極４の配列方向と垂直方向にビーム入射角度θ又は−θをもつビーム入射方向３１５、３１６を設定してしまうと、図２６に示したような図中左右非対称な断面構造のトランジスタアレイとなってしまい、前述したアレイ状に配した隣接トランジスタの特性不一致の不具合が生じてしまう。このようなビーム入射角度依存性は回路のレイアウト上大きな制約となる。
そこで、本実施形態では、基板を回転させながらイオン打ち込みを行うことにより、ウエハ上への回路レイアウトに依存することなく、各トランジスタの対称性を保つことを可能にしている。
本実施形態による半導体装置の製造方法においては、ベース領域及びソース、ドレイン領域の形成時に不純物の注入はチャネリングに対する臨界角度をもってなされるが、図２７、２８に示すように基板１（ウエハ１２１）を基体外周方向に回転させながら行うため、イオン打ち込みによる不純物導入と熱拡散によって形成されるベース領域の端面から同じくイオン打ち込みによる不純物導入と熱拡散によって形成されるソース及びドレイン領域の端面までの位置関係を、半導体基体の主表面上に、いかように配したトランジスタにおいても制御性良く形成することが出来る。すなわち、ドレインを共通にしたアレイ状のＭＩＳ型電界効果トランジスタ配置をとった場合、図２７に示すように、半導体基体１上に、ウエル領域２、ベース領域６、ゲート電極４、マスク２１１を形成した後、半導体基体（ウエハー）１の表面に対してゲート電極４からドレインまたはソース方向に、基板の法線３１１に対するイオンビーム３１７の入射角をθに設定し、半導体基体を基体外周方
向に回転させながら行うと、マスクに対して均一にイオン打ち込みでき、隣接する２つのＭＩＳ型電界効果トランジスタの実効チャネル長は同一又はほぼ同一となる。
なお、ベース領域及びソース、ドレイン領域の形成時の不純物の注入において、基板は１０〜６０ｒｐｍで回転させることが望ましい。回転中心はイオンビームの走査範囲にも依存するが、ウエハの中心でもよいし、ウエハ中心から外れた位置であってもよい。また、基板を４５°から９０°の角度のステップで回転させ、不純物を４回から８回に分けてイオン打ち込みすることが望ましい。より好ましくは４５°の角度ステップで８回に分けてイオン注入することが望ましい。
こうして形成された半導体装置は、図２９（ａ）、（ｂ）に示すように、左右対称な断面構造となる。ここで、トランジスタは、半導体基体１上にウエル領域２、ウエル領域２を完全に分離する形に深く形成されたベース領域６、ベース領域６上に形成されたソース領域７、ウエル領域２中に形成されたドレイン領域８、ゲート絶縁膜を介して設けられたゲート電極４、ソース領域７に接続されるソース電極１２、ドレイン領域８に接続されるドレイン電極１３を有している。１４はコンタクトホールを示す。
また、このベース領域６とソース領域７はどちらもゲート電極４をマスクとして形成されるが、上記領域の形成時には前述のように、基板を１０〜６０ｒｐｍで回転させることが望ましく、または４５°〜９０°の角度ステップで回転させ、不純物を４回〜８回に分けてイオン打ち込みすることが望ましい。より好ましくは４５°の角度ステップで８回に分けてイオン打ち込みすることが望ましい。さらに、イオン打ち込みの場合に、半導体基体の法線方向に対して傾ける角度は、例えば半導体基体の主面が（１００）面、（１１０）面、（１１１）面の場合、３°から１０°の角度、好適には７°とすることが望ましい。製造上好適な条件として、（１００）面の半導体基体については法線方向に対して７°とすることが望ましい。
その結果、アレイ状に並ぶトランジスタ間のチャネル長が均等に揃うため、アライメントによる寸法差を生じることがなく、ＭＩＳ型電界効果トランジスタの閾値をばらつきなく製造することができ、高歩留りを実現し、高信頼性が得られる。
（実施形態１４）
図３０（ａ）〜（ｅ）は、本実施形態による半導体装置の製造工程を説明するための断面図である。本形態は、概略、複数個の絶縁ゲート型電界効果トランジスタがアレイ状に配されてなる半導体装置の製造方法において、第１導電型の半導体基体１の一主表面に第２導電型の第１の半導体領域２を形成する工程（図３０（ａ））と、前記第１の半導体領域上にゲート絶縁膜２０３を形成する工程（図３０（ｂ））と、前記ゲート絶縁膜上に複数のゲート電極４を形成する工程（図３０（ｂ））と、隣接する二つのゲート電極をマスクとして、該ゲート電極間に、第１導電型の不純物を前記半導体基体を回転させつつ前記半導体基体の法線方向に対して一定角度傾けて不純物を打ち込んだ後、拡散させて第１導電型の第２の半導体領域６を形成する工程（図３０（ｃ）、（ｄ））と、前記二つのゲート電極をマスクとして前記第２の半導体領域上に第２導電型のソース領域を、前記第２の半導体領域を挟んで配された二つの前記第１の半導体領域上にそれぞれ第２導電型のドレイン領域を、前記半導体基体を回転させつつ前記半導体基体の法線方向に対して一定角度傾けて不純物をイオン打ち込みすることにより形成する工程（図３０（ｅ））と、を有することを特徴とするものである。以下詳述する。
図３０の（ａ）に示すように、ｐ型半導体基体１の主表面に、ｎ型のウエル領域２を形成する。このｎ型のウエル領域２はｐ型半導体基体１の主表面全面に形成しても良いし、必要あれば選択的に形成しても良い。またｎ型のウエル領域２をｐ型半導体基体１の主表面全面に形成する場合はエピタキシャル成長法を用いることも可能である。
次に、図３０の（ｂ）に示すように、ｎ型のウエル領域２上に、例えば水素燃焼酸化により膜厚約５０ｎｍのゲート酸化膜２０３を成長させ、ゲート酸化膜２０３上に、例えば、ＬＰＣＶＤ（減圧ＣＶＤ）法により膜厚約３００ｎｍの多結晶シリコンを堆積する。この多結晶シリコンにはＬＰＣＶＤ法で堆積すると同時に、例えばリンをドーピングしたり、または堆積後に、例えばイオン打ち込み法や固相拡散法を用いて、例えばリンをドーピングして所望の抵抗値となるようにする。その後フォトリソグラフィーによりパターニングを行なってレジストマスク（不図示）を形成し、多結晶シリコン膜をエッチングする。これによりＭＩＳ型電界効果トランジスタのゲート電極４が形成できる。
次に図３０の（ｃ）に示すように、フォトリソグラフィーによりパターニングを行ってレジストマスク（不図示）を形成し、またゲート電極４をもマスクとして利用して、選択的にｐ型の不純物、例えばボロンをＰ型半導体基体１の主表面に対して、図２８に示したように基板を基体の中心を回転中心として外周方向に回転させながらイオン打ち込みして、不純物層２０５を形成する。
次に図３０の（ｄ）に示すように、電気炉で例えば１１００℃にて、６０分の熱処理を行ない、ウエル領域２を電気的に横方向に分離するベース領域６を形成する。この熱処理はウエル領域２を完全に分離するようにベース領域６がウエル領域２より深くなるように設計することが望ましく、熱処理の条件はウエル領域２の深さ、濃度、不純物の種類、また不純物層２０５の濃度、および不純物の種類に応じて決定される。ここでは、ベース領域６がＰ型半導体基体１にまで到達する構成を図示しているが、これに限定されるものではない。
次に図３０の（ｅ）に示すように、ゲート電極４などをマスクとして、ソース領域７、第一のドレイン領域８、および第二のドレイン領域９を、例えばヒ素をＰ型半導体基体１の主表面に対して図２８に示すように基板を回転させながらイオン打ち込みして形成する。
その後、例えば９５０℃にて、３０分の熱処理を行ない、ソース領域７、第一のドレイン領域８、第二のドレイン領域９を活性化させる。ここでは、ソースが共通となっているが、ソース領域７、ベース領域６、図中左のウエル領域２と第一のドレイン領域８は一つのＭＩＳ型電界効果トランジスタのソース、チャネル、ドレインを構成し、ソース領域７、ベース領域６、図中右のウエル領域２と第二のドレイン領域９は他の一つのＭＩＳ型電界効果トランジスタのソース、チャネル、ドレインを構成している。
その後は図示はしないがＣＶＤ法により酸化膜を堆積して層間絶縁膜を形成し、コンタクトを開口し、配線を形成する。必要に応じて多層配線を行なってもよく、最終的に集積回路を完成させる。電気熱変換体は、この配線形成工程において、周知の薄膜プロセスを用いて作製され、基体１上に集積化される。このときの回路構成は前述した各実施形態と同じである。
本実施形態の製造方法は、既に説明した液体吐出装置用のヘッドの製造に好適に用いることができる。
（実施形態１５）
図３１（ａ）〜（ｆ）は、本実施形態による半導体装置の製造工程を説明するための断面図である。本実施形態の半導体装置の製造方法は、概略、複数個の絶縁ゲート型電界効果トランジスタがアレイ状に配されてなる半導体装置の製造方法において、第一導電型の半導体基体１の一主表面に第二導電型のウエル領域２を形成する工程（図３１（ａ））と、前記ウエル領域上に選択的にフィールド絶縁膜２２１を形成する工程（図３１（ｂ））と、前記ウエル領域上にゲート絶縁膜２０３を形成する工程（図３１（ｂ））と、前記ゲート絶縁膜と前記フィールド絶縁膜上にゲート電極４を形成する工程（図３１（ｃ））と、ソース領域形成側に隣接する二つのゲート電極をマスクとして、該ゲート電極間に、第一導電型の不純物を前記半導体基体を回転させつつ前記半導体基体の法線方向に対して一定角度傾けて不純物をイオン打ち込みし、拡散して第一導電型の半導体領域６を形成する工程（図３１（ｄ、ｅ））と、前記二つのゲート電極をマスクとして前記半導体領域上に第二導電型のソース領域７を、前記フィールド絶縁膜をマスクとして前記半導体領域を挟んで配された二つの前記ウエル領域上にそれぞれ第二導電型のドレイン領域８、９を、前記半導体基体を回転させつつ前記半導体基体の法線方向に対して一定角度傾けて不純物をイオン打ち込みすることにより形成する工程（図３１（ｆ））と、を有するものである。以下詳述する。
図３１の（ａ）に示すように、ｐ型半導体基体１の表面にｎ型のウエル領域２を形成する。
次にウエル領域２の表面に、例えば水素燃焼酸化により膜厚約１０ｎｍのパッド酸化膜（図示せず）を成長させ、パッド酸化膜上に例えばＬＰＣＶＤ法により膜厚約１５０ｎｍの窒化シリコン膜（図示せず）を堆積し、フォトリソグラフィーによりパターニングを行ない、窒化シリコン膜をエッチングする。その後に例えば水素燃焼酸化により膜厚約５００ｎｍのフィールド酸化膜２２１を選択的に成長させる。その後、窒化シリコン膜を例えばりん酸を用いて完全に除去し、例えば約１０ｗｔ％（重量％）の弗化水素溶液でパッド酸化膜を除去し、ｎ型のウエル領域２上に、例えば水素燃焼酸化により膜厚約１０ｎｍのゲート酸化膜２０３を成長させる。この時、前記パッド酸化膜をそのままゲート酸化膜として用いることも可能ではあるが、酸化膜の信頼性上好ましくはない。こうして図３１の（ｂ）に示すように、ｎ型のウエル領域２上に薄い絶縁膜としてのゲート酸化膜２０３と厚い絶縁膜としてのフィールド酸化膜２２１を所望の位置に配置する。
次に図３１の（ｃ）に示すように、ゲート酸化膜２０３上とフィールド酸化膜２２１上に例えば、ＬＰＣＶＤ法により膜厚約３００ｎｍの多結晶シリコンを堆積する。この多結晶シリコンにはＬＰＣＶＤ法で堆積すると同時に、例えばリンをドーピングしたり、または堆積後に例えばイオン打ち込み法や固相拡散法を用いて、例えばリンをドーピングして所望の抵抗値となるようにする。その後図示するように、フォトリソグラフィーにより一端がゲート酸化膜２０３上で終端し、もう一端がフィールド酸化膜２２１上で終端するように、パターニングを行ない、多結晶シリコン膜をエッチングする。これによりＭＩＳ型電界効果トランジスタのゲート電極４が形成できる。
次に図３１（ｄ）に示すように、フォトリソグラフィーによりパターニングを行ない、またゲート電極４をマスクとして、選択的にｐ型の不純物、例えばボロンをＰ型半導体基体１の主表面に対して図２８に示すように基板を回転させながらイオン打ち込みして、不純物拡散層２０５を形成する。
次に図３１の（ｅ）に示すように、電気炉で例えば１１００℃、６０分の熱処理を行ない、ウエル領域２を電気的に横方向に分離するベース領域６を形成する。この熱処理は縦方向に関してはウエル領域２を完全に分離するようにベース領域６がウエル領域２より深くなるように設計することが望ましく、また横方向に関してはベース領域６の端部がゲート酸化膜２０３とフィールド酸化膜２２１の境目付近となるように設計することが望ましい。なぜなら、もしベース領域６がゲート酸化膜２０３の途中までしかなかった場合、ゲート電極下にかかる電界は薄いゲート酸化膜２０３に集中し、ゲート酸化膜２０３を破壊する可能性が出てくる。また、もしベース領域６がフィールド酸化膜２２１の厚いところまであった場合、その厚いフィールド酸化膜下のベース領域６はゲート電極４に所定の電圧を印加しても反転せず、ＭＩＳ型電界効果トランジスタのスイッチ機能を果たすことが困難となる。もしスイッチがオンされたとしても、ドライバビリティ能力は大きく低下してしまう。そのため、熱処理の条件はウエル領域２の深さ、濃度、不純物の種類、不純物層２０５の濃度、不純物の種類、およびマスク寸法に応じて決定される。
次に図３１の（ｆ）に示すように、ゲート電極４をマスクとして、ソース領域７を、フィールド酸化膜２２１をマスクとして、第一のドレイン領域８および第二のドレイン領域９を、例えばヒ素をＰ型半導体基体１の主表面に対して図２８に示すように基板を回転させながらイオン打ち込みして形成する。
その後に例えば９５０℃、３０分の熱処理を行ない、ソース領域７、第一のドレイン領域８、第二のドレイン領域９を活性化させる。これにより電界の集中するゲート電極４下のドレイン側の絶縁体をフィールド酸化膜２２１で形成することにより、ＭＩＳ型電界効果トランジスタのゲート−ドレイン間耐電圧を向上できる。これは例えば高耐電圧を必要とするＭＩＳ型電界効果トランジスタと同じ基体に高速度を必要とする相補型ＭＩＳ型電界効果トランジスタを同時に形成する場合に、工程の追加を必要とせず構成できるのでとても有効である。
その後は図示はしないがＣＶＤ法により酸化膜を堆積して層間絶縁膜を形成し、コンタクトを開口し、配線を形成する。必要に応じて多層配線を行なってもよく、最終的に集積回路を完成させる。電気熱変換体は、この配線形成工程において、周知の薄膜プロセスを用いて作製され、基体１上に集積化される。このときの回路構成は前述した各実施形態と同じである。
以上説明したように、本発明の実施形態１３〜１５によれば、ベース領域及びソース、ドレイン領域の少なくとも一つの形成時に不純物のイオン打ち込みを、基板を回転させながら行うため、複数個のトランジスタによるアレイ状の構成を必要とする半導体装置において、ウエハ上におけるレイアウトを気にすることなく、共通に取り出しているソース電極を挟んだ両側のトランジスタのデバイス構造が同一で対称な構造として形成でき、閾値電圧或いは動作時のＯＮ抵抗が設計値に対して正確に形成できる。
したがって、高耐電圧で高速動作が可能なＭＩＳ型電界効果トランジスタを、高歩留まりで信頼性も高く、安価に形成できるのである。
前述の実施形態１３〜１５は、半導体ウエハとして、ウエハ（基体）の主表面が該ウエハを構成しているシリコン単結晶の低次の面方位（たとえば（１００）面）と一致しているウエハ、いわゆるＪＵＳＴ基板を用いる場合に有効である。これに対して、以下に述べる実施形態では、必ずしも基板を回転させる必要がない、半導体装置の製造方法について説明する。
（実施形態１６）
本実施形態の半導体装置は、複数個の絶縁ゲート型電界効果トランジスタがアレイ状に配されてなる半導体装置において、前記絶縁ゲート型電界効果トランジスタは、一主表面の面方位が低次の面方位に対し傾き（たとえばθ＝４度）を有する第一導電型の半導体基体に設けられた第二導電型の第一の半導体領域と、前記第一の半導体領域を分離するように設けられた前記第一の半導体領域より高濃度の第一導電型の第二の半導体領域と、前記第二の半導体領域に設けられた第二導電型のソース領域と、前記第一の半導体領域に設けられた第二導電型のドレイン領域を有するものである。
また、上記半導体装置の製造方法は、一主表面の面方位が低次の面方位に対し傾き（たとえばθ＝４度）を有する第一導電型の半導体基体に第二導電型のウエル領域を形成する工程と、前記ウエル領域上にゲート酸化膜を形成する工程と、前記ゲート酸化膜上にゲート電極を形成する工程と、前記ゲート電極をマスクとして前記半導体基体に対して垂直（実質的に垂直と見なせる方向も含む）に第一導電型の不純物をドーピングし、拡散させてベース領域を形成する工程と、前記ゲート電極をマスクとして前記ベース領域上に第二導電型のソース領域を、また前記ウエル領域上に第二導電型のドレイン領域を、それぞれ半導体基体に対して垂直に（実質的に垂直と見なせる方向も含む）不純物注入することにより形成する工程と、を有するものである。
また、上記半導体装置の別の製造方法は、一主表面の面方位が低次の面方位に対し傾き（たとえばθ＝４度）を有する第一導電型の半導体基体に第二導電型のウエル領域を形成する工程と、前記ウエル領域上に選択的にフィールド酸化膜を形成する工程と、前記ウエル領域上にゲート酸化膜を形成する工程と、前記ゲート酸化膜と前記フィールド酸化膜上にゲート電極を形成する工程と、前記ゲート電極をマスクとして前記半導体基体に対して垂直に（実質的に垂直と見なせる方向も含む）第一導電型の不純物をドーピングし、ベース領域を形成する工程と、前記ゲート電極をマスクとして前記ベース領域上に第二導電型のソース領域を、前記フィールド酸化膜をマスクとして前記第二導電型のウエル領域上に第二導電型のドレイン領域を、それぞれ半導体基体に対して垂直に（実質的に垂直と見なせる方向も含む）不純物注入することにより形成する工程からなることを特徴とする。
本実施形態においては、図３２に示すように、半導体基体２０１の主表面の面方位が通常の半導体装置形成に使用される低次の面方位４１２（例えば（１００）基板の面方位＜１００＞）に対し傾き（たとえばθ＝４度）を有するものである。こうして、イオン打ち込みを半導体基体２０１の法線方向４１１と一致した方向から行ってもチャネリングが生じない。低次の面方位としては（１００）面の面方位＜１００＞の他に（１１０）面の面方位＜１１０＞、（１１１）面の面方位＜１１１＞があるが、低次の面方位は主表面の法線方向に対して３°から１０°の角度、好適には４°傾くようにすることが望ましい。
低次の面方位に対し傾きを持たせるには、例えばウエハーを低次の面方位から一定角度傾くように単結晶インゴットから切り出すことで実現できる。なお、本発明において、半導体主表面の面を指すのに、ミラー指数を例えば（１００）と言う表記で用いている。また、例えば＜１００＞は主表面に対応した結晶軸と言う意味で用いており、（１００）面の法線に対応する。面方位に対して傾きを有するとは、基体の主表面が例えば単結晶の（１００）面に対して傾きを有する、言い換えれば＜１００＞が主表面の法線方向に対して傾きを有することをいう。
単結晶の面方位に対して傾きを有する基板をＯＦＦ基板、傾きが０度の基板をＪＵＳＴ基板という。例えば、実際に単純なＮ型ＭＯＳＦＥＴを基板を変えて作成し、その移動度を測定すると下表のようになる。
即ちＪＵＳＴ基板（ずらしなし）を用いた場合に比して、４°ＯＦＦ基板（４°の傾きあり）の場合には移動度が約３％小さくなる。しかしながら、実使用上、この差は問題にならない。
上記のような本発明による半導体装置、及びその製造方法においては、ベース領域及びソース、ドレイン領域の形成時に不純物の注入が半導体基体に対して垂直方向からなされるため、イオン打ち込みによる不純物導入と熱拡散によって形成されるベース領域の端面から同じくイオン打ち込みによる不純物導入と熱拡散によって形成されるソース、及びドレイン領域の端面までの位置関係が、対称は構造となり、半導体基体の主表面上に如何様に配したトランジスタにおいても制御性良く形成することが出来る。
すなわち、ドレインを共通にしたアレイ状のＭＩＳ型電界効果トランジスタ配置をとった場合、図３２、図３３に示すように、一主表面の面方位が低次の面方位に対し数度の傾き（たとえばθ＝４度）を有する半導体基体２０１上に、ウエル領域、ベース領域、ゲート電極、レジストマスク２１１を形成した後、半導体基体８０１（ウエハー）主表面に対してゲート電極４からドレインまたはソース方向にイオン打ち込み４１３を垂直に行うと、マスクに対して左右均一にイオン打ち込みでき、隣接する２つのＭＩＳ型電界効果トランジスタの実効チャネル長は同一（多少の誤差があっても同一とみなす）となる。
製造工程は、図６〜９を参照して説明した実施形態とほぼ同じであり、異なる点は、基板としてオフ基板を用いた点のみである。本実施形態によれば、ウエハ上でのレイアウトの制限が無くなり、低コストで、良好な半導体装置を製造することができる。
以上説明したように、本発明の実施形態１６によれば、ベース領域及びソース、ドレイン領域の形成時に不純物の注入が半導体基体に対して垂直方向からされても、不純物注入時のチャネリングによる設計値とのずれを生じず、なおかつ従来技術で述べたような複数個のトランジスタによるアレイ状の構成を必要とする半導体装置において、共通に取り出しているソース電極を挟んだ両側のトランジスタのデバイス構造を同一に形成でき、閾値電圧或いは動作時のＯＮ抵抗が設計値に対して正確に形成できる。
したがって、高耐電圧で高速動作が可能なＭＩＳ型電界効果トランジスタを、高歩留まりで信頼性も高く、安価に形成できる。
＜液体吐出装置＞
本発明の液体吐出装置の一例としてインクジェットプリンタの例を挙げて説明する。
図３４は、本発明によるインクジェットプリンタの記録ヘッドを構成する半導体装置の回路構成を示す図である。この半導体装置としては前述した全ての実施形態により製造された装置を用いることができる。
符号４１が負荷としての電気熱変換体のアレイ、４２がスイッチング素子のアレイ、４３が論理ゲートのアレイ、４４がラッチ回路、４５がシフトレジスタを示している。符号４６は電源電圧ＶＤＤが供給される端子、４７は接地電圧ＶＳＳが供給される端子、４８はスイッチング素子のオンのタイミングを制御するイネーブル信号が入力される端子、４９はラッチ回路４４を制御する信号が入力される端子、５０は画像信号が入力される端子、５１はクロック信号が入力される端子である。電気熱変換体のアレイ４１、スイッチング素子のアレイ４２、論理ゲートアレイ４３、ラッチ回路４４、シフトレジスタ４５は、それぞれ１チップ上に平行に配置されており、大まかなレイアウトは図３４に示したものと同じである。
端子５０から入力されたデジタル画像信号は、シフトレジスタ４５によって、並列に並び替えられ、ラッチ回路４４にラッチされる。論理ゲートがイネーブルになると、ラッチ回路４４にラッチされた信号に応じて、スイッチング素子４２がオン又はオフ状態となり、選択された電気熱変換体４１に電流を流す。
上述した各実施形態のトランジスタは、このスイッチング素子として好適に用いられる。そして、スイッチング素子アレイ内のスイッチング素子間は前述したとおり、専用の素子分離領域を形成せず、スイッチング素子アレイと電気熱変換体アレイとの間や、スイッチング素子アレイと論理ゲート（又はラッチ回路やシフトレジスタ）との間などの複数のアレイ間には、フィールド絶縁膜のような素子分離領域を設けることが好ましいものである。
図３５は、インクジェットヘッドの模式図である。図３４の回路が作製された素子基体５２上には、電流が流れることで熱を発生し、その熱によって発生する気泡によって吐出口５３からインクを吐出するための電気熱変換素子（ヒータ）４１が複数列状に配されている。この電気熱変換素子のそれぞれには、配線電極５４が設けられており、配線電極の一端側は前述したスイッチング素子４２に電気的に接続されている。電気熱変換体４１に対向する位置に設けられた吐出口５３へインクを供給するための流路５５がそれぞれの吐出口５３に対応して設けられている。これらの吐出口５３および流路５５を構成する壁が溝付き部材５６に設けられており、これらの溝付き部材５６を前述の素子基体５２に接続することで流路５５と複数の流路にインクを供給するための共通液室５７が設けられている。
図３６は本発明の素子基体５２を組み込んだインクジェットヘッドの構造を示すもので、枠体５８に素子基体５２が組み込まれている。この素子基体上には前述のような吐出口５３や流路５５を構成する部材５６が取り付けられている。そして、装置側からの電気信号を受け取るためのコンタクトパッド５９が設けられており、フレキシブルプリント配線基板６０を介して素子基体５２に、装置本体の制御器から各種駆動信号となる電気信号が供給される。
図３７は本発明のインクジェットヘッドが適用されるインクジェット記録装置ＩＪＲＡの概観図で、駆動モータ５０１３の正逆回転に連動して駆動力伝達ギア５０１１、５００９を介して回転するリードスクリュー５００５のら線溝５００４に対して係合するキャリッジＨＣはピン（不図示）を有し、矢印ａ、ｂ方向に往復移動される。５００２は紙押え板であり、キャリッジ移動方向にわたって紙を記録媒体搬送手段であるプラテン５０００に対して押圧する。５００７、５００８はフォトカプラでキャリッジのレバー５００６のこの域での存在を確認してモータ５０１３の回転方向切換等を行うためのホームポジション検知手段である。５０１６は記録ヘッドの前面をキャップするキャップ部材５０２２を支持する部材で、５０１５はこのキャップ内を吸引する吸引手段でキャップ内開口５０２３を介して記録ヘッドの吸引回復を行う。５０１７はクリーニングブレードで、５０１９はこのブレードを前後方向に移動可能にする部材であり、本体支持板５０１８にこれらは支持されている。ブレードは、この形態でなく周知のクリーニングブレードが本例に適用できることはいうまでもない。又、５０２１は、吸引回復の吸引を開始するためのレバーで、キャリッジと係合するカム５０２０の移動に伴って移動し、駆動モータからの駆動力がクラッチ切換等の公知の伝達手段で移動制御される。
尚、本装置には画像信号や駆動制御信号などを素子基体５２に供給するための電気回路からなる制御器（不図示）を有している。
１ ｐ型半導体基体
２，２２ ｎ型ウエル領域
４ ゲート電極
６，２６ ｐ型ベース領域
７ ｎ型ソース領域
８，９ ｎ型ドレイン領域
１０ ベース電極取出し用拡散層
１１ コンタクト
１２ ソース電極
１３ ドレイン電極
２９ ｐ型ウエル領域
２０３ ゲート絶縁膜
２０５ 不純物層
２１１ フォトレジストマスク
２２１ フィールド絶縁膜
２３２ チャネルドープ層
２３３ チャネル

Claims (15)

  1. 第１導電型の半導体基体と、
    前記半導体基体に配された複数個の電気熱変換体と、
    前記半導体基体に配され、各々が前記複数個の電気熱変換体のうち対応する電気熱変換体に電流を流すための複数個のスイッチング素子と、を備える半導体装置において、
    個々の前記スイッチング素子は、
    前記半導体基体の一主表面に設けられた第２導電型の第１の半導体領域と、
    チャネル領域を提供するための、前記第１の半導体領域に隣接して設けられた第１導電型の第２の半導体領域と、
    前記第２の半導体領域の表面側に設けられた第２導電型のソース領域と、
    前記第１の半導体領域の表面側に設けられた第２導電型のドレイン領域と、
    前記チャネル領域の上にゲート絶縁膜を介して設けられたゲート電極と、
    を有する複数個の絶縁ゲート型電界効果トランジスタを含み、
    前記第２の半導体領域は、並んで配された２つの前記ドレイン領域の間に設けられ、
    前記第２の半導体領域の不純物濃度は、前記第１の半導体領域の不純物濃度よりも高く、
    前記電気熱変換体とそれに対応する前記スイッチング素子とは、電源ノードと接地ノードとの間に電流経路を構成するように直列に配置され、
    個々の前記スイッチング素子に含まれる前記複数個の絶縁ゲート型電界効果トランジスタのそれぞれの前記ドレイン領域が前記電源ノードの側に電気的に接続され、
    個々の前記スイッチング素子に含まれる前記複数個の絶縁ゲート型電界効果トランジスタのそれぞれの前記ソース領域が前記接地ノードの側に電気的に接続され、
    個々の前記スイッチング素子に含まれる前記複数個の絶縁ゲート型電界効果トランジスタは、互いに並列に接続され、
    複数個の前記スイッチング素子のうちの第１のスイッチング素子に含まれる前記複数個の絶縁ゲート型電界効果トランジスタの前記ゲート電極には共通の信号が与えられ、
    前記複数個のスイッチング素子のうちの、前記第１のスイッチング素子とは異なる第２のスイッチング素子に含まれる前記複数個の絶縁ゲート型電界効果トランジスタのゲートには前記共通の信号とは別の共通の信号が与えられ、
    並んで配された少なくとも３つの前記第２の半導体領域の構造が同一であることを特徴とする半導体装置。
  2. 前記ソース領域と前記ドレイン領域が前記半導体基体の前記一主表面に沿った横方向に交互に配置されている請求項１に記載の半導体装置。
  3. 前記ソース領域を間に挟んで２つの前記ゲート電極が配されている請求項１又は２に記載の半導体装置。
  4. 前記複数個の電気熱変換体の配列方向と前記複数個のスイッチング素子の配列方向が平行である請求項１乃至３のいずれか１項に記載の半導体装置。
  5. 前記絶縁ゲート型電界効果トランジスタの実効チャンネル長が、前記第２の半導体領域と前記ソース領域とにおける、前記半導体基体の前記一主表面に沿った横方向の不純物拡散量の差で決定される請求項１乃至４のいずれか１項に記載の半導体装置。
  6. 前記ゲート電極は、そのドレイン側が前記ゲート絶縁膜より厚い絶縁膜の上に設けられている請求項１乃至５のいずれか１項に記載の半導体装置。
  7. 前記ゲート電極は、そのドレイン側がフィールド絶縁膜上に設けられている請求項１乃至５のいずれか１項に記載の半導体装置。
  8. 前記第１の半導体領域は、前記半導体基体の表面から反対導電型の不純物を導入して形成されたウエルである請求項１乃至７のいずれか１項に記載の半導体装置。
  9. 前記ドレイン領域は前記ゲート電極のドレイン側端部から離れて配されている請求項１乃至８のいずれか１項に記載の半導体装置。
  10. 前記ソース領域は前記ゲート電極とオーバーラップしている請求項１乃至９のいずれか１項に記載の半導体装置。
  11. 前記ドレイン領域は、前記厚い絶縁膜の端部に自己整合している請求項６に記載の半導体装置。
  12. 前記第２の半導体領域、前記ソース領域、前記ドレイン領域は、斜めイオン打ち込みによる不純物の導入により形成された、前記半導体基体の前記一主表面に直交する線に関して対称な断面構造を有する請求項１乃至１１のいずれか１項に記載の半導体装置。
  13. 前記電気熱変換体に対応した液体吐出口が形成されている請求項１乃至１２のいずれか１項に記載の半導体装置。
  14. 前記電気熱変換体は前記半導体基体上に形成された薄膜抵抗体からなる請求項１乃至１３のいずれか１項に記載の半導体装置。
  15. 液体吐出装置において、
    電気熱変換体に対応した液体吐出口が形成されている請求項１に記載の半導体装置と、
    前記電気熱変換体により前記液体吐出口から吐出される液体を収容する液体収容器と、
    前記半導体装置の前記絶縁ゲート型電界効果トランジスタを駆動するための駆動制御信号を供給する制御器と、
    を備えたことを特徴とする液体吐出装置。
JP2013207568A 2000-12-28 2013-10-02 半導体装置およびそれを用いた液体吐出装置 Expired - Fee Related JP5627753B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013207568A JP5627753B2 (ja) 2000-12-28 2013-10-02 半導体装置およびそれを用いた液体吐出装置

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP2000403335 2000-12-28
JP2000403335 2000-12-28
JP2001034045 2001-02-09
JP2001034046 2001-02-09
JP2001034046 2001-02-09
JP2001034048 2001-02-09
JP2001034048 2001-02-09
JP2001034045 2001-02-09
JP2013207568A JP5627753B2 (ja) 2000-12-28 2013-10-02 半導体装置およびそれを用いた液体吐出装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011161354A Division JP5425142B2 (ja) 2000-12-28 2011-07-22 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014039055A JP2014039055A (ja) 2014-02-27
JP5627753B2 true JP5627753B2 (ja) 2014-11-19

Family

ID=27481955

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011161354A Expired - Fee Related JP5425142B2 (ja) 2000-12-28 2011-07-22 半導体装置の製造方法
JP2013207568A Expired - Fee Related JP5627753B2 (ja) 2000-12-28 2013-10-02 半導体装置およびそれを用いた液体吐出装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011161354A Expired - Fee Related JP5425142B2 (ja) 2000-12-28 2011-07-22 半導体装置の製造方法

Country Status (6)

Country Link
US (2) US6825543B2 (ja)
EP (2) EP1221720A3 (ja)
JP (2) JP5425142B2 (ja)
KR (1) KR100486072B1 (ja)
CN (1) CN100511707C (ja)
TW (1) TW513742B (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6800902B2 (en) * 2001-02-16 2004-10-05 Canon Kabushiki Kaisha Semiconductor device, method of manufacturing the same and liquid jet apparatus
US6800497B2 (en) * 2002-04-30 2004-10-05 Hewlett-Packard Development Company, L.P. Power switching transistor and method of manufacture for a fluid ejection device
JP4272854B2 (ja) * 2002-07-10 2009-06-03 キヤノン株式会社 半導体装置及びそれを用いた液体吐出装置
KR100447731B1 (ko) * 2002-07-18 2004-09-08 주식회사 하이닉스반도체 반도체 소자의 고전압 접합 형성 방법
JP4125069B2 (ja) 2002-08-13 2008-07-23 キヤノン株式会社 インクジェット記録ヘッド用基板、インクジェット記録ヘッドおよび該インクジェット記録ヘッドを用いたインクジェット記録装置
JP2004181964A (ja) * 2002-12-02 2004-07-02 Samsung Electronics Co Ltd インクジェットプリントヘッドのヒータ及びその製造方法
DE10314503B4 (de) * 2003-03-31 2008-07-31 Advanced Micro Devices, Inc., Sunnyvale Verbesserte integrierte Halbleiterstruktur für Zuverlässigkeitsprüfungen von Dielektrika
JP2005039115A (ja) * 2003-07-17 2005-02-10 Sanyo Electric Co Ltd 半導体装置
US7049669B2 (en) * 2003-09-15 2006-05-23 Infineon Technologies Ag LDMOS transistor
US20050062511A1 (en) * 2003-09-18 2005-03-24 International Business Machines Corporation Electronic delay element
JP2006261227A (ja) * 2005-03-15 2006-09-28 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP4766939B2 (ja) * 2005-07-08 2011-09-07 沖電気工業株式会社 液体噴射装置
JP4950463B2 (ja) * 2005-09-14 2012-06-13 キヤノン株式会社 半導体装置
US8168466B2 (en) * 2007-06-01 2012-05-01 Semiconductor Components Industries, Llc Schottky diode and method therefor
JP5171377B2 (ja) * 2008-04-28 2013-03-27 キヤノン株式会社 回路基板及び液体吐出装置
KR100976796B1 (ko) * 2008-06-03 2010-08-20 주식회사 동부하이텍 비휘발성 반도체 메모리 소자 및 그의 제조방법
JP2010010408A (ja) * 2008-06-27 2010-01-14 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2010182819A (ja) * 2009-02-04 2010-08-19 Sony Corp 薄膜トランジスタおよび表示装置
WO2012029644A1 (ja) * 2010-08-30 2012-03-08 シャープ株式会社 半導体装置およびその製造方法
JP5713611B2 (ja) * 2010-09-09 2015-05-07 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
JP2012189571A (ja) * 2011-02-24 2012-10-04 Renesas Electronics Corp 半導体装置及びその製造方法
JP6198292B2 (ja) * 2012-08-17 2017-09-20 ローム株式会社 半導体装置および半導体装置の製造方法
JP6004109B2 (ja) * 2013-07-19 2016-10-05 日産自動車株式会社 半導体装置及びその製造方法
CN104701372B (zh) * 2013-12-06 2017-10-27 无锡华润上华科技有限公司 横向扩散金属氧化物半导体器件及其制造方法
JP6708457B2 (ja) 2016-03-29 2020-06-10 キヤノン株式会社 液体吐出ヘッド及び液体の循環方法
US9941171B1 (en) * 2016-11-18 2018-04-10 Monolithic Power Systems, Inc. Method for fabricating LDMOS with reduced source region
JP6368393B2 (ja) * 2017-02-22 2018-08-01 キヤノン株式会社 記録素子基板、記録ヘッド及び記録装置
CN116110785B (zh) * 2022-12-21 2024-05-07 北京智慧能源研究院 一种绝缘栅双极型晶体管及其制备方法

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8204855A (nl) * 1982-12-16 1984-07-16 Philips Nv Veldeffekttransistor met geisoleerde stuurelektrode en werkwijze ter vervaardiging daarvan.
JPS6298764A (ja) 1985-10-25 1987-05-08 Matsushita Electric Works Ltd 半導体装置
US4771012A (en) * 1986-06-13 1988-09-13 Matsushita Electric Industrial Co., Ltd. Method of making symmetrically controlled implanted regions using rotational angle of the substrate
JPS63193856A (ja) * 1987-02-06 1988-08-11 Sony Corp 一次元素子装置
JPH02177426A (ja) * 1988-12-28 1990-07-10 Hitachi Cable Ltd 半導体ウェハの製造方法
JPH03155157A (ja) * 1989-11-13 1991-07-03 Seiko Epson Corp 半導体装置の製造方法
JP2708596B2 (ja) * 1990-01-31 1998-02-04 キヤノン株式会社 記録ヘッドおよびインクジェット記録装置
JP2987884B2 (ja) * 1990-06-04 1999-12-06 日産自動車株式会社 半導体装置
JP3176134B2 (ja) 1991-08-02 2001-06-11 キヤノン株式会社 インクジェット記録ヘッド用半導体チップ、インクジェット記録ヘッドおよびインクジェット記録装置
CA2075097C (en) 1991-08-02 2000-03-28 Hiroyuki Ishinaga Recording apparatus, recording head and substrate therefor
JPH05129597A (ja) 1991-11-07 1993-05-25 Hitachi Ltd 半導体装置
US5786620A (en) * 1992-01-28 1998-07-28 Thunderbird Technologies, Inc. Fermi-threshold field effect transistors including source/drain pocket implants and methods of fabricating same
JP3305415B2 (ja) * 1992-06-18 2002-07-22 キヤノン株式会社 半導体装置、インクジェットヘッド、および画像形成装置
JP3222593B2 (ja) 1992-12-28 2001-10-29 キヤノン株式会社 インクジェット記録ヘッドおよびインクジェット記録ヘッド用モノリシック集積回路
US5382536A (en) 1993-03-15 1995-01-17 Texas Instruments Incorporated Method of fabricating lateral DMOS structure
US5369045A (en) 1993-07-01 1994-11-29 Texas Instruments Incorporated Method for forming a self-aligned lateral DMOS transistor
JPH07176640A (ja) * 1993-10-26 1995-07-14 Fuji Electric Co Ltd 半導体装置の製造方法
US5371394A (en) * 1993-11-15 1994-12-06 Motorola, Inc. Double implanted laterally diffused MOS device and method thereof
JP3145851B2 (ja) * 1993-12-20 2001-03-12 日本電気株式会社 半導体基板及び半導体装置
JPH0897410A (ja) 1994-07-01 1996-04-12 Texas Instr Inc <Ti> 自己整合した横型ｄｍｏｓトランジスタの製造法
JPH08213478A (ja) * 1994-12-07 1996-08-20 Hitachi Ltd 半導体集積回路装置およびその製造方法
US5767546A (en) * 1994-12-30 1998-06-16 Siliconix Incorporated Laternal power mosfet having metal strap layer to reduce distributed resistance
US5850242A (en) 1995-03-07 1998-12-15 Canon Kabushiki Kaisha Recording head and recording apparatus and method of manufacturing same
JPH08321603A (ja) * 1995-05-24 1996-12-03 Toyota Motor Corp 電界効果型半導体装置およびその製造方法
US5817551A (en) * 1995-08-25 1998-10-06 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same
US5719423A (en) * 1995-08-31 1998-02-17 Texas Instruments Incorporated Isolated power transistor
DE19701189B4 (de) 1996-01-18 2005-06-30 International Rectifier Corp., El Segundo Halbleiterbauteil
JPH09232563A (ja) * 1996-02-21 1997-09-05 Nec Kansai Ltd 電界効果トランジスタ
JPH11509987A (ja) * 1996-03-06 1999-08-31 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ Ｐｉｃ（パワー集積回路）装置の製造方法及びこの方法により製造したｐｉｃ装置
JP3372768B2 (ja) 1996-07-26 2003-02-04 キヤノン株式会社 記録ヘッド及びその記録ヘッドを用いた記録装置
DE69733295T2 (de) 1996-06-26 2006-02-02 Canon K.K. Aufzeichnungskopf und Aufzeichnungsapparat unter Verwendung derselben
JP3400301B2 (ja) * 1997-03-17 2003-04-28 株式会社東芝 高耐圧半導体装置
KR100225411B1 (ko) * 1997-03-24 1999-10-15 김덕중 LDMOS(a lateral double-diffused MOS) 트랜지스터 소자 및 그의 제조 방법
JPH10275912A (ja) * 1997-03-31 1998-10-13 Matsushita Electric Works Ltd 半導体装置及びその製造方法
US6102528A (en) 1997-10-17 2000-08-15 Xerox Corporation Drive transistor for an ink jet printhead
JPH11138775A (ja) 1997-11-14 1999-05-25 Canon Inc 素子基体、インクジェット記録ヘッドおよびインクジェット記録装置
JP3429654B2 (ja) * 1997-12-24 2003-07-22 セイコーインスツルメンツ株式会社 半導体集積回路装置の製造方法
JP2000077532A (ja) * 1998-09-03 2000-03-14 Mitsubishi Electric Corp 半導体装置およびその製造方法
TW417307B (en) * 1998-09-23 2001-01-01 Koninkl Philips Electronics Nv Semiconductor device
JP3907329B2 (ja) * 1998-12-03 2007-04-18 キヤノン株式会社 液体吐出ヘッドおよび液体吐出装置
US6299293B1 (en) * 1998-12-03 2001-10-09 Canon Kabushiki Kaisha Substrate for liquid discharge head, liquid discharge head and liquid discharge apparatus
JP4206543B2 (ja) * 1999-02-02 2009-01-14 株式会社デンソー 半導体装置
IT1307033B1 (it) 1999-04-12 2001-10-23 Olivetti Lexikon Spa Circuito di pilotaggio per testina di stampa termica a gettod'inchiostro.

Also Published As

Publication number Publication date
US6825543B2 (en) 2004-11-30
CN1371134A (zh) 2002-09-25
US20020125540A1 (en) 2002-09-12
JP2011258966A (ja) 2011-12-22
US7056798B2 (en) 2006-06-06
EP1221720A2 (en) 2002-07-10
EP1221720A3 (en) 2007-08-01
JP5425142B2 (ja) 2014-02-26
CN100511707C (zh) 2009-07-08
JP2014039055A (ja) 2014-02-27
TW513742B (en) 2002-12-11
US20040046211A1 (en) 2004-03-11
KR100486072B1 (ko) 2005-04-29
EP2302677A1 (en) 2011-03-30
KR20020055430A (ko) 2002-07-08

Similar Documents

Publication Publication Date Title
JP5627753B2 (ja) 半導体装置およびそれを用いた液体吐出装置
KR100498997B1 (ko) 반도체장치 및 그 제조방법, 그리고 액체젯장치
JPH0669497A (ja) 発熱体駆動用半導体装置
US6962405B2 (en) Substrate for ink jet recording head, ink jet recording head and ink jet recording apparatus using ink jet recording head
JP4272854B2 (ja) 半導体装置及びそれを用いた液体吐出装置
JP2002313942A (ja) 半導体装置およびその製造方法とそれを用いた液体吐出装置
JP4125153B2 (ja) 半導体装置及びそれを用いた液体吐出装置
JP2006245597A (ja) 半導体装置の製造方法
JP4827817B2 (ja) 半導体装置およびそれを用いた液体吐出装置
US8814298B2 (en) Semiconductor device, method of manufacturing semiconductor device, and liquid discharge apparatus
JP4011927B2 (ja) 半導体装置及び液体吐出装置
CN101452883A (zh) 半导体器件及其制造方法和喷液设备
JP2003142596A (ja) 半導体装置及びその製造方法並びにインクジェットヘッド

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140901

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140930

LAPS Cancellation because of no payment of annual fees