JP6368393B2 - 記録素子基板、記録ヘッド及び記録装置 - Google Patents
記録素子基板、記録ヘッド及び記録装置 Download PDFInfo
- Publication number
- JP6368393B2 JP6368393B2 JP2017031329A JP2017031329A JP6368393B2 JP 6368393 B2 JP6368393 B2 JP 6368393B2 JP 2017031329 A JP2017031329 A JP 2017031329A JP 2017031329 A JP2017031329 A JP 2017031329A JP 6368393 B2 JP6368393 B2 JP 6368393B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- power supply
- type well
- element substrate
- liquid discharge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 75
- 239000007788 liquid Substances 0.000 claims description 50
- 239000004065 semiconductor Substances 0.000 claims description 37
- 238000009792 diffusion process Methods 0.000 claims description 5
- 230000004044 response Effects 0.000 claims description 5
- 238000007599 discharging Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 4
- 229920006395 saturated elastomer Polymers 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 4
- 238000011084 recovery Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000010985 leather Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229920006255 plastic film Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Images
Landscapes
- Particle Formation And Scattering Control In Inkjet Printers (AREA)
Description
図1は、プリンタ、ファクシミリ、コピー機等に代表されるインクジェット方式の記録装置900の内部構成を例示している。記録装置900は、記録用紙Pにインクを吐出する記録ヘッド810を備える。記録ヘッド810はキャリッジ920の上に搭載され、キャリッジ920は、螺旋溝921を有するリードスクリュー904に取り付けられうる。リードスクリュー904は、駆動力伝達ギア902及び903を介することにより、駆動モータ901の回転に連動して回転しうる。これにより、記録ヘッド810は、キャリッジ920と共にガイド919に沿って矢印a又はb方向に移動しうる。
図2は、記録ヘッド810の外観を例示している。記録ヘッド810は、複数のノズル800を有する記録ヘッド部811と、記録ヘッド部811に供給するためのインクを保持するインクタンク812とを備えうる。インクタンク812と記録ヘッド部811とは、例えば破線Kで分離することができ、インクタンク812を交換することができる。記録ヘッド810は、キャリッジ920からの電気信号を受け取るための電気的コンタクト(不図示)を備えており、当該電気信号にしたがってインクを吐出して上述の記録を行う。インクタンク812は、例えば繊維質状又は多孔質状のインク保持材(不図示)を有しており、当該インク保持材によってインクを保持しうる。
図4は、記録装置900のシステム構成を例示している。記録装置900は、インターフェース1700、MPU1701、ROM1702、RAM1703及びゲートアレイ1704を有する。インターフェース1700には記録信号が入力される。ROM1702は、MPU1701が実行する制御プログラムを格納する。RAM1703は、前述の記録信号や記録ヘッド1708に供給された記録データ等、各種データを保存する。ゲートアレイ1704は、記録ヘッド1708に対する記録データの供給制御を行い、また、インターフェース1700、MPU1701、RAM1703の間のデータ転送の制御を行う。
以下、図5乃至7を参照しながら、第1実施形態の記録素子基板I1について述べる。図5は、記録素子基板I1の構成の一部を示している。記録素子基板I1は、ヒータ101と、NチャネルMOS型の第1トランジスタ102及び第2トランジスタ103とをそれぞれが有する複数のユニットUを備える。ここでは、理解の容易化のため、1つのユニットUについて(ヒータ101、トランジスタ102及びトランジスタ103を、それぞれ1つずつ)示している。
図8を参照しながら、第2実施形態の記録素子基板I2について述べる。第1実施形態では、ヒータ101に定電流を供給するための1つのトランジスタ102に対して、ヒータ101と、ヒータ101の駆動制御を行うためのトランジスタ103とが1つずつ配された構成を例示した。しかしながら、本発明は、この構成に限られるものではなく、図8に例示される記録素子基板I2の複数のユニットUのそれぞれが、1つのトランジスタ102、複数のヒータ101及び複数のトランジスタ103を含んで構成されてもよい。
図9を参照しながら、第3実施形態の記録素子基板I3について述べる。記録素子基板I3の複数のユニットUのそれぞれは、図9に例示されるように、グループG(G1〜GN)を形成しており、時分割駆動方式で動作しうる。具体的には、制御部109は、各グループGにおける各ヒータ101が時分割駆動方式で駆動されるように、各トランジスタ103のゲート端子に制御信号を出力しうる。より具体的には、制御部109は、例えば、いずれのグループGを選択するかを決定する信号と、各グループGにおけるいずれのヒータ101を駆動するかを決定する信号とを出力する。
図10を参照しながら、第4実施形態の記録素子基板I4について述べる。第3実施形態では、複数のユニットUが、時分割駆動方式で動作する複数のグループGを形成する構成を例示した。しかしながら、本発明は、この構成に限られるものではなく、例えば、図10に例示される記録素子基板I4のように、複数のグループGが2列(又は3列以上)を形成するように配列された構成でもよい。
Claims (19)
- 液体の吐出を行う複数のユニットと、第1の電源ノードと、第2の電源ノードとを備えた液体吐出素子基板であって、
前記複数のユニットのそれぞれは、
液体を吐出するための吐出素子と、
前記第1の電源ノードと前記吐出素子との間に接続されたMOS型の第1トランジスタと、
前記吐出素子と前記第2の電源ノードとの間に接続されたMOS型の第2トランジスタと、を有し、
前記第1の電源ノードには電源電圧が供給され、
前記第2の電源ノードには接地電圧が供給され、
前記第1トランジスタと前記第2トランジスタとはいずれもNチャネル型であり、
前記第2トランジスタのゲート端子には、前記第2トランジスタの導通を制御するための制御信号であって、前記第1トランジスタのゲート端子と前記第2の電源ノードとの間の電位差よりも小さい範囲内で複数の信号値をとる制御信号が入力される、
ことを特徴とする液体吐出素子基板。 - 液体の吐出を行う複数のユニットと、第1の電源ノードと、第2の電源ノードとを備えた液体吐出素子基板であって、
前記複数のユニットのそれぞれは、
液体を吐出するための吐出素子と、
前記第1の電源ノードと前記吐出素子との間に接続されたMOS型の第1トランジスタと、
前記吐出素子と前記第2の電源ノードとの間に接続されたMOS型の第2トランジスタと、を有し、
前記第1の電源ノードには接地電圧が供給され、
前記第2の電源ノードには電源電圧が供給され、
前記第1トランジスタと前記第2トランジスタとはいずれもPチャネル型であり、
前記第2トランジスタのゲート端子には、前記第2トランジスタの導通を制御するための制御信号であって、前記第1トランジスタのゲート端子と前記第2の電源ノードとの間の電位差よりも小さい範囲内で複数の信号値をとる制御信号が入力される、
ことを特徴とする液体吐出素子基板。 - 前記第1トランジスタは、ソース端子とバックゲート端子とが接続されている、
ことを特徴とする請求項1又は請求項2に記載の液体吐出素子基板。 - 前記第1トランジスタの前記ゲート端子への電圧の供給が、前記第1トランジスタのドレイン端子への電圧の供給と同期して行われる、
ことを特徴とする請求項1乃至請求項3のいずれか1項に記載の液体吐出素子基板。 - 前記液体吐出素子基板は、外部からの第1電圧が供給される第1パッド部と、外部からの第2電圧が供給される第2パッド部とをさらに有し、
前記吐出素子は、第1端子と第2端子とを有し、
前記第1トランジスタは、前記第1端子と前記第1パッド部との間に電流経路を形成するように配され、
前記第2トランジスタは、前記第2端子と前記第2パッド部との間に電流経路を形成するように配され、
前記第2パッド部と前記第2トランジスタとの間の配線抵抗は、前記第1パッド部と前記第1トランジスタとの間の配線抵抗より低い、
ことを特徴とする請求項1乃至請求項4のいずれか1項に記載の液体吐出素子基板。 - 前記第1トランジスタは、第1のDMOSトランジスタで構成されており、
前記第1のDMOSトランジスタは、
半導体基板のP型半導体領域に設けられた第1のP型ウェルと、
前記第1のP型ウェルを取り囲むように前記P型半導体領域に設けられ、前記第1のP型ウェルと前記P型半導体領域とを電気的に分離する第1のN型ウェルと、
前記第1のN型ウェルの中に設けられた第1のドレイン領域と、
前記第1のP型ウェルの中に設けられた第1のソース領域と、
前記第1のドレイン領域と前記第1のソース領域との間における前記半導体基板の上に絶縁膜を介して設けられた第1のゲート電極と、
前記第1のP型ウェルの中に設けられ、前記第1のP型ウェルに電位を与えるための第1のP型拡散領域と、を含む
ことを特徴とする請求項1に記載の液体吐出素子基板。 - 前記第2トランジスタは、第2のDMOSトランジスタで構成されており、
前記第2のDMOSトランジスタは、
前記P型半導体領域に設けられた第2のP型ウェルと、
前記第2のP型ウェルの側面に接するように前記P型半導体領域に設けられた第2のN型ウェルと、
前記第2のN型ウェルの中に設けられた第2のドレイン領域と、
前記第2のP型ウェルの中に設けられた第2のソース領域と、
前記第2のドレイン領域と前記第2のソース領域との間における前記半導体基板の上に絶縁膜を介して設けられた第2のゲート電極と、
前記第2のP型ウェルの中に設けられ、前記第2のP型ウェルに電位を与えるための第2のP型拡散領域と、を含む、
ことを特徴とする請求項6に記載の液体吐出素子基板。 - 前記複数のユニットのそれぞれは、
第2吐出素子と、
前記第1トランジスタ及び前記第2トランジスタと同一の導電型のチャネルを形成可能に構成され且つゲート端子に入力される制御信号に応答して前記第2吐出素子への電流の供給を制御するMOS型の第3トランジスタと、をさらに有し、
前記第1トランジスタは、前記第2吐出素子に電流を供給する
ことを特徴とする請求項1乃至請求項7のいずれか1項に記載の液体吐出素子基板。 - 前記第3トランジスタは、第3のDMOSトランジスタで構成されており、
前記第3のDMOSトランジスタは、ソース領域として、前記第2トランジスタのソース領域を共有しており、
前記第3のDMOSトランジスタは、前記第2トランジスタとは独立に、第3のN型ウェルと、前記第3のN型ウェルの中に設けられた第3のドレイン領域と、前記第3のドレイン領域と前記ソース領域との間における半導体基板の上に絶縁膜を介して設けられた第3のゲート電極と、を含む、
ことを特徴とする請求項8に記載の液体吐出素子基板。 - 前記複数のユニットは第1方向に沿って配列され、
前記複数のユニットは、第1のグループおよび第2のグループのそれぞれを形成し且つ前記第1のグループおよび前記第2のグループが前記第1方向と直交する第2方向で隣り合うように、配置され、
前記第1のグループにおける前記複数のユニットのうちの1つである第1のユニットと、前記第2のグループにおける前記複数のユニットのうちの1つである第2のユニットとは、前記第2方向で隣り合っており、
前記第2方向において、
前記第1のユニットの前記第2トランジスタ及び前記第3トランジスタと、前記第2のユニットの前記第2トランジスタ及び前記第3トランジスタとの間には、前記第1のユニット及び前記第2のユニットの前記吐出素子及び前記第2吐出素子が配され、
前記第1のユニットの前記吐出素子及び前記第2吐出素子と、前記第2のユニットの前記吐出素子及び前記第2吐出素子との間には、前記第1のユニット及び前記第2のユニットの前記第1トランジスタが配されている、
ことを特徴とする請求項8又は請求項9に記載の液体吐出素子基板。 - 前記第1のユニット及び前記第2のユニットのそれぞれにおける前記吐出素子及び前記第2吐出素子のそれぞれが時分割駆動方式で駆動されるように、前記第2トランジスタ及び前記第3トランジスタのゲート端子に制御信号を出力する制御部をさらに備える、
ことを特徴とする請求項10に記載の液体吐出素子基板。 - 前記第1トランジスタは、第1のDMOSトランジスタで構成されており、
前記第1のDMOSトランジスタは、
半導体基板のN型半導体領域に設けられた第1のN型ウェルと、
前記第1のN型ウェルを取り囲むように前記N型半導体領域に設けられ、前記第1のN型ウェルと前記N型半導体領域とを電気的に分離する第1のP型ウェルと、
前記第1のP型ウェルの中に設けられた第1のドレイン領域と、
前記第1のN型ウェルの中に設けられた第1のソース領域と、
前記第1のドレイン領域と前記第1のソース領域との間における前記半導体基板の上に絶縁膜を介して設けられた第1のゲート電極と、
前記第1のN型ウェルの中に設けられ、前記第1のN型ウェルに電位を与えるための第1のN型拡散領域と、を含む
ことを特徴とする請求項2に記載の液体吐出素子基板。 - 前記第2トランジスタは、第2のDMOSトランジスタで構成されており、
前記第2のDMOSトランジスタは、
前記N型半導体領域に設けられた第2のN型ウェルと、
前記第2のN型ウェルの側面に接するように前記N型半導体領域に設けられた第2のP型ウェルと、
前記第2のP型ウェルの中に設けられた第2のドレイン領域と、
前記第2のN型ウェルの中に設けられた第2のソース領域と、
前記第2のドレイン領域と前記第2のソース領域との間における前記半導体基板の上に絶縁膜を介して設けられた第2のゲート電極と、
前記第2のN型ウェルの中に設けられ、前記第2のN型ウェルに電位を与えるための第2のN型拡散領域と、を含む、
ことを特徴とする請求項12に記載の液体吐出素子基板。 - 前記複数のユニットのそれぞれは、
第2吐出素子と、
前記第1トランジスタ及び前記第2トランジスタと同一の導電型のチャネルを形成可能に構成され且つゲート端子に入力される制御信号に応答して前記第2吐出素子への電流の供給を制御する第3のDMOSトランジスタと、をさらに有し、
前記第1トランジスタは、前記第2吐出素子に電流を供給し、
前記第3のDMOSトランジスタは、ソース領域として、前記第2トランジスタのソース領域を共有しており、
前記第3のDMOSトランジスタは、前記第2トランジスタとは独立に、第3のP型ウェルと、前記第3のP型ウェルの中に設けられた第3のドレイン領域と、前記第3のドレイン領域と前記ソース領域との間における半導体基板の上に絶縁膜を介して設けられた第3のゲート電極と、を含む、
ことを特徴とする請求項12又は請求項13に記載の液体吐出素子基板。 - 前記第1トランジスタは飽和領域で動作し、
前記第2トランジスタは非飽和領域で動作する
ことを特徴とする請求項1乃至請求項14のいずれか1項に記載の液体吐出素子基板。 - 前記第1トランジスタの前記ゲート端子には、前記第1の電源ノードの電圧と前記第2の電源ノードの電圧の間の電圧であって、前記第1の電源ノードの電圧に対して前記第1トランジスタの閾値電圧以上の差のある電圧が印加される
ことを特徴とする請求項1乃至請求項15のいずれか1項に記載の液体吐出素子基板。 - 前記第1トランジスタの前記ゲート端子に電圧を供給する電源供給部を更に備え、
前記電源供給部は、外部から受けた電源電圧に基づいて前記第1トランジスタの前記ゲート端子に供給する前記電圧を発生するように配置された複数の抵抗素子および複数のトランジスタを含む
ことを特徴とする請求項1乃至請求項16のいずれか1項に記載の液体吐出素子基板。 - 請求項1乃至請求項17のいずれか1項に記載の液体吐出素子基板を備え、
前記吐出素子が駆動されたことに応答して液体を吐出する吐出口と、前記吐出口に液体を供給する液体供給部と、を有する、
ことを特徴とする液体吐出ヘッド。 - 請求項18に記載の液体吐出ヘッドと、
前記液体吐出ヘッドを駆動する液体吐出ヘッドドライバと、を備える、
ことを特徴とする液体吐出装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017031329A JP6368393B2 (ja) | 2017-02-22 | 2017-02-22 | 記録素子基板、記録ヘッド及び記録装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017031329A JP6368393B2 (ja) | 2017-02-22 | 2017-02-22 | 記録素子基板、記録ヘッド及び記録装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013132025A Division JP6110738B2 (ja) | 2013-06-24 | 2013-06-24 | 記録素子基板、記録ヘッド及び記録装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017105204A JP2017105204A (ja) | 2017-06-15 |
JP6368393B2 true JP6368393B2 (ja) | 2018-08-01 |
Family
ID=59058569
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017031329A Expired - Fee Related JP6368393B2 (ja) | 2017-02-22 | 2017-02-22 | 記録素子基板、記録ヘッド及び記録装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6368393B2 (ja) |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5241662U (ja) * | 1975-09-18 | 1977-03-24 | ||
JP2708596B2 (ja) * | 1990-01-31 | 1998-02-04 | キヤノン株式会社 | 記録ヘッドおよびインクジェット記録装置 |
JP3305415B2 (ja) * | 1992-06-18 | 2002-07-22 | キヤノン株式会社 | 半導体装置、インクジェットヘッド、および画像形成装置 |
JP3372768B2 (ja) * | 1996-07-26 | 2003-02-04 | キヤノン株式会社 | 記録ヘッド及びその記録ヘッドを用いた記録装置 |
JP3327791B2 (ja) * | 1996-11-12 | 2002-09-24 | キヤノン株式会社 | 記録ヘッド及びその記録ヘッドを用いた記録装置 |
US6825543B2 (en) * | 2000-12-28 | 2004-11-30 | Canon Kabushiki Kaisha | Semiconductor device, method for manufacturing the same, and liquid jet apparatus |
JP4194313B2 (ja) * | 2002-07-23 | 2008-12-10 | キヤノン株式会社 | 記録ヘッド |
JP4537159B2 (ja) * | 2003-09-08 | 2010-09-01 | キヤノン株式会社 | 液体吐出ヘッド用半導体装置、液体吐出へッド及び液体吐出装置 |
JP4545548B2 (ja) * | 2004-10-21 | 2010-09-15 | ルネサスエレクトロニクス株式会社 | 半導体集積回路及び半導体装置 |
CN100565886C (zh) * | 2004-12-28 | 2009-12-02 | Nxp股份有限公司 | 对衬底电压较不敏感的soi器件 |
JP4927340B2 (ja) * | 2005-02-24 | 2012-05-09 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置 |
JP2009105374A (ja) * | 2007-10-05 | 2009-05-14 | Sharp Corp | 半導体装置 |
JP5407256B2 (ja) * | 2008-09-30 | 2014-02-05 | サンケン電気株式会社 | 半導体装置 |
US8226190B2 (en) * | 2008-12-01 | 2012-07-24 | Canon Kabushiki Kaisha | Recording element substrate and recording head having the same |
JP5534298B2 (ja) * | 2009-06-16 | 2014-06-25 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2012124207A (ja) * | 2010-12-06 | 2012-06-28 | Toshiba Corp | 半導体装置 |
JP5711624B2 (ja) * | 2011-07-07 | 2015-05-07 | キヤノン株式会社 | 駆動回路、液体吐出用基板、及びインクジェット記録ヘッド |
-
2017
- 2017-02-22 JP JP2017031329A patent/JP6368393B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2017105204A (ja) | 2017-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6110738B2 (ja) | 記録素子基板、記録ヘッド及び記録装置 | |
US9505211B2 (en) | Semiconductor device, liquid discharge head, liquid discharge cartridge, and liquid discharge apparatus | |
US9022497B2 (en) | Printing element substrate, printhead, and printing apparatus | |
JP6368393B2 (ja) | 記録素子基板、記録ヘッド及び記録装置 | |
US11104126B2 (en) | Liquid ejection apparatus, ejection control method, and liquid ejection head | |
US9340022B1 (en) | Liquid discharging substrate, printhead, and printing apparatus | |
US9278518B2 (en) | Printhead substrate, printhead, and printing apparatus | |
JP6302231B2 (ja) | 記録素子基板、記録ヘッド及び記録装置 | |
US10391788B2 (en) | Element substrate, printhead, and printing apparatus | |
US10259216B2 (en) | Semiconductor device, liquid discharge head, liquid discharge head cartridge, and printing apparatus | |
US9463618B2 (en) | Liquid discharge substrate, liquid discharge head, and recording device | |
US9415584B2 (en) | Liquid discharge head substrate, liquid discharge head, and printing apparatus | |
US9694575B2 (en) | Semiconductor device, liquid discharge head, liquid discharge cartridge, and liquid discharge apparatus | |
JP6376829B2 (ja) | 液体吐出用基板、液体吐出用ヘッド、および、記録装置 | |
JP2009166257A (ja) | インクジェット記録ヘッド、ヘッドカートリッジ及び記録装置 | |
JP7499644B2 (ja) | 多出力駆動回路 | |
JP2004122757A (ja) | インクジェット記録ヘッド及びインクジェット記録ヘッドの駆動方法、並びにインクジェット記録ヘッド用基板 | |
JP7499645B2 (ja) | 液体吐出ヘッド駆動回路 | |
US9919518B2 (en) | Printing element substrate, liquid ejection head, and printing apparatus | |
US20210276325A1 (en) | Liquid ejection apparatus | |
JP2004050492A (ja) | インクジェットヘッド駆動回路 | |
US20160288494A1 (en) | Substrate for liquid ejection head, liquid ejection head, and apparatus and method for ejecting liquid |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180608 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180706 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6368393 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |