JPS6089978A - 電界効果型トランジスタ - Google Patents
電界効果型トランジスタInfo
- Publication number
- JPS6089978A JPS6089978A JP19859583A JP19859583A JPS6089978A JP S6089978 A JPS6089978 A JP S6089978A JP 19859583 A JP19859583 A JP 19859583A JP 19859583 A JP19859583 A JP 19859583A JP S6089978 A JPS6089978 A JP S6089978A
- Authority
- JP
- Japan
- Prior art keywords
- region
- field effect
- active layer
- back surface
- semi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 8
- 239000002184 metal Substances 0.000 abstract description 5
- 230000010354 integration Effects 0.000 abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 3
- 238000005498 polishing Methods 0.000 abstract description 3
- 238000007747 plating Methods 0.000 abstract description 2
- 239000000126 substance Substances 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 9
- 230000017525 heat dissipation Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は超高周波帯で動作する’ｆ１１．界効米型トラ
ンジスタに関するものである。
ンジスタに関するものである。
■−ｖ族２元化合物半導体である（＋ａＡｓは高い電子
易動度をもち、かつ高電１界領域での電子速度が大きく
とれる為遮断周波数が高いマイクロ波素子用の半導体材
料として適している。ＱａＡｓ電界効果型トランジスタ
は量産化が既に行なわれておｐ１低雑音化、高周波化と
共に、高出力化の開発も盛んである。
易動度をもち、かつ高電１界領域での電子速度が大きく
とれる為遮断周波数が高いマイクロ波素子用の半導体材
料として適している。ＱａＡｓ電界効果型トランジスタ
は量産化が既に行なわれておｐ１低雑音化、高周波化と
共に、高出力化の開発も盛んである。
高出力ＧａＡｓ電界効果型トランジスタでは単位トラン
ジスタを並列動作させる構造をもつ為、素子のサイズが
非常に大きくなり合成効率の低下など性能劣化の要因を
もつ。高出力電界効果トランジスタの設計に於いて性能
を向上する為ゲート及びオーシック電極の間隔を短縮し
、素子内の集積度を増大させ、チップサイズを小さく保
つことが必要である。しかし素子の動作時にゲート直下
の領域で熱が発生することによって生ずるチャンネル温
度の上昇が素子の信頼度を者しく低下させる。
ジスタを並列動作させる構造をもつ為、素子のサイズが
非常に大きくなり合成効率の低下など性能劣化の要因を
もつ。高出力電界効果トランジスタの設計に於いて性能
を向上する為ゲート及びオーシック電極の間隔を短縮し
、素子内の集積度を増大させ、チップサイズを小さく保
つことが必要である。しかし素子の動作時にゲート直下
の領域で熱が発生することによって生ずるチャンネル温
度の上昇が素子の信頼度を者しく低下させる。
高信頼度素子を提供する為には熱抵抗が低く熱の放散が
十分に行なわれる素子設計即ち熱源であるゲート電極の
間隔を広げることが必要であるが、これは前記の性能向
上の設計と相反する。
十分に行なわれる素子設計即ち熱源であるゲート電極の
間隔を広げることが必要であるが、これは前記の性能向
上の設計と相反する。
これを解決する為熱伝導の悪いＧａＡｓ半絶縁性基板の
厚さを薄くして、金属を厚く被着することことにより熱
放散を良くし熱抵抗を低減させる方法はＰＨ８（Ｐｌａ
ｔｅｄ Ｈｅａｔ ５ｉｎｋ）法としチ一般的に良く知
られている。
厚さを薄くして、金属を厚く被着することことにより熱
放散を良くし熱抵抗を低減させる方法はＰＨ８（Ｐｌａ
ｔｅｄ Ｈｅａｔ ５ｉｎｋ）法としチ一般的に良く知
られている。
しかし、この方法で熱抵抗をよシ低減するにはＧａＡｓ
半絶縁性基板をよ）薄くせねばならず、これはチップの
取扱いが難かしくなると同時に組立工程での欠けやクラ
ックの発生頻度が増大し歩留の低下と共に信頼度上大き
な問題となる。
半絶縁性基板をよ）薄くせねばならず、これはチップの
取扱いが難かしくなると同時に組立工程での欠けやクラ
ックの発生頻度が増大し歩留の低下と共に信頼度上大き
な問題となる。
本発明はチップの強度を十分に保ったまま熱抵抗を低減
し高性能かつ高信頼度をもつ素子を提供するものである
。
し高性能かつ高信頼度をもつ素子を提供するものである
。
本発明によれば、Ｇａｋｓ電界効果型１ランジスタのチ
ップ内で発熱源であるゲート電極の配列部分、言い換え
れば活性層領域と熱が放散していく活性層周囲領域直下
のＧａＡｓ半絶縁性基板のみの厚さを十分薄くして熱放
散を良好にし、熱放散と無関係な領域の該基板はチップ
の強度を増し取扱いが容易になるよう厚＜ した構造を
とる事によシ高性能、高信頼度をもつ素子が歩留良く提
供することが可能となる。
ップ内で発熱源であるゲート電極の配列部分、言い換え
れば活性層領域と熱が放散していく活性層周囲領域直下
のＧａＡｓ半絶縁性基板のみの厚さを十分薄くして熱放
散を良好にし、熱放散と無関係な領域の該基板はチップ
の強度を増し取扱いが容易になるよう厚＜ した構造を
とる事によシ高性能、高信頼度をもつ素子が歩留良く提
供することが可能となる。
次に本発明の一実施例を示す。第１図（ａ）乃至（ｄ）
は本実施例の各製造工程断面図である。ＧａＡｓ半絶縁
性基板１上に設けた活性層２上に整流性接触をしたゲー
ト電極、抵抗性接触をしたソース・ドレイン電極及び配
線用の各電極パッドを形成し、ＧａＡｓ電界効果トラン
ジスタの基本パターンを形成する（第１図ａ）。これら
のパターン形成時はウェハー強度を十分にとる為通常４
００μｍ程度の基板厚を有する。表面パターン形成後ウ
ェハー裏面を通常のペレット厚である１００〜１５０μ
ｍ程度まで機械研磨等の手段により研磨する（第１図ｂ
）。次にフォトレジスト加工を行ない表面の活性層領域
及び該領域より一回多外周の領域の直下に対してウェハ
ー裏面側から化学研磨、例えばＨ３Ｐ０．−Ｈ，０，系
エツチング液により選択的に３０〜６０μｍ厚程度に漣
化する（第１図Ｃ）。
は本実施例の各製造工程断面図である。ＧａＡｓ半絶縁
性基板１上に設けた活性層２上に整流性接触をしたゲー
ト電極、抵抗性接触をしたソース・ドレイン電極及び配
線用の各電極パッドを形成し、ＧａＡｓ電界効果トラン
ジスタの基本パターンを形成する（第１図ａ）。これら
のパターン形成時はウェハー強度を十分にとる為通常４
００μｍ程度の基板厚を有する。表面パターン形成後ウ
ェハー裏面を通常のペレット厚である１００〜１５０μ
ｍ程度まで機械研磨等の手段により研磨する（第１図ｂ
）。次にフォトレジスト加工を行ない表面の活性層領域
及び該領域より一回多外周の領域の直下に対してウェハ
ー裏面側から化学研磨、例えばＨ３Ｐ０．−Ｈ，０，系
エツチング液により選択的に３０〜６０μｍ厚程度に漣
化する（第１図Ｃ）。
フォトレジストを除去した後、裏面全体に金属例えば’
Ｉ”ｉ／Ａｕ ３を被着する工程と該金属上にＡｕメッ
キ４を２０〜３０μｍ程度施す工程を行なう。
Ｉ”ｉ／Ａｕ ３を被着する工程と該金属上にＡｕメッ
キ４を２０〜３０μｍ程度施す工程を行なう。
前記加工を行なったウェハーをスクライブしＡ得られた
チップ（第２図）に於いてはチップをパッケージに組み
込む工程では従来と同一の取シ扱いが出来ると同時にデ
バイス動作時にゲート電極直下で発生する熱は熱伝導度
の悪い半絶縁性基板をイ°“ わずかの距離！伝導した後、伝導囲の非常に良い金属層
を伝わることができる為、熱抵抗を低減することができ
る。
チップ（第２図）に於いてはチップをパッケージに組み
込む工程では従来と同一の取シ扱いが出来ると同時にデ
バイス動作時にゲート電極直下で発生する熱は熱伝導度
の悪い半絶縁性基板をイ°“ わずかの距離！伝導した後、伝導囲の非常に良い金属層
を伝わることができる為、熱抵抗を低減することができ
る。
前記構造をもつＱａＡｓ電界効果ｌ・ランジメタでは、
素子内の集積度を増加させ特性向上を図れると同時に歩
留及び信頼度の向上に非常に有効であることは明らかで
ある。
素子内の集積度を増加させ特性向上を図れると同時に歩
留及び信頼度の向上に非常に有効であることは明らかで
ある。
第１図（ａ）乃至（ｄ）は本発明の一実施例の装置にお
ける各製造工程断面図、第２図は本実施例を示しくａ）
は斜視図、Φ）はＡ−Ａ’断面図、（Ｃ）はＢ −Ｂ
’断面図である。 １・・・・・・活性層領域、２・・・・・・ＧａＡｓ半
絶縁性基板。 ｔｌ）） ゛ め ？ Ｊ５７− （Ｃ） 図
ける各製造工程断面図、第２図は本実施例を示しくａ）
は斜視図、Φ）はＡ−Ａ’断面図、（Ｃ）はＢ −Ｂ
’断面図である。 １・・・・・・活性層領域、２・・・・・・ＧａＡｓ半
絶縁性基板。 ｔｌ）） ゛ め ？ Ｊ５７− （Ｃ） 図
Claims (1)
- 半絶縁性（）ａ Ａｓ基板上に活性層を有し、該活性層
上に抵抗接触をもって設けたソース・ドレイン電極と整
流性接触をもって設けたゲート電極を有する電界効果型
トランジスタに於いて、該活性領域及びその近傍の半絶
縁性基板部の厚さが周囲の領域の厚さより薄い構造をも
つことを特徴とする電界効果ハ１遍トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19859583A JPS6089978A (ja) | 1983-10-24 | 1983-10-24 | 電界効果型トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19859583A JPS6089978A (ja) | 1983-10-24 | 1983-10-24 | 電界効果型トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6089978A true JPS6089978A (ja) | 1985-05-20 |
Family
ID=16393799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19859583A Pending JPS6089978A (ja) | 1983-10-24 | 1983-10-24 | 電界効果型トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6089978A (ja) |
-
1983
- 1983-10-24 JP JP19859583A patent/JPS6089978A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003007706A (ja) | 半導体装置の製造方法 | |
| JP2002026270A (ja) | 半導体装置の製造方法 | |
| JPH01257355A (ja) | マイクロ波モノリシックｉｃ | |
| JP3144387B2 (ja) | 半導体装置の製造方法 | |
| JPH04144157A (ja) | 半導体装置およびその製造方法 | |
| JP2006229218A (ja) | 半導体デバイスの製造方法、および得られるデバイス | |
| JP2000173952A (ja) | 半導体装置及びその製造方法 | |
| JPS5914906B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS6089978A (ja) | 電界効果型トランジスタ | |
| JPH06120294A (ja) | 化合物半導体装置及びその製造方法及びその実装方法 | |
| JP2510544B2 (ja) | モノリシックマイクロ波ｉｃの製造方法 | |
| JP2833788B2 (ja) | 半導体装置の製造方法 | |
| US4204218A (en) | Support structure for thin semiconductor wafer | |
| KR100311463B1 (ko) | 플레이티드히트씽크제조방법 | |
| JPH08195402A (ja) | 半導体装置およびその製造方法 | |
| JPS6177369A (ja) | 半導体装置の製造方法 | |
| JP3302811B2 (ja) | マイクロ波半導体装置 | |
| JPH05152340A (ja) | 電界効果トランジスタ | |
| JPH0491441A (ja) | 電界効果トランジスタの製造方法 | |
| JP2792421B2 (ja) | 半導体装置の製造方法 | |
| JPH06334197A (ja) | 半導体装置およびその製造方法 | |
| JPH04335550A (ja) | 半導体装置の製造方法 | |
| JP2858643B2 (ja) | 高出力半導体装置 | |
| KR950003237B1 (ko) | 고출력 반도체 장치 | |
| JP2002231731A (ja) | 化合物半導体装置の製造方法 |