JP3071773B1 - 半導体装置の製造方法 - Google Patents

Abstract

【要約】 【課題】 トランジスタのゲート電極に接続された金属
配線に蓄積する電荷を逃がしてゲート酸化膜を保護す
る。 【解決手段】 製造時に、半導体基板５４上の第１の層
間絶縁膜の上に金属配線１２などを例えばプラズマエッ
チングにより形成する際、金属配線１２とともに金属配
線１０にも電荷が蓄積する。また金属配線１０が金属配
線１２と接近しているので金属配線間の静電容量によ
り、金属配線１２が電位を持つと金属配線１０も電位を
持つ。その結果、第２のトランジスタ５８はオンして第
１のトランジスタ５６のゲート電極１０４は第２のトラ
ンジスタ５８を通じ、Ｐ型拡散層５０５の箇所で半導体
基板５４に接続される。したがって金属配線１２に蓄積
した電荷は第２のトランジスタ５８を通じて半導体基板
５４に逃がすことができ、第１のトランジスタ５６のゲ
ート酸化膜１０３を保護できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に半導体基板上に絶縁膜を介しゲート電極
を形成して成るトランジスタを含む半導体装置を製造す
る方法に関するものである。

【０００２】

【従来の技術】ＭＯＳ型電界効果トランジスタを含むＬ
ＳＩ（大規模集積回路）では、近年、ＬＳＩの高速化、
高集積化にともなって上記トランジスタを構成するゲー
ト酸化膜の薄膜化が図られている。しかし、ゲート酸化
膜を薄くすると、層間絶縁膜のコンタクト孔や、アルミ
ニウムなどの金属配線、あるいはＶｉａホールなどの形
成のためにプラズマエッチングを行う際、ゲート酸化膜
がプラズマにより損傷あるいは破壊され易くなり、製造
歩留まりが低下するという問題が発生する。

【０００３】プラズマによるゲート酸化膜の損傷あるい
は破壊は、プラズマエッチングプロセスにおいて、ゲー
ト電極に接続された金属配線に電荷が蓄積してゲート電
極の電圧が異常に高まり、ゲート酸化膜の絶縁破壊が生
じることに起因している。電荷の蓄積はゲート電極に接
続された金属配線が長いほど大きく、また近接して延在
する他の金属配線との間隔が狭いほど大きい。このよう
に金属配線に電荷が蓄積する現象はアンテナ効果と呼ば
れている。

【０００４】アンテナ効果に対処すべく、例えば特開平
５−３０８１３９号公報には、プラズマエッチングを行
う段階ではゲート電極を金属配線により半導体基板に接
続して電荷を逃がすようにしておき、プラズマエッチン
グの後、上記金属配線をレーザ光線により切断するとい
う技術が開示されている。また、特開平１０−１５４８
０８号公報には、ゲート電極に接続された金属配線に近
接してダミー配線を設け、プラズマエッチング時に電荷
を分散させることでゲート電極に接続された金属配線へ
の電荷の蓄積を緩和する技術が開示されている。

【０００５】

【発明が解決しようとする課題】しかし、特開平５−３
０８１３９号公報に開示されている技術では、金属配線
をレーザ光線により切断しなければならず、そのための
工程を追加する必要がある。一方、特開平１０−１５４
８０８号公報に開示されている技術では、ゲート電極に
接続された金属配線の電荷を逃がすことはできないの
で、プラズマエッチングによる電荷の蓄積が大きい場合
には、ゲート酸化膜を充分に保護できない虞がある。

【０００６】本発明はこのような問題を解決するために
なされたもので、その目的は、プラズマエッチングの際
にトランジスタのゲート電極に接続された金属配線に蓄
積する電荷を逃がすことができ、しかも新たな工程を追
加する必要のない半導体装置の製造方法を提供すること
にある。

【０００７】

【課題を解決するための手段】本発明は、上記目的を達
成するため、半導体基板上に第１のトランジスタが形成
され、前記第１のトランジスタのゲート電極と前記半導
体基板との間には絶縁膜が介在され、前記第１のトラン
ジスタの前記ゲート電極は、前記半導体基板上に形成さ
れた第１の層間絶縁膜の上に延在する第１の金属配線に
接続されている半導体装置であり、前記半導体基板上に
形成された第２のトランジスタを含み、前記第２のトラ
ンジスタのドレイン（またはソース）は、前記半導体基
板上に形成された前記第１の層間絶縁膜の上に延在する
第２の金属配線により前記第１のトランジスタの前記ゲ
ート電極に接続され、前記第２のトランジスタのソース
（またはドレイン）は、前記第１の層間絶縁膜の上に延
在する第３の金属配線により前記半導体基板上の基準電
位点に接続され、前記第２のトランジスタのゲート電極
は前記第１の層間絶縁膜上に延在する第４の金属配線に
接続され、前記第４の金属配線の他端は電気的に開放さ
れ、前記第２のトランジスタの前記ゲート電極はさら
に、前記第１の層間絶縁膜の上に形成された第２の層間
絶縁膜の上に延在する第５の金属配線により前記半導体
基板上の基準電位点に接続されている半導体装置を製造
する方法であって、前記第４の金属配線は、蛇行して形
成するか、または前記第１の金属配線に近接すると共に
第１の金属配線とほぼ平行に形成し、前記第１および第
４の金属配線は、前記第１の層間絶縁膜の上にプラズマ
エッチングにより同時に形成し、このプラズマエッチン
グの際に、前記第４の金属配線に蓄積する電荷により前
記第４の金属配線の電位を上昇させ、前記第２のトラン
ジスタを導通状態にさせて前記第１のトランジスタのゲ
ート電極と前記半導体基板との間の前記絶縁膜の損傷を
防止することを特徴とする。

【０００８】また、本発明は、半導体基板上に第１のト
ランジスタが形成され、前記第１のトランジスタのゲー
ト電極と前記半導体基板との間には絶縁膜が介在され、
前記第１のトランジスタの前記ゲート電極は、前記半導
体基板上に形成された第１の層間絶縁膜の上に延在する
第１の金属配線に接続されている半導体装置であり、前
記半導体基板上に形成された第２のトランジスタを含
み、前記第２のトランジスタのドレイン（またはソー
ス）は、前記半導体基板上に形成された前記第１の層間
絶縁膜の上に延在する第２の金属配線により前記第１の
トランジスタの前記ゲート電極に接続され、前記第２の
トランジスタのソース（またはドレイン）は、前記第１
の層間絶縁膜の上に延在する第３の金属配線により前記
半導体基板上の基準電位点に接続され、前記第２のトラ
ンジスタのゲート電極は前記第１の層間絶縁膜上に延在
する第４の金属配線に接続され、前記第４の金属配線の
他端は電気的に開放され、前記第２のトランジスタの前
記ゲート電極はさらに、前記第１の層間絶縁膜の上に形
成された第２の層間絶縁膜の上に延在する第５の金属配
線により前記半導体基板上の基準電位点に接続され、前
記第２のトランジスタは、ドレインとソースとの間に形
成された素子分離用の絶縁膜と、この絶縁膜の上に形成
された第２のゲート酸化膜とを含み、前記第２のトラン
ジスタの前記ゲート電極は前記第２のゲート酸化膜の上
に形成され、前記第１の層間絶縁膜の上に延在し前記第
２のトランジスタの前記ゲート電極に接続された第６の
金属配線をさらに含む半導体装置を製造する方法であっ
て、前記第６の金属配線は前記第２のトランジスタの前
記ゲート電極の真上に前記ゲート電極とほぼ平行に形成
すると共に前記ゲート電極より幅広に形成し、前記第
１、第４、ならびに第６の金属配線は、前記第１の層間
絶縁膜の上にプラズマエッチングにより同時に形成し、
このプラズマエッチングの際に、前記第４の金属配線に
蓄積する電荷により前記第４の金属配線の電位を上昇さ
せ、前記第２のトランジスタを導通状態にさせて前記第
１のトランジスタのゲート電極と前記半導体基板との間
の前記絶縁膜の損傷を防止することを特徴とする。

【０００９】本発明の半導体装置の製造方法では、第１
の層間絶縁膜の上に第１および第４の金属配線、さらに
は第６の金属配線をプラズマエッチングにより形成する
際、第１のトランジスタのゲート電極に接続され第１の
層間絶縁膜上に延在する第１の金属配線に電荷が蓄積し
ても、その電荷は第２のトランジスタの作用により逃が
すことができる。すなわち、プラズマエッチングの際、
電荷は第１の金属配線とともに第４の金属配線にも蓄積
する。その結果、第４の金属配線は高電位となり、第２
のトランジスタはオンして導通状態になる。これによ
り、第１のトランジスタのゲート電極は、第２の金属配
線、第２のトランジスタ、ならびに第３の金属配線を通
じて半導体基板上の基準電位点に接続され、第１の金属
配線に蓄積した電荷は基準電位点に逃げる。

【００１０】よって、本発明の半導体装置の製造方法で
は、プラズマエッチングにより金属配線に電荷が蓄積し
ても、第１のトランジスタのゲート電極が高電位となっ
てゲート酸化膜が損傷されたり破壊されることがない。
そして、第４の金属配線を第１の金属配線に接近して形
成した場合には金属配線間の静電容量により、第１の金
属配線が電位を持つと第４の金属配線も電位を持つよう
になり、第４の金属配線はいっそう高電位になり易く、
より確実に第１のトランジスタのゲート酸化膜の損傷な
どを防止できる。また、第４の金属配線を蛇行させて形
成した場合には、第４の金属配線を比較的狭い領域に形
成しても、十分な長さとすることができ、プラズマエッ
チング時に十分な量の電荷を蓄積して第２のトランジス
タを導通状態にさせ、第１のトランジスタのゲート酸化
膜の損傷などを確実に防止できる。また、本発明では第
６の金属配線を幅広に形成するので第２のトランジスタ
のオン抵抗が小さくなり、第１のトランジスタのゲート
酸化膜は確実に損傷などから守られる。そして、第４お
よび第６の金属配線は他のトランジスタや他の金属配線
と同一の工程で形成できるので、新たな工程を追加する
必要がない。

【００１１】

【発明の実施の形態】次に本発明の実施の形態例につい
て図面を参照して説明する。図１の（Ａ）は本発明の製
造方法の一例により製造した半導体装置の具体例を示す
部分平面図、（Ｂ）は同部分断面側面図、図２は図１の
半導体装置を示す斜視図である。これらの図面に示した
ように、本実施の形態例の製造方法により製造した半導
体装置５２は、Ｐ型の半導体基板５４上に形成された第
１のトランジスタ５６および第２のトランジスタ５８を
含んで構成され、第１および第２のトランジスタ５６、
５８は共にＭＯＳ型電界効果トランジスタである。半導
体基板５４には、素子分離用の酸化膜による絶縁膜１０
６Ａ、１０６Ｂ、１０６Ｃ、１０６Ｄが形成されてい
る。そして第１のトランジスタ５６は絶縁膜１０６Ａと
絶縁膜１０６Ｂとの間に形成され、第２のトランジスタ
５８は絶縁膜１０６Ｂと絶縁膜１０６Ｃとの間に形成さ
れている。

【００１２】第１のトランジスタ５６は、半導体基板５
４の表面に形成されたＮ型拡散層１０５およびＮ型拡散
層２０５を含み、これらの拡散層はそれぞれ第１のトラ
ンジスタ５６のドレインおよびソースを構成している。
Ｎ型拡散層１０５、２０５の間の半導体基板５４上の箇
所にはゲート酸化膜１０３が形成され、その上にゲート
電極１０４が形成されている。なお、Ｎ型拡散層１０
５、２０５の下にはＰウェル１００が形成されている。

【００１３】一方、第２のトランジスタ５８は、半導体
基板５４の表面に形成されたＮ型拡散層３０５およびＮ
型拡散層４０５を含み、これらの拡散層はそれぞれドレ
インおよびソースを構成している。Ｎ型拡散層３０５、
４０５の間の半導体基板５４上の箇所にはゲート酸化膜
２０３が形成され、その上にゲート電極２０４が形成さ
れている。なお、Ｎ型拡散層３０５、４０５の下にはＰ
ウェル１０１が形成されている。ゲート酸化膜１０３、
２０３はたとえば８０Åの厚さに形成することができ、
ゲート電極１０４、２０４の長さは例えば０．２μｍに
形成することができる。また、絶縁膜１０６Ｃ、１０６
Ｄ間の半導体基板表面には、本発明にかかわる基準電位
点となるＰ型拡散層５０５が形成されている。Ｐ型拡散
層５０５の下にはＰウェル１０２が形成されている。

【００１４】第１および第２のトランジスタ５６、５８
およびＰ型拡散層５０５の上には不図示の第１の層間絶
縁膜が形成され、第１の層間絶縁膜の上に第１の金属配
線１２、第３の金属配線１１、第４の金属配線１０が形
成されている。これらの金属配線の幅は例えば０．３μ
ｍとすることができる。第１の金属配線１２は第１の層
間絶縁膜中に形成されたコンタクト１０８を介して第１
のトランジスタ５６のゲート電極１０４に接続されてい
る。第１の金属配線１２は本発明にかかわる第２の金属
配線を兼ねており、第１の金属配線１２の端部は第１の
層間絶縁膜中に形成されたコンタクト２０７を介して第
２のトランジスタ５８のＮ型拡散層３０５（ドレイン）
に接続されている。

【００１５】また、第１のトランジスタ５６のＮ型拡散
層１０５、２０５はそれぞれ第１の層間絶縁膜中に形成
されたコンタクト１０７、１０９を介して第１の層間絶
縁膜上の金属配線１０５Ａ、２０５Ａにそれぞれ接続さ
れている。一方、第３の金属配線１１の一端は、第１の
層間絶縁膜中に形成されたコンタクト３０８を介して第
２のトランジスタ５８のＮ型拡散層４０５（ソース）に
接続され、他端はコンタクト４０８を介してＰ型拡散層
５０５に接続されている。

【００１６】そして、第４の金属配線１０は、その一端
が第１の層間絶縁膜中に形成されたコンタクト２０８を
介して第２のトランジスタ５８のゲート電極２０４に接
続され、他端は電気的にいずれの箇所にも接続されず電
気的に開放されている。第４の金属配線１０は本実施の
形態例では第１の金属配線１２に近接し、かつ第１の金
属配線１２に対してほぼ平行に延設されている。

【００１７】第１の層間絶縁膜の上にはさらに不図示の
第２の層間絶縁膜が堆積され、その上に例えば幅が０．
３μｍの第５の金属配線１３が延設されている。第５の
金属配線１３の一端は、第２の層間絶縁膜中に形成され
たコンタクト５０８を介して第４の金属配線１０に接続
され、他端は不図示の基準電位点（グランド）に接続さ
れている。なお、上記各金属配線は例えばアルミニウム
により形成することができる。

【００１８】そして、本実施の形態例の半導体装置の製
造方法では、このような構成の半導体装置を製造する
際、第４の金属配線１０は上述のように第１の金属配線
１２に近接し、かつ第１の金属配線１２に対してほぼ平
行に形成し、さらに、第１および第４の金属配線１２、
１０は、第３の金属配線１１と共に、第１の層間絶縁膜
の上にプラズマエッチングにより同時に形成する。この
プラズマエッチングの際、第１および第４の金属配線１
２、１０は比較的配線長が長いことから、これらの金属
配線にはプラズマにより電荷が蓄積し易く、第１および
第４の金属配線１２、１０の電位が上昇する。したがっ
て、そのままでは第１のトランジスタ５６のゲート酸化
膜１０３に高電圧が印加され、ゲート酸化膜１０３が損
傷したり破壊される場合が生じることになる。しかし、
本実施の形態例では、第２のトランジスタ５８の作用に
より、第１の金属配線１２に蓄積した電荷が半導体基板
５４に逃がされ、ゲート酸化膜１０３が保護される。

【００１９】すなわち、プラズマエッチングの際、上述
のように第１の金属配線１２と共に第４の金属配線１０
にも電荷が蓄積し、第４の金属配線１０の電位も上昇す
る。また、第１および第４の金属配線１２、１０は近接
してほぼ平行に延在しているため、これらの金属配線間
には比較的高い静電容量が形成されており、その結果、
第１の金属配線１２が電位を持つと、第４の金属配線１
０も電位を持つことになる。

【００２０】図３は第１および第４の金属配線１２、１
０周辺の等価回路を示す回路図である。図中、Ｃ１は第
１の金属配線１２とグランドとの間に形成される静電容
量、Ｃ２は第１および第４の金属配線１２、１０間の静
電容量、Ｃ３は第４の金属配線１０とグランドとの間の
静電容量を表している。そして、第１の金属配線１２の
電位が電荷の蓄積によりＶ１になったとすると、その結
果、第４の金属配線１０の電位Ｖ２は、Ｖ２＝Ｃ３／
（Ｃ３＋Ｃ２）×Ｖ１となる。

【００２１】このように、プラズマエッチングの際、第
４の金属配線１０は、自身における電荷の蓄積と、第１
の金属配線１２からの影響で電位が上昇する。そして、
第４の金属配線１０の電位が、第２のトランジスタ５８
のゲートしきい値電圧（通常、０．８Ｖ程度）を越える
と、第２のトランジスタ５８のドレイン−ソース間は導
通状態になり、第１のトランジスタ５６のゲート電極１
０４は、第１の金属配線１２、第２のトランジスタ５
８、ならびに第３の金属配線１１を通じてＰ型拡散層５
０５、したがって半導体基板５４に接続され、第１の金
属配線１２に蓄積した電荷は半導体基板５４に逃げる。
これにより、第１の金属配線１２の電位上昇は解消さ
れ、ゲート酸化膜１０３の損傷や破壊が防止される。

【００２２】なお、上記第２の層間絶縁膜上に第５の金
属配線１３を形成した段階で、第２のトランジスタ５８
のゲート電極２０４はグランドに接続されるので、半導
体装置５２が完成した状態では、第２のトランジスタ５
８が導通状態になることはなく、第１のトランジスタ５
６の本来の機能が損なわれることはない。

【００２３】次に、本発明の第２の実施の形態例につい
て説明する。図４の（Ａ）は本発明の第２の実施の形態
例により製造した半導体装置の一例を示す部分平面図、
（Ｂ）は同断面側面図、図５は図４の半導体装置を示す
斜視図である。図中、図１などと同一の要素には同一の
符号が付されており、それらに関する説明はここでは省
略する。

【００２４】図４、図５に示した半導体装置６２は、第
２のトランジスタ５８Ｂの構成と、第４の金属配線１０
Ｂの形態および位置の点で上記半導体装置５２と異なっ
ている。すなわち、第２のトランジスタ５８Ｂは、Ｎ型
拡散層３０５とＮ型拡散層４０５との間に形成され上部
が半導体基板５４より若干突出した素子分離用の絶縁膜
１０６Ｅを含み、ゲート酸化膜２０３（本発明にかかわ
る第２のゲート酸化膜）は絶縁膜１０６Ｅの上に形成さ
れ、さらにその上にゲート電極２０４が形成されてい
る。上記第１の層間絶縁膜の上には、第２のトランジス
タ５８Ｂのゲート電極２０４に接続された第６の金属配
線３が形成されている。第６の金属配線３は第２のトラ
ンジスタ５８Ｂのゲート電極２０４の真上にゲート電極
２０４と平行に延在し、ゲート電極より幅広に形成され
て、図４の（Ａ）に示したように、両側部は、Ｎ型拡散
層３０５、４０５の側部上に若干せり出した状態になっ
ている。また、半導体装置６２では、第４の金属配線１
０Ｂは、図４の（Ａ）に示したように蛇行して形成され
ている。そして、本実施の形態例では、第１の金属配線
１２から比較的離れた位置に配設されている。

【００２５】第２の実施の形態例では、第４の金属配線
１０Ｂは、第１および第６の金属配線１２、３と共にプ
ラズマエッチングにより同時に形成し、その際、第４の
金属配線１０Ｂは上述のように第１の層間絶縁膜の上に
蛇行して形成する。半導体装置６２は、上述のように絶
縁膜１０６Ｅの上にゲート酸化膜２０３が形成され、全
体として第２のトランジスタ５８Ｂのゲート酸化膜は非
常に厚くなっている。したがって、第１の金属配線１２
などを形成する際のプラズマエッチングによって、第４
の金属配線１０Ｂに、より多量の電荷が蓄積し、第２の
トランジスタ５８Ｂのゲート電圧が大きく上昇しても、
第２のトランジスタ５８Ｂのゲート酸化膜が破壊される
ことはない。したがって、半導体装置５２の場合より第
２のトランジスタ５８Ｂのゲート電位が上昇し易い条件
に設定することができ、第１の金属配線１２に電荷が蓄
積した際に第２のトランジスタ５８Ｂを確実に導通状態
にさせて、第１のトランジスタ５６のゲート酸化膜１０
３の損傷や破壊をいっそう充分に防止することが可能と
なる。

【００２６】また、本実施の形態例では、第６の金属配
線３を上述のように幅広に形成するので、第６の金属配
線３により生成される電界の影響が直下の半導体基板５
４の箇所に及び易く、第２のトランジスタ５８Ｂがオン
した際のオン抵抗が小さくなる。その結果、第１の金属
配線１２に蓄積した電荷が第２のトランジスタ５８Ｂを
通じて流れ易くなり、第１のトランジスタ５６のゲート
酸化膜１０３をいっそう確実に保護できる。

【００２７】さらに、本実施の形態例では第４の金属配
線１０Ｂを上述のように蛇行して形成するので、第４の
金属配線１０Ｂを半導体基板５４の比較的狭い領域に形
成しても、充分な長さとすることができ、プラズマエッ
チング時に充分な量の電荷を蓄積して、第２のトランジ
スタ５８Ｂを導通状態にさせることができる。

【００２８】なお、上記実施の形態例では、Ｎ型拡散層
３０５がドレインを構成し、Ｎ型拡散層４０５がソース
を構成しているとしたが、逆に、Ｎ型拡散層３０５がソ
ース、Ｎ型拡散層４０５がドレインであっても、上記効
果が損なわれることはない。また、上記実施の形態例で
は半導体基板５４はＰ型半導体から成るとしたが、半導
体基板５４がＮ型の場合にも本発明は無論有効である。

【００２９】

【発明の効果】以上説明したように本発明の半導体装置
の製造方法では、第１の層間絶縁膜の上に第１および第
４の金属配線、さらには第６の金属配線をプラズマエッ
チングにより形成する際、第１のトランジスタのゲート
電極に接続され第１の層間絶縁膜上に延在する第１の金
属配線に電荷が蓄積しても、その電荷は第２のトランジ
スタの作用により逃がすことができる。すなわち、プラ
ズマエッチングの際、電荷は第１の金属配線とともに第
４の金属配線にも蓄積する。その結果、第４の金属配線
は高電位となり、第２のトランジスタはオンして導通状
態になる。これにより、第１のトランジスタのゲート電
極は、第２の金属配線、第２のトランジスタ、ならびに
第３の金属配線を通じて半導体基板上の基準電位点に接
続され、第１の金属配線に蓄積した電荷は基準電位点に
逃げる。

【００３０】よって、本発明の半導体装置の製造方法で
は、プラズマエッチングにより金属配線に電荷が蓄積し
ても、第１のトランジスタのゲート電極が高電位となっ
てゲート酸化膜が損傷されたり破壊されることがない。

【００３１】そして、第４の金属配線を第１の金属配線
に接近して形成した場合には金属配線間の静電容量によ
り、第１の金属配線が電位を持つと第４の金属配線も電
位を持つようになり、第４の金属配線はいっそう高電位
になり易く、より確実に第１のトランジスタのゲート酸
化膜の損傷などを防止できる。また、第４の金属配線を
蛇行させて形成した場合には、第４の金属配線を比較的
狭い領域に形成しても、十分な長さとすることができ、
プラズマエッチング時に十分な量の電荷を蓄積して第２
のトランジスタを導通状態にさせ、第１のトランジスタ
のゲート酸化膜の損傷などを確実に防止できる。また、
本発明では第６の金属配線を幅広に形成するので第２の
トランジスタのオン抵抗が小さくなり、第１のトランジ
スタのゲート酸化膜は確実に損傷などから守られる。そ
して、第４および第６の金属配線は他のトランジスタや
他の金属配線と同一の工程で形成できるので、新たな工
程を追加する必要がない。

【図面の簡単な説明】

【図１】（Ａ）は本発明の製造方法の実施の形態例によ
り製造した半導体装置の一例を示す部分平面図、（Ｂ）
は同部分断面側面図である。

【図２】図１の半導体装置を示す斜視図である。

【図３】第１および第４の金属配線周辺の等価回路を示
す回路図である。

【図４】（Ａ）は本発明の第２の実施の形態例の製造方
法により製造した半導体装置の一例を示す部分平面図、
（Ｂ）は同部分断面側面図である。

【図５】図４の半導体装置を示す斜視図である。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/8234 - 21/8238 H01L 27/06 H01L 27/088 - 27/092

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 半導体基板上に第１のトランジスタが形
   成され、前記第１のトランジスタのゲート電極と前記半
   導体基板との間には絶縁膜が介在され、前記第１のトラ
   ンジスタの前記ゲート電極は、前記半導体基板上に形成
   された第１の層間絶縁膜の上に延在する第１の金属配線
   に接続されている半導体装置であり、前記半導体基板上
   に形成された第２のトランジスタを含み、前記第２のト
   ランジスタのドレイン（またはソース）は、前記半導体
   基板上に形成された前記第１の層間絶縁膜の上に延在す
   る第２の金属配線により前記第１のトランジスタの前記
   ゲート電極に接続され、前記第２のトランジスタのソー
   ス（またはドレイン）は、前記第１の層間絶縁膜の上に
   延在する第３の金属配線により前記半導体基板上の基準
   電位点に接続され、前記第２のトランジスタのゲート電
   極は前記第１の層間絶縁膜上に延在する第４の金属配線
   に接続され、前記第４の金属配線の他端は電気的に開放
   され、前記第２のトランジスタの前記ゲート電極はさら
   に、前記第１の層間絶縁膜の上に形成された第２の層間
   絶縁膜の上に延在する第５の金属配線により前記半導体
   基板上の基準電位点に接続されている半導体装置を製造
   する方法であって、 前記第４の金属配線は、蛇行して形成するか、または前
   記第１の金属配線に近接すると共に第１の金属配線とほ
   ぼ平行に形成し、 前記第１および第４の金属配線は、前記第１の層間絶縁
   膜の上にプラズマエッチングにより同時に形成し、 このプラズマエッチングの際に、前記第４の金属配線に
   蓄積する電荷により前記第４の金属配線の電位を上昇さ
   せ、前記第２のトランジスタを導通状態にさせて前記第
   １のトランジスタのゲート電極と前記半導体基板との間
   の前記絶縁膜の損傷を防止することを特徴とする半導体
   装置の製造方法。
2. 【請求項２】 半導体基板上に第１のトランジスタが形
   成され、前記第１のトランジスタのゲート電極と前記半
   導体基板との間には絶縁膜が介在され、前記第１のトラ
   ンジスタの前記ゲート電極は、前記半導体基板上に形成
   された第１の層間絶縁膜の上に延在する第１の金属配線
   に接続されている半導体装置であり、前記半導体基板上
   に形成された第２のトランジスタを含み、前記第２のト
   ランジ スタのドレイン（またはソース）は、前記半導体
   基板上に形成された前記第１の層間絶縁膜の上に延在す
   る第２の金属配線により前記第１のトランジスタの前記
   ゲート電極に接続され、前記第２のトランジスタのソー
   ス（またはドレイン）は、前記第１の層間絶縁膜の上に
   延在する第３の金属配線により前記半導体基板上の基準
   電位点に接続され、前記第２のトランジスタのゲート電
   極は前記第１の層間絶縁膜上に延在する第４の金属配線
   に接続され、前記第４の金属配線の他端は電気的に開放
   され、前記第２のトランジスタの前記ゲート電極はさら
   に、前記第１の層間絶縁膜の上に形成された第２の層間
   絶縁膜の上に延在する第５の金属配線により前記半導体
   基板上の基準電位点に接続され、前記第２のトランジス
   タは、ドレインとソースとの間に形成された素子分離用
   の絶縁膜と、この絶縁膜の上に形成された第２のゲート
   酸化膜とを含み、前記第２のトランジスタの前記ゲート
   電極は前記第２のゲート酸化膜の上に形成され、前記第
   １の層間絶縁膜の上に延在し前記第２のトランジスタの
   前記ゲート電極に接続された第６の金属配線をさらに含
   む半導体装置を製造する方法であって、 前記第６の金属配線は前記第２のトランジスタの前記ゲ
   ート電極の真上に前記ゲート電極とほぼ平行に形成する
   と共に前記ゲート電極より幅広に形成し、 前記第１、第４、ならびに第６の金属配線は、前記第１
   の層間絶縁膜の上にプラズマエッチングにより同時に形
   成し、 このプラズマエッチングの際に、前記第４の金属配線に
   蓄積する電荷により前記第４の金属配線の電位を上昇さ
   せ、前記第２のトランジスタを導通状態にさせて前記第
   １のトランジスタのゲート電極と前記半導体基板との間
   の前記絶縁膜の損傷を防止することを特徴とする半導体
   装置の製造方法。
3. 【請求項３】 前記第１および第２のトランジスタは前
   記半導体基板上に形成された素子分離用の絶縁膜を挟み
   隣接して配置されていることを特徴とする請求項１また
   は２に記載の半導体装置の製造方法。
4. 【請求項４】 前記第１および第２のトランジスタのソ
   ースおよびドレインは同一の導電型の半導体により形成
   されていることを特徴とする請求項１または２に記載の
   半導体装置の製造方法。