JP3595080B2 - バイポーラトランジスタ - Google Patents
バイポーラトランジスタ Download PDFInfo
- Publication number
- JP3595080B2 JP3595080B2 JP26887396A JP26887396A JP3595080B2 JP 3595080 B2 JP3595080 B2 JP 3595080B2 JP 26887396 A JP26887396 A JP 26887396A JP 26887396 A JP26887396 A JP 26887396A JP 3595080 B2 JP3595080 B2 JP 3595080B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- bipolar transistor
- wiring
- collector
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Bipolar Transistors (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、バイポーラトランジスタ特に熱抵抗低減構造に関するものである。
【０００２】
【従来の技術】
バイポーラトランジスタにおいて、特にマルチフィンガータイプで高出力を必要とするものでは、出力や効率といった特性の向上のために動作領域の放熱性が重要である。図１０は、従来のバイポーラトランジスタの放熱構造の一例を示す平面図および断面図である。図において、１はバイポーラトランジスタのエミッタ配線、４はエミッタエアブリッジ、５はベース電極、６はコレクタ電極、７はエミッタ電極、８はエミッタ、９はベース、１０はコレクタ、１１は半絶縁基板、１２は裏面メタル、１４はバイアホールをそれぞれ示す。図に示すように、従来のバイポーラトランジスタでは、エミッタ電極、ベース電極およびコレクタ電極が形成されている動作領域近傍の微細領域にバイアホール１４を形成したり、さらに基板厚の薄膜化を行ったりして、放熱効果を得ようとしていた。
【０００３】
【発明が解決しようとする課題】
上記のように、従来のバイポーラトランジスタの放熱構造では、動作領域近傍にバイアホール等を形成していたが、微細領域であるためにプロセスが困難である上、放熱性向上にも限界があった。
【０００４】
この発明は、上記のような問題を解消するためになされたもので、バイポーラトランジスタの動作領域の放熱性を向上し、熱抵抗の低減を図り、高出力で効率の良いバイポーラトランジスタを得ることを目的とする。
【０００５】
【課題を解決するための手段】
この発明に係わるバイポーラトランジスタは、半導体基板上に複数個並べて設けられた各動作領域の中にエミッタ層とエミッタ電極、ベース層とベース電極、コレクタ層とコレクタ電極がそれぞれ分離して形成されたバイポーラトランジスタにおいて、上記複数個の動作領域の中の各ベース電極を繋ぐベース配線および上記複数個の動作領域の中の各コレクタ電極を繋ぐコレクタ配線を、上記複数の動作領域の並んだ方向に対してほぼ平行に上記各動作領域に隣接して形成すると共に、上記複数個の動作領域の中のエミッタ電極にそれぞれ接続されたエミッタ配線を上記複数個の動作領域の中の隣接する動作領域間に位置して互いにほぼ平行に複数本形成し、これらのエミッタ配線を上記ベース配線およびコレクタ配線と電気的接触なしにほぼ直交させ、さらに上記ベース配線または上記コレクタ配線の外側で、上記各動作領域から離れた空き領域に引き出し、この空き領域に上記エミッタ配線同士を繋ぐように上記エミッタ配線の大面積部を設けたものである。
また、エミッタ配線の大面積部の一部を外部入力用電極と接続してエミッタ接地動作させるようにしたものである。
【０００６】
また、エミッタ配線の大面積部内に、広範囲のバイアホールを設けたものである。
また、エミッタ配線の大面積部上に、広範囲の厚いメッキを設けたものである。
さらに、厚いメッキを外装部品に接触させたものである。
また、エミッタ配線の大面積部を、外部入力用電極と接続するためのワイヤができるだけ短距離および等距離で、少なくとも一本以上、できるだけ数多く取付けられるように形成したものである。
【０００７】
【発明の実施の形態】
実施の形態１．
以下に、本発明の実施の形態について説明する。図１は、本発明におけるバイポーラトランジスタの構造、特に配線構造を示す図であり、一例としての５フィンガーのバイポーラトランジスタを示す図である。図１−Ａは本発明の５フィンガーバイポーラトランジスタの全体を示す平面図、図１−Ｂは図１−Ａ中に示されたＡ−Ａ断面図、図１−Ｃは図１−Ａ中に示されたＢ−Ｂ断面図である。図において、１はバイポーラトランジスタのエミッタ配線、１ａはエミッタ配線の大面積部である共有配線、２はベース配線、３はコレクタ配線、４はエミッタエアブリッジ、５はベース電極、５ａはベース電極のコンタクト配線、６はコレクタ電極、７はエミッタ電極、８はエミッタ、９はベース、１０はコレクタ、１１は半絶縁基板、１２は裏面メタル、１３は絶縁領域、１４はバイアホールをそれぞれ示す。
【０００８】
本実施の形態におけるバイポーラトランジスタは、エミッタ電極７に熱的および電気的に繋がっているエミッタエアブリッジ４のもう一方の端を半絶縁性基板１１上のエミッタ配線１に繋いでいる構造を有している（図１−Ｂ）。本実施の形態においては、エミッタ配線１がベース配線２、コレクタ配線３等の他の配線の例えば下部から電気的接触なしに引き出され（図１−Ｃ）、動作領域から離れた広い領域に大面積で設けられていることが特徴的である。以上の構造を有することにより、素子内で発生した熱を非常に効率よく基板１１側に逃がすことができ、熱抵抗の低減が可能となる。
【０００９】
次に、本発明のバイポーラトランジスタの製造手順を図について説明する。図２は、一実施の形態であるＧａＡｓ／ＡｌＧａＡｓ系ＨＢＴの製造手順を示す図であり、図２−Ａ、Ｂ、Ｃ、Ｄ、図３−Ａ、Ｂはそれぞれ図２−Ｈ中のＣ−Ｃ線断面図または図３−Ｃ中のＤ−Ｄ線またはＥ−Ｅ線断面図、図２−Ｅ、Ｆ、Ｇ、Ｈ、図３−Ｃはそれぞれ部分平面図である。まず、図２−Ａに示すように、ＧａＡｓ半絶縁性基板１１ａ上に、ｎ型ＧａＡｓコレクタ層１０ａ、ｐ型ＧａＡｓベース層９ａ、ｎ型ＡｌＧａＡｓエミッタ層８ａを、例えばＭＢＥ法で結晶成長したウェハ上に、パターニングしたエミッタ電極７を形成する。次に、図２−Ｂに示すように、エミッタ電極７をマスクとして、ｎ型ＡｌＧａＡｓエミッタ層８ａをエッチングし、ｐ型ＧａＡｓベース層９ａの表面を出す。さらに、ｐ型ＧａＡｓベース層９ａの表面上にベース電極５をリフトオフ等で形成する。
【００１０】
さらに、図２−Ｃに示すように、ｐ型ＧａＡｓベース層９ａおよびｎ型ＧａＡｓコレクタ層１０ａをエッチングし、残したｎ型ＧａＡｓコレクタ層１０ａ上にコレクタ電極６を形成する。次に、図２−ＤおよびＨに示すように、動作部（エミッタ電極、ベース電極およびコレクタ電極がある箇所）間に平行にエミッタ配線１を形成し、さらにベース電極５およびコレクタ電極６に接するように、ベース電極のコンタクト配線５ａおよびコレクタ電極のコンタクト配線６ａを形成する。最後に、図３−Ｃに示すように、平行に引き出したエミッタ配線１どうしを繋ぐように、エミッタ配線１上にエミッタ配線の共有配線１ａを形成する。さらに、ベース電極のコンタクト配線５ａどうしを繋ぐように、ベース配線２を施し、また、コレクタ電極のコンタクト配線６ａどうしを繋ぐようにコレクタ配線３を形成する。ただし、ベース配線２およびコレクタ配線３と、エミッタ配線１が電気的に接触しないように形成する。
【００１１】
上記実施の形態においては、エミッタ配線１とベース配線２およびコレクタ配線３の上下関係が逆でも可能である。すなわち、ベース配線２およびコレクタ配線３の上に、電気的接触なしにエミッタ配線１を形成することも可能である。
【００１２】
以上のように、本発明によれば、バイポーラトランジスタの放熱に関する配線を広い領域に大面積で形成することにより熱抵抗の低減が図れ、これによりバイポーラトランジスタの出力および効率の向上が可能となる。さらに、配線を広い面積部に引き出すためプロセスが容易となり、安価な製品が得られる効果がある。
【００１３】
実施の形態２．
図４は本発明の実施の形態２であるバイポーラトランジスタの構造を示す図で、図４−Ａは部分平面図、図４−Ｂは図４−ＡのＦ−Ｆ線断面図である。図において、１４はエミッタ配線１の大面積部である共有配線１ａに形成されたバイアホール、１５ａはメッキ部をそれぞれ示す。本実施の形態では、実施の形態１記載のバイポーラトランジスタにおいて、エミッタ配線１の大面積部に大口径のバイアホール１４を形成し、裏面メタル１２に熱的に繋ぐことにより、このバイアホール１４を介して素子内で発生した熱を非常に効率良く基板１１側に逃がすことができ、熱抵抗の低減が可能となる。
【００１４】
実施の形態３．
図５は本発明の実施の形態３であるバイポーラトランジスタの構造を示す図で、図５−Ａは部分平面図（ここでは基板１１、裏面メタル１２を図示していない）、図５−Ｂは図５−ＡのＧ−Ｇ線断面図である。図において、１５ｂはエミッタ配線１の大面積部である共有配線１ａに形成された厚いメッキ層を示す。本実施の形態では、実施の形態１記載のバイポーラトランジスタにおいて、エミッタ配線１の大面積部にできるだけ厚いメッキ層１５ｂを形成することにより、この厚いメッキ層１５ｂがバイポーラトランジスタの動作領域で発生した熱を伝導、吸収し、効率良く基板１１側に逃がすことができ熱抵抗の低減が可能となる。
【００１５】
実施の形態４．
図６は本発明の実施の形態４であるバイポーラトランジスタの構造を示す部分断面図である。図において、１５ｂはエミッタ配線１の大面積部である共有配線１ａに形成された厚いメッキ層、１６は外装部品をそれぞれ示す。本実施の形態では、実施の形態１記載のバイポーラトランジスタにおいて、エミッタ配線１の大面積部にできるだけ厚いメッキ層１５ｂを形成し、さらにこのメッキ層１５ｂを外装部品１６に接触させることにより、素子内で発生した熱を外装部品１６側と基板１１側に逃がすことができ、より効率的に熱抵抗の低減が可能となる。
【００１６】
実施の形態５．
図７は本発明の実施の形態５であるバイポーラトランジスタの動作領域部分の構造を示す部分平面図である。図において、１７はベースエアブリッジ、１８はコレクタエアブリッジをそれぞれ示す。本実施の形態では、実施の形態１〜４記載のバイポーラトランジスタにおいて、図７に示すようにエミッタ電極７、ベース電極５およびコレクタ電極６が存在する動作領域の四方を取り囲むようにエミッタ配線１を設けることにより、素子内で発生した熱を非常に効率よく基板１１側に逃がすことができ、熱抵抗の低減が可能となる。
【００１７】
実施の形態６．
実施の形態１〜５記載のバイポーラトランジスタの放熱構造は、ベース接地動作のバイポーラトランジスタにも適用可能である。図８は本発明の実施の形態６であるバイポーラトランジスタの動作領域部分の構造を示す図で、図８−Ａは部分平面図、図８−Ｂは部分断面図である。図において、２は大面積のベース配線、１７はベースエアブリッジをそれぞれ示す。本実施の形態では、図８に示すようにベース接地動作のバイポーラトランジスタにおいて、ベース電極５からのベースエアブリッジ１７を広い領域に引き出した大面積のベース配線２に繋ぎ、このベース配線２を介して素子内で発生した熱を非常に効率良く基板１１側に逃がすことができ、熱抵抗の低減が可能となる。
【００１８】
実施の形態７．
図９は本発明の実施の形態７であるバイポーラトランジスタの構造を示す部分平面図である。図において、１９はワイヤ、２０は外部の入力用電極、２１はスクライブライン（チップ端）をそれぞれ示す。本実施の形態では、実施の形態１〜６のバイポーラトランジスタにおいて、図に示すように外部の入力用電極２０からのワイヤ１９ができるだけ近距離および等距離で、できるだけ数多く、少なくとも１本以上打てるように、例えば切り出したチップのスクライブライン２１に平行で広い範囲に大面積エミッタ配線１を設ける。このような構造にすることにより、数多くのワイヤ１９を介して素子内で発生した熱を非常に効率良く外部に逃がすことができ、さらにワイヤ１９全体でのインダクタンスの低減が可能となる。
【００１９】
以上、実施の形態１〜７では、エミッタ／ベース／コレクタの組み合わせがＡｌＧａＡｓ／ＧａＡｓ／ＧａＡｓであるバイポーラトランジスタの例を示したが、本発明のバイポーラトランジスタは上記の組み合わせに限るものではない。例えば、エミッタ／ベース／コレクタの組み合わせがＳｉ／ＳｉＧｅ／Ｓｉ、Ｓｉ／Ｇｅ／ＳｉＧｅ、ＳｉＧｅ／Ｇｅ／ＳｉＧｅ、ＳｉＧｅ／Ｇｅ／Ｇｅ、Ｓｉ／Ｓｉ／Ｓｉでも良い。また、ＳｉＣ／Ｓｉ／Ｓｉ、ＳｉＣ／ＳｉＧｅ／Ｓｉ、ＡｌＧａＡｓ／ＧａＩｎＡｓ／ＧａＡｓ、ＡｌＧａＡｓ／ＧａＩｎＰ／ＧａＡｓ、ＧａＩｎＰ／ＧａＡｓ／ＧａＡｓ、ＡｌＧａＩｎＰ〜ＧａＩｎＰ／ＧａＡｓ／ＧａＡｓ、ＡｌＧａＩｎＰ／ＧａＡｓ／ＧａＡｓ、ＡｌＧａＩｎＰ〜ＧａＩｎＰ／ＧａＩｎＰ／ＧａＡｓ、ＡｌＧａＩｎＰ／ＧａＩｎＰ／ＧａＡｓでも良い。また、ＧａＡｓＰ／ＧａＡｓ／ＧａＡｓ、ＧａＡｓＰ／ＧａＩｎＡｓ／ＧａＡｓ、ＩｎＰ／ＧａＩｎＡｓ／ＩｎＰ、Ａｌ（Ｇａ）ＩｎＡｓ／ＧａＩｎＡｓ／ＩｎＰ、Ａｌ（Ｇａ）ＩｎＡｓ／ＩｎＰ／ＩｎＰ、ＧａＡｓ／Ｇｅ／Ｇｅ、ＩｎＰ／ＩｎＧａＡｓＰ／ＩｎＰでも良い。
さらに、本発明は、上記すべての組み合わせのバイポーラトランジスタにおいて、ｎｐｎ型およびｐｎｐ型バイポーラトランジスタに適用が可能である。
【００２０】
【発明の効果】
この発明に係わるバイポーラトランジスタは、半導体基板上に複数個並べて設けられた動作領域の中にエミッタ層とエミッタ電極、ベース層とベース電極、コレクタ層とコレクタ電極がそれぞれ分離して形成されたバイポーラトランジスタにおいて、複数個の動作領域の中のベース電極を繋ぐベース配線および複数個の動作領域の中のコレクタ電極を繋ぐコレクタ配線を、複数の動作領域の並んだ方向に対してほぼ平行に各動作領域に隣接して形成すると共に、複数個の動作領域の中のエミッタ電極にそれぞれ接続されたエミッタ配線を隣接する動作領域間に位置して互いにほぼ平行に複数本形成し、これらのエミッタ配線をベース配線およびコレクタ配線と電気的接触なしにほぼ直交させ、さらにベース配線またはコレクタ配線の外側で、各動作領域から離れた空き領域に引き出し、この空き領域にエミッタ配線同士を繋ぐようにエミッタ配線の大面積部を設けたので、バイポーラトランジスタの放熱に関する配線を広い領域に大面積で形成することにより熱抵抗の低減が図れ、これによりバイポーラトランジスタの出力および効率の向上が可能となる。
【００２１】
さらに、配線を広い面積部に引き出すためプロセスが容易となり、安価な製品が得られる効果がある。
また、エミッタ配線の大面積部に大口径のバイアホールを形成し、裏面メタルに熱的に繋ぐことにより、このバイアホールを介して素子内で発生した熱を非常に効率良く基板側に逃がすことができ、熱抵抗の低減が可能となる。
また、エミッタ配線の大面積部にできるだけ厚いメッキ層を形成することにより、この厚いメッキ層がバイポーラトランジスタの動作領域で発生した熱を伝導、吸収し、効率良く基板側に逃がすことができ熱抵抗の低減が可能となる。
【００２２】
また、メッキ層を外装部品に接触させることにより、素子内で発生した熱を外装部品側と基板側に逃がすことができ、より効率的に熱抵抗の低減が可能となる。
【図面の簡単な説明】
【図１】この発明の実施の形態１であるバイポーラトランジスタの構造を示す平面図および部分断面図である。
【図２】この発明の実施の形態１であるバイポーラトランジスタの製造工程を示す断面図および部分平面図である。
【図３】この発明の実施の形態１であるバイポーラトランジスタの製造工程を示す断面図および部分平面図である。
【図４】この発明の実施の形態２であるバイポーラトランジスタの構造を示す部分平面図および断面図である。
【図５】この発明の実施の形態３であるバイポーラトランジスタの構造を示す部分平面図および断面図である。
【図６】この発明の実施の形態４であるバイポーラトランジスタの構造を示す部分断面図である。
【図７】この発明の実施の形態５であるバイポーラトランジスタの構造を示す部分平面図である。
【図８】この発明の実施の形態６であるバイポーラトランジスタの構造を示す部分平面図および断面図である。
【図９】この発明の実施の形態７であるバイポーラトランジスタの構造を示す部分平面図である。
【図１０】従来のバイポーラトランジスタの放熱構造を示す平面図および断面図である。
【符号の説明】
１ エミッタ配線、１ａ エミッタ配線の共有配線、２ ベース配線、
３ コレクタ配線、４ エミッタエアブリッジ、５ ベース電極、
５ａ ベース電極のコンタクト配線、６ コレクタ電極、
６ａ コレクタ電極のコンタクト配線、７ エミッタ電極、８ エミッタ、
８ａ ｎ−ＡｌＧａＡｓエミッタ層、９ ベース、
９ａ ｐ−ＧａＡｓベース層、１０ コレクタ、
１０ａ ｎ−ＧａＡｓコレクタ層、１１ 半絶縁基板、
１１ａ ＧａＡｓ半絶縁基板、１２ 裏面メタル、１３ 絶縁領域、
１４ バイアホール、１５ａ メッキ、１５ｂ 厚いメッキ、
１６ 外装部品、１７ ベースエアブリッジ、１８ コレクタエアブリッジ、
１９ ワイヤ、２０ 外部の入力用電極、２１ スクライブライン（チップ端）。
【発明の属する技術分野】
この発明は、バイポーラトランジスタ特に熱抵抗低減構造に関するものである。
【０００２】
【従来の技術】
バイポーラトランジスタにおいて、特にマルチフィンガータイプで高出力を必要とするものでは、出力や効率といった特性の向上のために動作領域の放熱性が重要である。図１０は、従来のバイポーラトランジスタの放熱構造の一例を示す平面図および断面図である。図において、１はバイポーラトランジスタのエミッタ配線、４はエミッタエアブリッジ、５はベース電極、６はコレクタ電極、７はエミッタ電極、８はエミッタ、９はベース、１０はコレクタ、１１は半絶縁基板、１２は裏面メタル、１４はバイアホールをそれぞれ示す。図に示すように、従来のバイポーラトランジスタでは、エミッタ電極、ベース電極およびコレクタ電極が形成されている動作領域近傍の微細領域にバイアホール１４を形成したり、さらに基板厚の薄膜化を行ったりして、放熱効果を得ようとしていた。
【０００３】
【発明が解決しようとする課題】
上記のように、従来のバイポーラトランジスタの放熱構造では、動作領域近傍にバイアホール等を形成していたが、微細領域であるためにプロセスが困難である上、放熱性向上にも限界があった。
【０００４】
この発明は、上記のような問題を解消するためになされたもので、バイポーラトランジスタの動作領域の放熱性を向上し、熱抵抗の低減を図り、高出力で効率の良いバイポーラトランジスタを得ることを目的とする。
【０００５】
【課題を解決するための手段】
この発明に係わるバイポーラトランジスタは、半導体基板上に複数個並べて設けられた各動作領域の中にエミッタ層とエミッタ電極、ベース層とベース電極、コレクタ層とコレクタ電極がそれぞれ分離して形成されたバイポーラトランジスタにおいて、上記複数個の動作領域の中の各ベース電極を繋ぐベース配線および上記複数個の動作領域の中の各コレクタ電極を繋ぐコレクタ配線を、上記複数の動作領域の並んだ方向に対してほぼ平行に上記各動作領域に隣接して形成すると共に、上記複数個の動作領域の中のエミッタ電極にそれぞれ接続されたエミッタ配線を上記複数個の動作領域の中の隣接する動作領域間に位置して互いにほぼ平行に複数本形成し、これらのエミッタ配線を上記ベース配線およびコレクタ配線と電気的接触なしにほぼ直交させ、さらに上記ベース配線または上記コレクタ配線の外側で、上記各動作領域から離れた空き領域に引き出し、この空き領域に上記エミッタ配線同士を繋ぐように上記エミッタ配線の大面積部を設けたものである。
また、エミッタ配線の大面積部の一部を外部入力用電極と接続してエミッタ接地動作させるようにしたものである。
【０００６】
また、エミッタ配線の大面積部内に、広範囲のバイアホールを設けたものである。
また、エミッタ配線の大面積部上に、広範囲の厚いメッキを設けたものである。
さらに、厚いメッキを外装部品に接触させたものである。
また、エミッタ配線の大面積部を、外部入力用電極と接続するためのワイヤができるだけ短距離および等距離で、少なくとも一本以上、できるだけ数多く取付けられるように形成したものである。
【０００７】
【発明の実施の形態】
実施の形態１．
以下に、本発明の実施の形態について説明する。図１は、本発明におけるバイポーラトランジスタの構造、特に配線構造を示す図であり、一例としての５フィンガーのバイポーラトランジスタを示す図である。図１−Ａは本発明の５フィンガーバイポーラトランジスタの全体を示す平面図、図１−Ｂは図１−Ａ中に示されたＡ−Ａ断面図、図１−Ｃは図１−Ａ中に示されたＢ−Ｂ断面図である。図において、１はバイポーラトランジスタのエミッタ配線、１ａはエミッタ配線の大面積部である共有配線、２はベース配線、３はコレクタ配線、４はエミッタエアブリッジ、５はベース電極、５ａはベース電極のコンタクト配線、６はコレクタ電極、７はエミッタ電極、８はエミッタ、９はベース、１０はコレクタ、１１は半絶縁基板、１２は裏面メタル、１３は絶縁領域、１４はバイアホールをそれぞれ示す。
【０００８】
本実施の形態におけるバイポーラトランジスタは、エミッタ電極７に熱的および電気的に繋がっているエミッタエアブリッジ４のもう一方の端を半絶縁性基板１１上のエミッタ配線１に繋いでいる構造を有している（図１−Ｂ）。本実施の形態においては、エミッタ配線１がベース配線２、コレクタ配線３等の他の配線の例えば下部から電気的接触なしに引き出され（図１−Ｃ）、動作領域から離れた広い領域に大面積で設けられていることが特徴的である。以上の構造を有することにより、素子内で発生した熱を非常に効率よく基板１１側に逃がすことができ、熱抵抗の低減が可能となる。
【０００９】
次に、本発明のバイポーラトランジスタの製造手順を図について説明する。図２は、一実施の形態であるＧａＡｓ／ＡｌＧａＡｓ系ＨＢＴの製造手順を示す図であり、図２−Ａ、Ｂ、Ｃ、Ｄ、図３−Ａ、Ｂはそれぞれ図２−Ｈ中のＣ−Ｃ線断面図または図３−Ｃ中のＤ−Ｄ線またはＥ−Ｅ線断面図、図２−Ｅ、Ｆ、Ｇ、Ｈ、図３−Ｃはそれぞれ部分平面図である。まず、図２−Ａに示すように、ＧａＡｓ半絶縁性基板１１ａ上に、ｎ型ＧａＡｓコレクタ層１０ａ、ｐ型ＧａＡｓベース層９ａ、ｎ型ＡｌＧａＡｓエミッタ層８ａを、例えばＭＢＥ法で結晶成長したウェハ上に、パターニングしたエミッタ電極７を形成する。次に、図２−Ｂに示すように、エミッタ電極７をマスクとして、ｎ型ＡｌＧａＡｓエミッタ層８ａをエッチングし、ｐ型ＧａＡｓベース層９ａの表面を出す。さらに、ｐ型ＧａＡｓベース層９ａの表面上にベース電極５をリフトオフ等で形成する。
【００１０】
さらに、図２−Ｃに示すように、ｐ型ＧａＡｓベース層９ａおよびｎ型ＧａＡｓコレクタ層１０ａをエッチングし、残したｎ型ＧａＡｓコレクタ層１０ａ上にコレクタ電極６を形成する。次に、図２−ＤおよびＨに示すように、動作部（エミッタ電極、ベース電極およびコレクタ電極がある箇所）間に平行にエミッタ配線１を形成し、さらにベース電極５およびコレクタ電極６に接するように、ベース電極のコンタクト配線５ａおよびコレクタ電極のコンタクト配線６ａを形成する。最後に、図３−Ｃに示すように、平行に引き出したエミッタ配線１どうしを繋ぐように、エミッタ配線１上にエミッタ配線の共有配線１ａを形成する。さらに、ベース電極のコンタクト配線５ａどうしを繋ぐように、ベース配線２を施し、また、コレクタ電極のコンタクト配線６ａどうしを繋ぐようにコレクタ配線３を形成する。ただし、ベース配線２およびコレクタ配線３と、エミッタ配線１が電気的に接触しないように形成する。
【００１１】
上記実施の形態においては、エミッタ配線１とベース配線２およびコレクタ配線３の上下関係が逆でも可能である。すなわち、ベース配線２およびコレクタ配線３の上に、電気的接触なしにエミッタ配線１を形成することも可能である。
【００１２】
以上のように、本発明によれば、バイポーラトランジスタの放熱に関する配線を広い領域に大面積で形成することにより熱抵抗の低減が図れ、これによりバイポーラトランジスタの出力および効率の向上が可能となる。さらに、配線を広い面積部に引き出すためプロセスが容易となり、安価な製品が得られる効果がある。
【００１３】
実施の形態２．
図４は本発明の実施の形態２であるバイポーラトランジスタの構造を示す図で、図４−Ａは部分平面図、図４−Ｂは図４−ＡのＦ−Ｆ線断面図である。図において、１４はエミッタ配線１の大面積部である共有配線１ａに形成されたバイアホール、１５ａはメッキ部をそれぞれ示す。本実施の形態では、実施の形態１記載のバイポーラトランジスタにおいて、エミッタ配線１の大面積部に大口径のバイアホール１４を形成し、裏面メタル１２に熱的に繋ぐことにより、このバイアホール１４を介して素子内で発生した熱を非常に効率良く基板１１側に逃がすことができ、熱抵抗の低減が可能となる。
【００１４】
実施の形態３．
図５は本発明の実施の形態３であるバイポーラトランジスタの構造を示す図で、図５−Ａは部分平面図（ここでは基板１１、裏面メタル１２を図示していない）、図５−Ｂは図５−ＡのＧ−Ｇ線断面図である。図において、１５ｂはエミッタ配線１の大面積部である共有配線１ａに形成された厚いメッキ層を示す。本実施の形態では、実施の形態１記載のバイポーラトランジスタにおいて、エミッタ配線１の大面積部にできるだけ厚いメッキ層１５ｂを形成することにより、この厚いメッキ層１５ｂがバイポーラトランジスタの動作領域で発生した熱を伝導、吸収し、効率良く基板１１側に逃がすことができ熱抵抗の低減が可能となる。
【００１５】
実施の形態４．
図６は本発明の実施の形態４であるバイポーラトランジスタの構造を示す部分断面図である。図において、１５ｂはエミッタ配線１の大面積部である共有配線１ａに形成された厚いメッキ層、１６は外装部品をそれぞれ示す。本実施の形態では、実施の形態１記載のバイポーラトランジスタにおいて、エミッタ配線１の大面積部にできるだけ厚いメッキ層１５ｂを形成し、さらにこのメッキ層１５ｂを外装部品１６に接触させることにより、素子内で発生した熱を外装部品１６側と基板１１側に逃がすことができ、より効率的に熱抵抗の低減が可能となる。
【００１６】
実施の形態５．
図７は本発明の実施の形態５であるバイポーラトランジスタの動作領域部分の構造を示す部分平面図である。図において、１７はベースエアブリッジ、１８はコレクタエアブリッジをそれぞれ示す。本実施の形態では、実施の形態１〜４記載のバイポーラトランジスタにおいて、図７に示すようにエミッタ電極７、ベース電極５およびコレクタ電極６が存在する動作領域の四方を取り囲むようにエミッタ配線１を設けることにより、素子内で発生した熱を非常に効率よく基板１１側に逃がすことができ、熱抵抗の低減が可能となる。
【００１７】
実施の形態６．
実施の形態１〜５記載のバイポーラトランジスタの放熱構造は、ベース接地動作のバイポーラトランジスタにも適用可能である。図８は本発明の実施の形態６であるバイポーラトランジスタの動作領域部分の構造を示す図で、図８−Ａは部分平面図、図８−Ｂは部分断面図である。図において、２は大面積のベース配線、１７はベースエアブリッジをそれぞれ示す。本実施の形態では、図８に示すようにベース接地動作のバイポーラトランジスタにおいて、ベース電極５からのベースエアブリッジ１７を広い領域に引き出した大面積のベース配線２に繋ぎ、このベース配線２を介して素子内で発生した熱を非常に効率良く基板１１側に逃がすことができ、熱抵抗の低減が可能となる。
【００１８】
実施の形態７．
図９は本発明の実施の形態７であるバイポーラトランジスタの構造を示す部分平面図である。図において、１９はワイヤ、２０は外部の入力用電極、２１はスクライブライン（チップ端）をそれぞれ示す。本実施の形態では、実施の形態１〜６のバイポーラトランジスタにおいて、図に示すように外部の入力用電極２０からのワイヤ１９ができるだけ近距離および等距離で、できるだけ数多く、少なくとも１本以上打てるように、例えば切り出したチップのスクライブライン２１に平行で広い範囲に大面積エミッタ配線１を設ける。このような構造にすることにより、数多くのワイヤ１９を介して素子内で発生した熱を非常に効率良く外部に逃がすことができ、さらにワイヤ１９全体でのインダクタンスの低減が可能となる。
【００１９】
以上、実施の形態１〜７では、エミッタ／ベース／コレクタの組み合わせがＡｌＧａＡｓ／ＧａＡｓ／ＧａＡｓであるバイポーラトランジスタの例を示したが、本発明のバイポーラトランジスタは上記の組み合わせに限るものではない。例えば、エミッタ／ベース／コレクタの組み合わせがＳｉ／ＳｉＧｅ／Ｓｉ、Ｓｉ／Ｇｅ／ＳｉＧｅ、ＳｉＧｅ／Ｇｅ／ＳｉＧｅ、ＳｉＧｅ／Ｇｅ／Ｇｅ、Ｓｉ／Ｓｉ／Ｓｉでも良い。また、ＳｉＣ／Ｓｉ／Ｓｉ、ＳｉＣ／ＳｉＧｅ／Ｓｉ、ＡｌＧａＡｓ／ＧａＩｎＡｓ／ＧａＡｓ、ＡｌＧａＡｓ／ＧａＩｎＰ／ＧａＡｓ、ＧａＩｎＰ／ＧａＡｓ／ＧａＡｓ、ＡｌＧａＩｎＰ〜ＧａＩｎＰ／ＧａＡｓ／ＧａＡｓ、ＡｌＧａＩｎＰ／ＧａＡｓ／ＧａＡｓ、ＡｌＧａＩｎＰ〜ＧａＩｎＰ／ＧａＩｎＰ／ＧａＡｓ、ＡｌＧａＩｎＰ／ＧａＩｎＰ／ＧａＡｓでも良い。また、ＧａＡｓＰ／ＧａＡｓ／ＧａＡｓ、ＧａＡｓＰ／ＧａＩｎＡｓ／ＧａＡｓ、ＩｎＰ／ＧａＩｎＡｓ／ＩｎＰ、Ａｌ（Ｇａ）ＩｎＡｓ／ＧａＩｎＡｓ／ＩｎＰ、Ａｌ（Ｇａ）ＩｎＡｓ／ＩｎＰ／ＩｎＰ、ＧａＡｓ／Ｇｅ／Ｇｅ、ＩｎＰ／ＩｎＧａＡｓＰ／ＩｎＰでも良い。
さらに、本発明は、上記すべての組み合わせのバイポーラトランジスタにおいて、ｎｐｎ型およびｐｎｐ型バイポーラトランジスタに適用が可能である。
【００２０】
【発明の効果】
この発明に係わるバイポーラトランジスタは、半導体基板上に複数個並べて設けられた動作領域の中にエミッタ層とエミッタ電極、ベース層とベース電極、コレクタ層とコレクタ電極がそれぞれ分離して形成されたバイポーラトランジスタにおいて、複数個の動作領域の中のベース電極を繋ぐベース配線および複数個の動作領域の中のコレクタ電極を繋ぐコレクタ配線を、複数の動作領域の並んだ方向に対してほぼ平行に各動作領域に隣接して形成すると共に、複数個の動作領域の中のエミッタ電極にそれぞれ接続されたエミッタ配線を隣接する動作領域間に位置して互いにほぼ平行に複数本形成し、これらのエミッタ配線をベース配線およびコレクタ配線と電気的接触なしにほぼ直交させ、さらにベース配線またはコレクタ配線の外側で、各動作領域から離れた空き領域に引き出し、この空き領域にエミッタ配線同士を繋ぐようにエミッタ配線の大面積部を設けたので、バイポーラトランジスタの放熱に関する配線を広い領域に大面積で形成することにより熱抵抗の低減が図れ、これによりバイポーラトランジスタの出力および効率の向上が可能となる。
【００２１】
さらに、配線を広い面積部に引き出すためプロセスが容易となり、安価な製品が得られる効果がある。
また、エミッタ配線の大面積部に大口径のバイアホールを形成し、裏面メタルに熱的に繋ぐことにより、このバイアホールを介して素子内で発生した熱を非常に効率良く基板側に逃がすことができ、熱抵抗の低減が可能となる。
また、エミッタ配線の大面積部にできるだけ厚いメッキ層を形成することにより、この厚いメッキ層がバイポーラトランジスタの動作領域で発生した熱を伝導、吸収し、効率良く基板側に逃がすことができ熱抵抗の低減が可能となる。
【００２２】
また、メッキ層を外装部品に接触させることにより、素子内で発生した熱を外装部品側と基板側に逃がすことができ、より効率的に熱抵抗の低減が可能となる。
【図面の簡単な説明】
【図１】この発明の実施の形態１であるバイポーラトランジスタの構造を示す平面図および部分断面図である。
【図２】この発明の実施の形態１であるバイポーラトランジスタの製造工程を示す断面図および部分平面図である。
【図３】この発明の実施の形態１であるバイポーラトランジスタの製造工程を示す断面図および部分平面図である。
【図４】この発明の実施の形態２であるバイポーラトランジスタの構造を示す部分平面図および断面図である。
【図５】この発明の実施の形態３であるバイポーラトランジスタの構造を示す部分平面図および断面図である。
【図６】この発明の実施の形態４であるバイポーラトランジスタの構造を示す部分断面図である。
【図７】この発明の実施の形態５であるバイポーラトランジスタの構造を示す部分平面図である。
【図８】この発明の実施の形態６であるバイポーラトランジスタの構造を示す部分平面図および断面図である。
【図９】この発明の実施の形態７であるバイポーラトランジスタの構造を示す部分平面図である。
【図１０】従来のバイポーラトランジスタの放熱構造を示す平面図および断面図である。
【符号の説明】
１ エミッタ配線、１ａ エミッタ配線の共有配線、２ ベース配線、
３ コレクタ配線、４ エミッタエアブリッジ、５ ベース電極、
５ａ ベース電極のコンタクト配線、６ コレクタ電極、
６ａ コレクタ電極のコンタクト配線、７ エミッタ電極、８ エミッタ、
８ａ ｎ−ＡｌＧａＡｓエミッタ層、９ ベース、
９ａ ｐ−ＧａＡｓベース層、１０ コレクタ、
１０ａ ｎ−ＧａＡｓコレクタ層、１１ 半絶縁基板、
１１ａ ＧａＡｓ半絶縁基板、１２ 裏面メタル、１３ 絶縁領域、
１４ バイアホール、１５ａ メッキ、１５ｂ 厚いメッキ、
１６ 外装部品、１７ ベースエアブリッジ、１８ コレクタエアブリッジ、
１９ ワイヤ、２０ 外部の入力用電極、２１ スクライブライン（チップ端）。
Claims (6)
- 半導体基板上に複数個並べて設けられた各動作領域の中にエミッタ層とエミッタ電極、ベース層とベース電極、コレクタ層とコレクタ電極がそれぞれ分離して形成されたバイポーラトランジスタにおいて、上記複数個の動作領域の中の各ベース電極を繋ぐベース配線および上記複数個の動作領域の中の各コレクタ電極を繋ぐコレクタ配線を、上記複数の動作領域の並んだ方向に対してほぼ平行に上記各動作領域に隣接して形成すると共に、上記複数個の動作領域の中のエミッタ電極にそれぞれ接続されたエミッタ配線を上記複数個の動作領域の中の隣接する動作領域間に位置して互いにほぼ平行に複数本形成し、これらのエミッタ配線を上記ベース配線およびコレクタ配線と電気的接触なしにほぼ直交させ、さらに上記ベース配線または上記コレクタ配線の外側で、上記各動作領域から離れた空き領域に引き出し、この空き領域に上記エミッタ配線同士を繋ぐように上記エミッタ配線の大面積部を設けたことを特徴とするバイポーラトランジスタ。
- 請求項１記載のバイポーラトランジスタにおいて、上記エミッタ配線の大面積部の一部を外部入力用電極と接続してエミッタ接地動作させるようにしたことを特徴とするバイポーラトランジスタ。
- 請求項１記載のバイポーラトランジスタにおいて、上記エミッタ配線の大面積部内に、広範囲のバイアホールを設けたことを特徴とするバイポーラトランジスタ。
- 請求項１記載のバイポーラトランジスタにおいて、上記エミッタ配線の大面積部上に、広範囲の厚いメッキを設けたことを特徴とするバイポーラトランジスタ。
- 請求項４記載のバイポーラトランジスタにおいて、上記厚いメッキを外装部品に接触させたことを特徴とするバイポーラトランジスタ。
- 請求項１〜請求項５のいずれか一項に記載のバイポーラトランジスタにおいて、上記エミッタ配線の大面積部は、外部入力用電極と接続するためのワイヤができるだけ短距離および等距離で、少なくとも一本以上、できるだけ数多く取付けられるように形成されていることを特徴とするバイポーラトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26887396A JP3595080B2 (ja) | 1995-11-27 | 1996-10-09 | バイポーラトランジスタ |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30718795 | 1995-11-27 | ||
| JP7-307187 | 1995-11-27 | ||
| JP26887396A JP3595080B2 (ja) | 1995-11-27 | 1996-10-09 | バイポーラトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09213711A JPH09213711A (ja) | 1997-08-15 |
| JP3595080B2 true JP3595080B2 (ja) | 2004-12-02 |
Family
ID=26548509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26887396A Expired - Lifetime JP3595080B2 (ja) | 1995-11-27 | 1996-10-09 | バイポーラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3595080B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2803102B1 (fr) * | 1999-12-23 | 2002-03-22 | Thomson Csf | Transistor bipolaire a heterojonction a collecteur en haut et procede de realisation |
| KR100818418B1 (ko) * | 2002-03-13 | 2008-04-01 | 주식회사 엘지이아이 | 이종접합 바이폴라 트랜지스터 |
| JP4955384B2 (ja) | 2004-03-30 | 2012-06-20 | 日本電気株式会社 | 半導体装置 |
-
1996
- 1996-10-09 JP JP26887396A patent/JP3595080B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09213711A (ja) | 1997-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0180285B1 (ko) | 반도체 장치와 그의 제조방법 | |
| JP4955384B2 (ja) | 半導体装置 | |
| JP4438133B2 (ja) | ヘテロ接合型バイポーラトランジスタおよびその製造方法 | |
| JP2019192729A (ja) | 半導体装置 | |
| JP3084541B2 (ja) | 縦型構造トランジスタ | |
| US12009273B2 (en) | Semiconductor apparatus including different thermal resistance values for different heat transfer paths | |
| CN111341738B (zh) | 半导体装置 | |
| JP3595080B2 (ja) | バイポーラトランジスタ | |
| JP2007527623A (ja) | 相補的窒化膜トランジスタの垂直およびコモンドレイン | |
| EP1178538A2 (en) | Heterojunction bipolar transistor with reduced thermal resistance | |
| US5793067A (en) | Hybrid transistor structure with widened leads for reduced thermal resistance | |
| JP4788096B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| US20210036134A1 (en) | Bipolar Transistor and Production Method Therefor | |
| CN113809036B (zh) | 半导体装置 | |
| JP2000156382A (ja) | 半導体装置及びその製造方法 | |
| JP2912906B1 (ja) | 半導体装置 | |
| US20220190124A1 (en) | Power amplifier | |
| TWI685969B (zh) | 雙載子電晶體 | |
| JPH11274381A (ja) | バイポーラトランジスタ装置の放熱構造 | |
| JP3279269B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP3072288B2 (ja) | 半導体装置 | |
| JP4880206B2 (ja) | Ｒｆ半導体装置 | |
| JP3233767B2 (ja) | トランジスタ | |
| JP3243454B2 (ja) | 縦型構造トランジスタ | |
| JP2005101402A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040831 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040902 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120910 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |