TWI841139B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI841139B
TWI841139B TW111149476A TW111149476A TWI841139B TW I841139 B TWI841139 B TW I841139B TW 111149476 A TW111149476 A TW 111149476A TW 111149476 A TW111149476 A TW 111149476A TW I841139 B TWI841139 B TW I841139B
Authority
TW
Taiwan
Prior art keywords
opening
insulating film
layer
redistribution layer
organic insulating
Prior art date
Application number
TW111149476A
Other languages
English (en)
Other versions
TW202331848A (zh
Inventor
佐治真理
黒川敦
柴田雅博
Original Assignee
日商村田製作所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商村田製作所股份有限公司 filed Critical 日商村田製作所股份有限公司
Publication of TW202331848A publication Critical patent/TW202331848A/zh
Application granted granted Critical
Publication of TWI841139B publication Critical patent/TWI841139B/zh

Links

Abstract

本發明提供一種半導體裝置,其可抑制於電晶體產生之應力。 半導體裝置,具有:半導體基板;至少1個電晶體,設於半導體基板,包含複數個半導體層;配線,設於電晶體上;第1絕緣膜,於與半導體基板垂直之第1方向俯視時,在與電晶體及配線重疊之區域設有第1開口;第1再配線層,設於第1絕緣膜上,於第1方向俯視時與至少1個電晶體重疊,經由第1開口而與配線電性連接;第2絕緣膜,覆蓋第1再配線層及第1絕緣膜而設置,於第1方向俯視時,在與至少第1再配線層的一部分重疊之區域設有第2開口;以及凸塊,經由第2開口而與第1再配線層電性連接;在與半導體基板平行之第2方向之第1絕緣膜之第1開口之寬度,大於在第2方向之第2絕緣膜之第2開口之寬度。

Description

半導體裝置
本發明係關於一種半導體裝置。
於專利文獻1中記載有具備異質接合型之雙極性電晶體的半導體裝置。專利文獻1所記載之半導體裝置,具有於電晶體之正上方設置之凸塊。凸塊經由覆蓋電晶體之有機絕緣膜(樹脂膜)之開口而與電晶體之射極電極電性連接。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開2019-149485號公報
[發明所欲解決之問題]
在與電晶體之台面構造之整個區域重疊而設有凸塊之情形時,雖散熱性提高(即,熱阻變小),但由於來自凸塊之應力而於台面構造產生裂痕等,而有半導體裝置之可靠性降低之可能性。
本發明之目的,在於提供一種可抑制於電晶體產生之應力之半導體裝置。 [解決問題之手段]
本發明之一態樣之半導體裝置,具有:半導體基板;至少1個電晶體,設於上述半導體基板,包含複數個半導體層;配線,設於上述電晶體上;第1絕緣膜,於與上述半導體基板垂直之第1方向俯視時,在與上述電晶體及上述配線重疊之區域設有第1開口;第1再配線層,設於上述第1絕緣膜上,於上述第1方向俯視時與至少1個上述電晶體重疊,經由上述第1開口而與上述配線電性連接;第2絕緣膜,覆蓋上述第1再配線層及上述第1絕緣膜而設置,於上述第1方向俯視時,在與至少上述第1再配線層的一部分重疊之區域設有第2開口;以及凸塊,經由上述第2開口而與上述第1再配線層電性連接;在與上述半導體基板平行之第2方向之上述第1絕緣膜之上述第1開口之寬度,大於在上述第2方向之上述第2絕緣膜之上述第2開口之寬度。 [發明效果]
根據本發明之半導體裝置,可抑制於電晶體產生之應力。
以下,根據圖式,對本發明之半導體裝置之實施形態進行詳細說明。此外,並非藉由此實施形態來限定本發明。各實施形態為例示,當然可將不同實施形態中所示之構成進行部分置換或者組合。第2實施形態以後,省略關於與第1實施形態共通之情況的記述,僅對不同點進行說明。尤其關於由同樣之構成所產生的同樣之作用效果,未於每個實施形態中逐次提及。
(第1實施形態) 圖1係第1實施形態之半導體裝置之俯視圖。此外,圖1係將各電晶體BT之詳細構成省略而示出,示意性地表示各電晶體之包含基極層4之台面構造及射極電極6之配置關係。又,於圖1中為了易於看清楚圖式,以二點鏈線來表示凸塊21。
如圖1所示,半導體裝置100具有:半導體基板1、電晶體群組Q1、第1有機絕緣膜16、第2有機絕緣膜19、射極配線11、第1再配線層18、及凸塊21。
以下之說明中,將與半導體基板1之表面平行之面內之一方向設為X軸方向Dx。又,將在與半導體基板1之表面平行之面內與X軸方向Dx正交之方向設為Y軸方向Dy。又,將與X軸方向Dx及Y軸方向Dy分別正交之方向設為Z軸方向Dz。Z軸方向Dz係與半導體基板1之表面垂直之方向。Z軸方向Dz為「第1方向」之一例,X軸方向Dx及Y軸方向Dy為「第2方向」之一例。又,本說明書中,所謂俯視,係表示當自Z軸方向Dz來看時之位置關係。
電晶體群組Q1設於半導體基板1之表面。電晶體群組Q1具有複數個電晶體BT。電晶體BT為異質接合型之雙極性電晶體(HBT:Heterojunction Bipolar Transistor)。電晶體BT亦稱為單位電晶體,單位電晶體係定義為構成電晶體群組Q1之最小電晶體。電晶體BT電性地並聯連接而構成電晶體群組Q1。
電晶體群組Q1之複數個電晶體BT並排排列於X軸方向Dx。複數個電晶體BT之包含基極層4之台面構造及射極電極6,分別於Y軸方向Dy延伸存在。
於圖1中,電晶體群組Q1具有3個以上之電晶體BT而構成。但,電晶體BT之數量及配置僅為一例,可適當變更。電晶體BT設置至少1個即可。又,雖於圖1中為了使說明易於理解,以1個電晶體群組Q1來表示,但亦可於同一半導體基板1上設置2個以上之電晶體群組。
第1再配線層18及凸塊21,在俯視時與電晶體群組Q1之複數個電晶體BT重疊。第1再配線層18,經由設於第1有機絕緣膜16之第1開口17而與射極配線11電性連接。
凸塊21,經由設於第2有機絕緣膜19之第2開口20,而與第1再配線層18電性連接。藉此,凸塊21經由第1再配線層18而與複數個電晶體BT電性連接。凸塊21俯視時呈長圓形狀,延伸存在於X軸方向Dx,沿著複數個電晶體BT的排列方向設置。凸塊21將並排於X軸方向Dx之複數個電晶體BT整體覆蓋而設置。又,凸塊21在Y軸方向Dy之寬度,亦可大於複數個電晶體BT之包含基極層4之台面構造及射極電極6在Y軸方向Dy之寬度。
又,關於第1再配線層18、凸塊21、設於第1有機絕緣膜16之第1開口17、及設於第2有機絕緣膜19之第2開口20之詳細關係於後說明。
其次,對半導體裝置100之詳細之剖面構成進行說明。圖2係圖1之II-II'剖面圖。如圖2所示,於半導體裝置100中,電晶體BT包含子集極層2、集極層3、基極層4、射極層5、射極電極6、基極電極7、及集極電極8。電晶體BT,在半導體裝置100上依序積層子集極層2、集極層3、基極層4、射極層5、射極電極6。又,基極電極7設於基極層4上,集極電極8設於子集極層2上。
本實施形態之台面構造,係於電晶體BT所具有之半導體層(子集極層2、集極層3、基極層4、射極層5)之中,由1個或複數個半導體層所構成。例如,台面構造係由集極層3及基極層4所構成之集極台面。
更具體而言,半導體基板1例如為半絕緣性GaAs(砷化鎵)基板。子集極層2設於半導體基板1上。子集極層2為高濃度n型GaAs層,厚度例如為0.5 μm左右。集極層3設於子集極層2上。集極層3為n型GaAs層,厚度例如為1 μm左右。基極層4設於集極層3上。基極層4為p型GaAs層,厚度例如為100 nm左右。
射極層5設於基極層4上。雖省略圖示,射極層5例如自基極層4側起包含本質射極層、以及設於其上部之射極台面層。本質射極層為n型InGaP(磷化銦鎵)層,厚度例如為30 nm以上、40 nm以下。射極台面層以高濃度n型GaAs層與高濃度n型InGaAs層形成。高濃度n型GaAs層與高濃度n型InGaAs層之厚度分別為例如100 nm左右。射極台面層之高濃度n型InGaAs層係為了進行與射極電極6之歐姆接觸而設置。
基極層4及集極層3磊晶成長於半導體基板1上之後,實施蝕刻加工處理而形成台面構造。此外,亦可不除去集極層3之下部,由基極層4與集極層3之上部來形成台面構造。
集極電極8係接觸於子集極層2而設於子集極層2上。集極電極8例如於X軸方向Dx上與台面構造(基極層4及集極層3)相鄰而配置。集極電極8例如具有依序積層有AuGe(金鍺)膜、Ni(鎳)膜、Au(金)膜之積層膜。AuGe膜之膜厚例如為60 nm。Ni膜之膜厚例如為10 nm。Au膜之膜厚例如為200 nm。
基極電極7係接觸於基極層4而設於基極層4上。基極電極7係依序積層有Ti膜、Pt膜、Au膜之積層膜。Ti膜之膜厚例如為50 nm。Pt膜之膜厚例如為50 nm。Au膜之膜厚例如為200 nm。
射極電極6係與射極層5接觸而設於射極層5上。射極電極6為Ti(鈦)膜。Ti膜之膜厚例如為50 nm。
此外,於半導體基板1上,與子集極層2相鄰而設有絕緣區域2b。絕緣區域2b藉由離子注入技術而絕緣化。藉由絕緣區域2b,元件間(複數個電晶體BT間)絕緣。
無機絕緣膜9,除了射極電極6的一部分以外覆蓋複數個電晶體BT而設於子集極層2及絕緣區域2b上。無機絕緣膜9例如為SiN(氮化矽)層。無機絕緣膜9可為單層,或者亦可積層複數個氮化物層或氧化物層。
射極配線11覆蓋複數個電晶體BT而設於無機絕緣膜9上。於無機絕緣膜9之俯視時與射極電極6重疊之區域設有射極開口10,射極配線11於射極開口10與射極電極6電性連接。
第1有機絕緣膜16覆蓋射極配線11的一部分而設於無機絕緣膜9上。第1有機絕緣膜16例如為使用聚醯亞胺、BCB(benzocyclobutene,苯環丁烯)等有機材料之有機保護膜。於第1有機絕緣膜16,在俯視時與複數個電晶體BT、射極電極6及射極配線11重疊之區域設有第1開口17。
第1再配線層18設於第1有機絕緣膜16上,與複數個電晶體BT重疊,經由第1開口17而與射極配線11電性連接。
第2有機絕緣膜19覆蓋第1再配線層18的一部分而設於第1有機絕緣膜16上。在俯視時第2有機絕緣膜19之與第1再配線層18重疊之區域設置第2開口20。凸塊21設於與第2開口20重疊之區域,經由第2開口20而與第1再配線層18電性連接。藉由此種構成,凸塊21經由第1開口17及第2開口20而與複數個電晶體BT之射極電極6電性連接。凸塊21為柱凸塊,例如使用銅(Cu)。凸塊21,除了Cu之外,亦使用鋁(Al)或金(Au)等低電阻之金屬材料。
此外,於圖2中雖省略圖示,但亦可在凸塊21與第1再配線層18之間,設置擴散防止層或鍍敷之種晶層等金屬膜。作為擴散防止層或種晶層,例如使用鎳(Ni)、鈦(Ti)、鎢(W)、鉻(Cr)等材料。
在X軸方向Dx之第1有機絕緣膜16之第1開口17之寬度R1,大於在X軸方向Dx之第2有機絕緣膜19之第2開口20之寬度R2。換言之,俯視時,形成第2開口20之第2有機絕緣膜19之內周面,形成於比形成第1開口17之第1有機絕緣膜16之內周面更內側之區域(參照圖1)。
在此,第1有機絕緣膜16之第1開口17之寬度R1,設為形成第1開口17之第1有機絕緣膜16之內周面與半導體基板1側之射極配線11接觸之位置之在X軸方向Dx之距離。同樣地,第2有機絕緣膜19之第2開口20之寬度R2,設為形成第2開口20之第2有機絕緣膜19之內周面與半導體基板1側之第1再配線層18接觸之位置之在X軸方向Dx之距離。
又,設於第2有機絕緣膜19上之凸塊21在X軸方向Dx之寬度,大於第1開口17之寬度R1及第2開口20之寬度R2。凸塊21,在第2開口20之底部與第1再配線層18接觸。如上所述,第1開口17之寬度R1形成為大於第2開口20之寬度R2。換言之,在第2開口20內凸塊21與第1再配線層18接觸之部分在X軸方向Dx之寬度(第2開口20之寬度R2)小於第1開口17之寬度R1。
此外,於第2有機絕緣膜19上之凸塊21在X軸方向Dx之寬度並不特別限定,可適當變更。例如,凸塊21在X軸方向Dx之寬度,可大於第2開口20之寬度R2、且小於第1開口17之寬度R1。
如以上所說明,本實施形態之半導體裝置100具有:半導體基板1;至少1個電晶體BT,設於半導體基板1,包含複數個半導體層;射極配線11(配線),設於電晶體BT上;第1有機絕緣膜16(第1絕緣膜),在與電晶體BT及射極配線11重疊之區域設有第1開口17;第1再配線層18,設於第1有機絕緣膜16(第1絕緣膜)上,俯視時與至少1個電晶體BT重疊,經由第1開口17而與射極配線11電性連接;第2有機絕緣膜19(第2絕緣膜),覆蓋第1再配線層18及第1有機絕緣膜16而設置,在與至少第1再配線層18的一部分重疊之區域設有第2開口20;以及凸塊21,經由第2開口20而與第1再配線層18電性連接。在與半導體基板1平行之X軸方向Dx之第1有機絕緣膜16之第1開口17之寬度R1,大於在X軸方向Dx之第2有機絕緣膜19之第2開口20之寬度R2。
藉此,半導體裝置100中,凸塊21覆蓋複數個電晶體BT之台面構造之整個區域而設置,可提高散熱性。又,當將半導體裝置100構裝於印刷配線基板等外部基板時所產生之熱應力,自凸塊21施加於複數個電晶體BT之台面構造。於本實施形態中,在X軸方向Dx之第1有機絕緣膜16之第1開口17之寬度R1,形成為大於在X軸方向Dx之第2有機絕緣膜19之第2開口20之寬度R2。因此,即使在應力集中於凸塊21之外緣側(凸塊21之與第2有機絕緣膜19之內周面接觸之部分)之情形時,自凸塊21傳導至第1再配線層18之應力,在第1再配線層18之與第1開口17重疊之區域被分散。亦即,抑制應力集中在第1再配線層18之外緣側(第1再配線層18之與第1有機絕緣膜16之內周面接觸之部分)。此結果,於本實施形態中,可抑制自凸塊21經由第1再配線層18而施加於電晶體BT之台面構造之熱應力。
圖3係用以說明實施例及比較例之半導體裝置之開口寬度及有無發生不良之關係的表。如圖3所示,比較例1、2分別係具有第1開口17之寬度R1形成為小於第2開口20之寬度R2之構成之半導體裝置。具體而言,比較例1之半導體裝置,第1開口17之寬度R1為49 μm,第2開口20之寬度R2為69 μm。比較例2之半導體裝置,第1開口17之寬度R1為61 μm,第2開口20之寬度R2為69 μm。實施例之半導體裝置100,第1開口17之寬度R1為73 μm,第2開口20之寬度R2為69 μm。
於比較例1、2之半導體裝置,在任一個電晶體BT之台面構造皆產生裂痕。更詳細而言,於比較例1、2中,第1開口17之寬度R1形成為小於第2開口20之寬度R2之構成,亦即設於第2開口20內之凸塊21之外緣側(凸塊21之與第2有機絕緣膜19之內周面接觸之部分)位於比第1開口17更外側之構成。來自凸塊21之應力,係主要於硬的材料傳導而到達電晶體BT之台面構造。亦即,由於第1有機絕緣膜16及第2有機絕緣膜19,相較於第1再配線層18等之金屬材料楊氏模量較小,因此,熱應力的大部分集中於第1再配線層18及射極配線11之配線部位而傳導至電晶體BT之台面構造。因此,來自凸塊21之應力集中於凸塊21之外緣側(凸塊21之與第2有機絕緣膜19之內周面接觸之部分),進而,集中於第1再配線層18之外緣側(第1再配線層18之與第1有機絕緣膜16之內周面接觸之部分)而傳導至電晶體BT側。此結果,於比較例1、2中,熱應力會集中在電晶體BT之台面構造的一部分,於電晶體BT之台面構造發生裂痕。
實施例之半導體裝置100,於電晶體BT之台面構造未產生裂痕。實施例之半導體裝置100,係第1開口17之寬度R1形成為大於第2開口20之寬度R2之構成,如上所述,自凸塊21傳導至第1再配線層18之應力,在第1再配線層18之與第1開口17重疊之區域被分散。如上所述,揭示了實施例之半導體裝置100中,於比較例1、2中所說明之應力之集中被抑制,可抑制於電晶體BT之台面構造之裂痕之發生。
(第2實施形態) 圖4係第2實施形態之半導體裝置之剖面圖。如圖4所示,於第2實施形態中,與上述之第1實施形態不同,係對具有在與半導體基板1垂直之方向,設在集極電極8與射極配線11及第1再配線層18之間之重疊有機絕緣膜12之構成進行說明。此外,因複數個電晶體BT及第1有機絕緣膜16之第1開口17、第2有機絕緣膜19之第2開口20等之構成與第1實施形態相同,故省略重複之說明。
於第2實施形態之半導體裝置100A中,重疊有機絕緣膜12係重疊於電晶體BT之集極電極8而設置。在集極電極8上,依序積層無機絕緣膜9、重疊有機絕緣膜12、射極配線11及第1再配線層18。於本實施形態中,由於具有重疊有機絕緣膜12,因此,可確保集極–射極間之絕緣。
重疊有機絕緣膜12,設於俯視時與由集極層3、基極層4及射極層5所構成之台面構造不重疊之區域。於此情形,當著眼於射極配線11及重疊有機絕緣膜12時,由於重疊有機絕緣膜12相較於射極配線11楊氏模量較小,因此熱應力的大部分集中於未設有重疊有機絕緣膜12之部分之射極配線11,藉由電晶體BT之台面構造而能傳導較大之應力。
於本實施形態中,在X軸方向Dx之第1有機絕緣膜16之第1開口17之寬度R1,大於在X軸方向Dx之第2有機絕緣膜19之第2開口20之寬度R2。因此,自凸塊21經由第1再配線層18而傳導至射極配線11之應力之集中被抑制。因此,即使係在集極電極8上設有重疊有機絕緣膜12之構成,亦可抑制應力往電晶體BT之台面構造之集中,可抑制裂痕之發生。
此外,圖4中所示之重疊有機絕緣膜12之形狀、厚度等僅係示意性表示,可視集極電極8及射極配線11之構成或所要求之絕緣特性而適當變更。
(第3實施形態) 圖5係第3實施形態之半導體裝置之剖面圖。如圖5所示,於第3實施形態中,與上述之第1實施形態及第2實施形態不同,係對半導體裝置100B所具有之第3有機絕緣膜26及第2再配線層28之構成進行說明。
於第3實施形態之半導體裝置100B中,第3有機絕緣膜26(第3絕緣膜)設在第1有機絕緣膜16與第2有機絕緣膜19之間,於與至少第1再配線層18的一部分重疊之區域設置第3開口27。第2再配線層28設於第3有機絕緣膜26上。更詳細而言,第2再配線層28設在第1再配線層18與凸塊21之間,經由第3開口27而與第1再配線層18電性連接。又,第2有機絕緣膜19覆蓋第2再配線層28而設於第3有機絕緣膜26上。第2有機絕緣膜19之第2開口20設於與第2再配線層28的至少一部分重疊之區域。
在X軸方向Dx之第3有機絕緣膜26之第3開口27之寬度R3,大於在X軸方向Dx之第2有機絕緣膜19之第2開口20之寬度R2。又,在X軸方向Dx之第3有機絕緣膜26之第3開口27之寬度R3,大於在X軸方向Dx之第1有機絕緣膜16之第1開口17之寬度R1。又,與第1實施形態及第2實施形態同樣地,在X軸方向Dx之第1有機絕緣膜16之第1開口17之寬度R1,大於在X軸方向Dx之第2有機絕緣膜19之第2開口20之寬度R2。
亦即,在與半導體基板1垂直之方向,第3開口27配置在第2開口20與第1開口17之間,第3開口27之寬度R3大於第1開口17之寬度R1及第2開口20之寬度R2。
於本實施形態中,自凸塊21傳導至第2再配線層28之應力,在第2再配線層28之與第2開口20重疊之區域被分散。亦即,抑制應力集中在第2再配線層28之外緣側(第2再配線層28之與第3有機絕緣膜26之內周面接觸之部分)。而且,由於在第2再配線層28之外緣側之應力集中被抑制,因此,自第2再配線層28傳導至第1再配線層18之應力,在與第1開口17重疊之區域被分散。亦即,抑制應力集中在第1再配線層18之外緣側(第1再配線層18之與第1有機絕緣膜16之內周面接觸之部分)。此結果,於第3實施形態中,亦可抑制自凸塊21經由第2再配線層28及第1再配線層18而施加於電晶體BT之台面構造之熱應力。
如此,即使為覆蓋電晶體BT而設置3層以上之有機絕緣膜,且分別形成有開口之構成,亦能在與半導體基板1垂直之方向,將在靠近電晶體BT之位置設置之第1有機絕緣膜16之第1開口17之寬度R1,形成為大於在最遠離電晶體BT之位置設置之第2有機絕緣膜19之第2開口20之寬度R2,藉此,可抑制自凸塊21施加於電晶體BT之台面構造之熱應力。換言之,第2再配線層28之第3開口27之寬度R3,不限於大於第1開口17之寬度R1及第2開口20之寬度R2之構成,可增加第3開口27之自由度。
(第3實施形態之變形例) 圖6係第3實施形態之變形例之半導體裝置之說明圖。如圖6所示,於第3實施形態之變形例之半導體裝置100C中,與上述第3實施形態不同,係對第3開口27之寬度R3形成為小於第1開口17之寬度R1及第2開口20之寬度R2之構成進行說明。
在X軸方向Dx之第3有機絕緣膜26之第3開口27之寬度R3,小於在X軸方向Dx之第2有機絕緣膜19之第2開口20之寬度R2。又,在X軸方向Dx之第3有機絕緣膜26之第3開口27之寬度R3,小於在X軸方向Dx之第1有機絕緣膜16之第1開口17之寬度R1。又,與第1實施形態及第2實施形態同樣地,在X軸方向Dx之第1有機絕緣膜16之第1開口17之寬度R1,大於在X軸方向Dx之第2有機絕緣膜19之第2開口20之寬度R2。
亦即,在與半導體基板1垂直之方向,第3開口27配置在第2開口20與第1開口17之間,第3開口27之寬度R3小於第1開口17之寬度R1及第2開口20之寬度R2。
於本實施形態中,自凸塊21傳導至第2再配線層28之應力,集中於第2再配線層28之外緣側(第2再配線層28之與第3有機絕緣膜26之內周面接觸之部分)。又,即使在應力集中於第2再配線層28之外緣側(第2再配線層28之與第3有機絕緣膜26之內周面接觸之部分)之情形,自第2再配線層28傳導至第1再配線層18之應力,在與第1開口17重疊之區域被分散。亦即,即使係第3開口27之寬度R3形成為較小之構成,亦可抑制應力集中在第1再配線層18之外緣側(第1再配線層18之與第1有機絕緣膜16之內周面接觸之部分)。此結果,於本變形例中,亦可抑制自凸塊21經由第2再配線層28及第1再配線層18而施加於電晶體BT之台面構造之熱應力。
此外,第3開口27之寬度R3,不限於小於第1開口17之寬度R1及第2開口20之寬度R2之構成,亦可係第1開口17之寬度R1與第2開口20之寬度R2之間之大小。亦即,亦可係第3開口27之寬度R3大於第2開口20之寬度R2、且第1開口17之寬度R1大於第3開口27之寬度R3之構成。
(半導體裝置之製造方法) 圖7係用以說明半導體裝置之製造步驟之說明圖。如圖7所示,在半導體裝置1上設置複數個電晶體BT及各絕緣膜,覆蓋複數個電晶體BT及各絕緣膜而形成射極配線11(步驟ST11)。射極配線11覆蓋無機絕緣膜9及射極開口10而設置,在射極開口10與複數個電晶體BT之射極電極6接觸。射極配線11使用具有良好的導電性之金屬材料。
其次,覆蓋射極配線11而形成第1有機絕緣膜16,在與射極配線11重疊之區域設置第1開口17(步驟ST12)。第1開口17,係藉由光微影及蝕刻等將第1有機絕緣膜16圖案化而形成。
其次,覆蓋第1有機絕緣膜16之第1開口17而在第1有機絕緣膜16上設置第1再配線層18(步驟ST13)。於第1開口17之底部,第1再配線層18與射極配線11接觸。
其次,覆蓋第1再配線層18及第1有機絕緣膜16而形成第2有機絕緣膜19,在第2有機絕緣膜19之與第1再配線層18的一部分重疊之區域形成第2開口20(步驟ST14)。第2有機絕緣膜19之第2開口20之寬度,形成為小於第1有機絕緣膜16之第1開口17之寬度。
其次,在第2有機絕緣膜19及第1再配線層18上形成凸塊21(步驟ST15)。凸塊21能以任何步驟形成,例如藉由鍍敷形成。於此情形,供電膜(省略圖示)作為凸塊21之基底層而設於第2有機絕緣膜19及第1再配線層18上。
此外,圖7所示之製造步驟僅係一例,可進行適當變更。例如,再配線層及有機絕緣膜,藉由重複進行步驟ST12及步驟ST13之步驟,來形成複數層亦可。
又,於上述之各實施形態中,雖以重疊於複數個電晶體BT而設有1個凸塊之半導體裝置為例來進行說明,但並不限定於此。亦可係重疊於1個電晶體而形成有1個凸塊之半導體裝置。又,作為凸塊,雖以柱凸塊為例來進行說明,但除柱凸塊以外,例如亦可為焊料凸塊或柱狀凸塊。
又,上述之各實施形態中所示之各構成之材料、厚度、尺寸等僅為例示,亦可適當變更。子集極層2、集極層3、基極層4、射極層5或各種配線之材料或厚度亦可適當變更。
此外,上述之實施形態係用以使本發明容易理解,並非用於限定解釋本發明。本發明可於不脫離其主旨之情況下進行變更/改良,並且本發明中亦包含其均等物。
1:半導體基板 2:子集極層 2b:絕緣區域 3:集極層 4:基極層 5:射極層 6:射極電極 7:基極電極 8:集極電極 9:無機絕緣膜 10:射極開口 11:射極配線 12:重疊有機絕緣膜 16:第1有機絕緣膜 17:第1開口 18:第1再配線層 19:第2有機絕緣膜 20:第2開口 21:凸塊 26:第3有機絕緣膜 27:第3開口 28:第2再配線層 100、100A、100B、100C:半導體裝置 R1、R2、R3:寬度 BT:電晶體 Q1:電晶體群組
[圖1]係第1實施形態之半導體裝置之俯視圖。 [圖2]係圖1之II-II'剖面圖。 [圖3]係用以說明實施例及比較例之半導體裝置之開口寬度及有無發生不良之關係的表。 [圖4]係第2實施形態之半導體裝置之剖面圖。 [圖5]係第3實施形態之半導體裝置之剖面圖。 [圖6]係第3實施形態之變形例之半導體裝置之說明圖。 [圖7]係用以說明半導體裝置之製造步驟之說明圖。
1:半導體基板
2:子集極層
2b:絕緣區域
3:集極層
4:基極層
5:射極層
6:射極電極
7:基極電極
8:集極電極
9:無機絕緣膜
10:射極開口
11:射極配線
16:第1有機絕緣膜
17:第1開口
18:第1再配線層
19:第2有機絕緣膜
20:第2開口
21:凸塊
100:半導體裝置
R1、R2:寬度
BT:電晶體

Claims (5)

  1. 一種半導體裝置,具有: 半導體基板; 至少1個電晶體,設於上述半導體基板,包含複數個半導體層; 配線,設於上述電晶體上; 第1絕緣膜,於與上述半導體基板垂直之第1方向俯視時,在與上述電晶體及上述配線重疊之區域設有第1開口; 第1再配線層,設於上述第1絕緣膜上,於上述第1方向俯視時與至少1個上述電晶體重疊,經由上述第1開口而與上述配線電性連接; 第2絕緣膜,覆蓋上述第1再配線層及上述第1絕緣膜而設置,於上述第1方向俯視時,在與至少上述第1再配線層的一部分重疊之區域設有第2開口;以及 凸塊,經由上述第2開口而與上述第1再配線層電性連接; 在與上述半導體基板平行之第2方向之上述第1絕緣膜之上述第1開口之寬度,大於在上述第2方向之上述第2絕緣膜之上述第2開口之寬度。
  2. 如請求項1之半導體裝置,其中, 上述電晶體,具有與集極層連接之集極電極; 上述半導體裝置具有:在上述第1方向,設在上述集極電極與設於上述電晶體上之上述配線及上述第1再配線層之間之重疊有機絕緣膜。
  3. 如請求項1或2之半導體裝置,其具有: 第3絕緣膜,設於上述第1絕緣膜與上述第2絕緣膜之間,於上述第1方向俯視時,在與至少上述第1再配線層的一部分重疊之區域設有第3開口;以及 第2再配線層,設於上述第1再配線層與上述凸塊之間,經由上述第3開口而與上述第1再配線層電性連接。
  4. 如請求項1或2之半導體裝置,其具有: 在上述第2方向並排排列之複數個上述電晶體; 上述凸塊及上述第1絕緣膜之上述第1開口跨越複數個上述電晶體而設置。
  5. 如請求項3之半導體裝置,其具有: 在上述第2方向並排排列之複數個上述電晶體; 上述凸塊及上述第1絕緣膜之上述第1開口跨越複數個上述電晶體而設置。
TW111149476A 2022-01-07 2022-12-22 半導體裝置 TWI841139B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022001852 2022-01-07
JP2022-001852 2022-01-07

Publications (2)

Publication Number Publication Date
TW202331848A TW202331848A (zh) 2023-08-01
TWI841139B true TWI841139B (zh) 2024-05-01

Family

ID=

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021197474A (ja) 2020-06-16 2021-12-27 株式会社村田製作所 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021197474A (ja) 2020-06-16 2021-12-27 株式会社村田製作所 半導体装置

Similar Documents

Publication Publication Date Title
TWI557801B (zh) Semiconductor device
CN111223920B (zh) 半导体装置
US10566303B2 (en) Semiconductor element
TWI721634B (zh) 半導體裝置
US11948986B2 (en) Semiconductor device
TWI841139B (zh) 半導體裝置
TWI719455B (zh) 半導體裝置
WO2023132233A1 (ja) 半導体装置
US11652016B2 (en) Semiconductor device
WO2023132231A1 (ja) 半導体装置
TWI832218B (zh) 半導體裝置
TWI820831B (zh) 半導體裝置
US20240047398A1 (en) Semiconductor device
TWI843976B (zh) 半導體裝置
US20220190124A1 (en) Power amplifier
WO2023210642A1 (ja) 半導体装置
TW202230519A (zh) 半導體裝置
JP2000100937A (ja) 半導体装置