JP4951865B2 - 半導体発光素子 - Google Patents
半導体発光素子 Download PDFInfo
- Publication number
- JP4951865B2 JP4951865B2 JP2005057873A JP2005057873A JP4951865B2 JP 4951865 B2 JP4951865 B2 JP 4951865B2 JP 2005057873 A JP2005057873 A JP 2005057873A JP 2005057873 A JP2005057873 A JP 2005057873A JP 4951865 B2 JP4951865 B2 JP 4951865B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- light emitting
- semiconductor layer
- metal film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
Description
しかし、p側の電極材料として銀を用いた場合には、外部等との接続のために銀電極表面の一部を露出させることが必要であり、これが一因となってマイグレーションが発生、促進され、発光強度及び寿命の低下等を招くという問題があった。
これに対して、銀電極と銀を含まない電極材料との間に、複数の貫通孔を有するSiO2膜を配置し、この貫通孔を通じて銀電極と銀を含まない電極材料との電気的接続を行い、銀のマイグレーションを防止する方法が提案されている(例えば、特許文献1)。
また、SiO2膜による物理的な遮断によって、銀を含まない電極材料への銀のマイグレーションが抑えられるとしても、窒化物半導体層への銀のマイグレーションを有効に防止するまでには至っておらず、依然として銀のマイグレーションに起因する発光強度の低下、発光素子の寿命の低下を抑制することができないのが現状である。
本発明は上記課題に鑑みなされたものであり、窒化物半導体層上に高反射効率を有する銀又は銀を主体とする電極が接触して形成されている場合において、銀の窒化物半導体へのマイグレーションを有効に防止するとともに、電極の剥がれ等に起因する物理的な損傷を防止し、より信頼性の高い、高品質の半導体発光素子を得ることを目的とする。
窒化物半導体層と、該窒化物半導体層に接続された電極とを含んで構成される半導体素子であって、
前記電極は、前記窒化物半導体層に接触する銀又は銀合金を含む金属膜を含んでなり、
前記窒化物半導体層は、その表面において、前記電極の外周の少なくとも一部領域に溝が配置されるように該電極が接続されていることを特徴とする。
また、窒化物半導体層は、厚さが異なる領域及び同一の領域に連続する側面と、該同一の領域の表面とが鋭角をなすことが好ましい。
さらに、電極は、銀又は銀合金からなる第1金属膜と、該第1金属膜とは異なる材料からなり、かつ該第1金属膜を被覆する第2金属膜とを有することが好ましい。
また、第2金属膜は、窒化物半導体層よりも層が厚い領域又は窒化物半導体層と層の厚さが異なる領域にまで連続した膜である及び/又は窒化物半導体層にショットキー接続されてなることが好ましい。
また、電極の一部を被覆する絶縁膜を有し、特に、絶縁膜が窒化物半導体層よりも層が厚い領域又は窒化物半導体層と層の厚さが異なる領域の上方にまで連続した膜であり、絶縁膜が、窒化シリコンまたは窒化酸化シリコンからなる群から選択される少なくとも1種であることが好ましい。
さらに、第1金属膜は、少なくとも、銀又は銀合金からなる膜と、該膜上に配置された銀と実質的に反応しない金属膜との積層膜により形成されてなることが好ましい。
また、窒化物半導体層は、第1導電型の窒化物半導体層上に有する第2導電型の窒化物半導体層であり、特に、窒化物半導体層よりも層が厚い領域又は窒化物半導体層と層の厚さが異なる領域がp型窒化物半導体層にあることが好ましい。
銀又は銀合金からなる第1金属膜の上に、さらに、第1金属膜を被覆する第2金属膜が形成されている場合には、第1金属膜が露出されないために、第1金属膜と水分との接触を阻止することができ、より一層、銀のマイグレーションを防止することが可能になる。
さらに、第2金属膜は、少なくとも金属膜と接触する領域において銀と実質的に反応しない金属、例えば、ニッケルによって形成されている場合には、窒化物半導体との界面近傍において、銀の存在率を減少させることがない。つまり、金属膜中の銀が、第2金属膜との反応によって第2金属膜側に拡散、移動等をすることを防止することができ、発光層から照射された光を、窒化物半導体の表面付近において、高効率で反射させることができ、より発光効率を高めることが可能となる。
また、電極がp型窒化物半導体層に接続されている場合には、上述した効果に加え、電子の拡散が起こりにくいp型窒化物半導体層において、良好なオーミックコンタクトを確保して、電流拡散をより向上させながら、発光層からの光の反射効率を最大限に発揮させることができる。したがって、光の取り出し効率を向上させることができ、高品質、高性能の発光素子を得ることができる。
窒化物半導体層上に形成される電極は、窒化物半導体層に接続されており、少なくとも銀又は銀合金からなる金属膜(以下「第1金属膜」と記す)を含んで形成される。また、第1金属膜を被覆するように、第1金属膜とは異なる材料からなる第2金属膜を有していることが好ましい。この電極、特に第1金属膜は、オーミック接続されていることが好ましい。第1金属膜の半導体層に対するオーミック性は、第2金属膜の半導体層に対するオーミック性よりも良好であることがより好ましい。ここでオーミック接続とは、当該分野で通常用いられている意味であり、例えば、その電流−電圧特性が直線又は略直線となる接合を指す。また、デバイス動作時の接合部での電圧降下及び電力損失が無視できるほど小さいことを意味する。よって、オーミックに接触するとは、その電流―電圧特性がより直線に近づいていることを意味する。第1金属膜は、半導体層にオーミック接続されて効率的な電流の投入を図るとともに、発光層からの光を効率よく反射させることを意図するものであるため、半導体層上の略全面に、広い面積で形成されることが好ましい。
銀合金としては、銀と、Pt、Co、Au、Pd、Ti、Mn、V、Cr、Zr、Rh、Cu、Al、Mg、Bi、Sn、Ir、Ga、Nd及びReからなる群から選択される1種又は2種以上の電極材料との合金が挙げられる。なお、Niは銀とは合金化されにくいが、銀膜中にNi元素を含むものであってもよい。
最下層以外の膜は、銀又は銀合金であってもよいし、銀又は銀合金を含まない電極材料により形成されていてもよい。また、最下層以外の膜は、これら電極材料及びNiを含む群から選択される1種又は2種以上の金属又は合金の単層膜又は2層以上の積層膜、銀と実質的に反応しない金属膜等であることが好ましい。
基板としては、例えば、サファイア、スピネル、SiC、GaN、GaAs等の公知の絶縁性基板及び導電性基板を用いることができる。なかでも、サファイア基板が好ましい。
絶縁性基板は、最終的に取り除いてもよいし、取り除かなくてもよい。絶縁性基板を取り除く場合、p電極及びn電極は、同一面側に形成されていてもよいし、異なる面に形成されていてもよい。絶縁性基板を取り除かない場合、通常、p電極およびn電極はいずれも窒化物半導体層上の同一面側に形成されることになる。
(1)GaNよりなるバッファ層(膜厚:200Å)、Siドープn型GaNよりなるn側コンタクト層(4μm)、アンドープIn0.2Ga0.8Nよりなる単一量子井戸構造の発光層(30Å)、Mgドープp型Al0.1Ga0.9Nよりなるp型クラッド層(0.2μm)、Mgドープp型GaNよりなるp側コンタクト層(0.5μm)。
さらに、p側多層膜層とp側コンタクト層との間に、GaN又はAlGaN(2000Å)で形成してもよい。この層は、アンドープで形成され、隣接する層からのMgの拡散により、p型を示す。この層を設けることで、発光素子の静電耐圧が向上する。この層は、静電保護機能を別途設けた発光装置に用いる場合にはなくてもよいが、発光素子外部に静電保護素子など、静電保護手段を設けない場合には、静電耐圧を向上させることができるので設けることが好ましい。
さらに、p型窒化物半導体層の上にInGaN層(30〜100Å、好ましくは50Å)を有してもよい。これにより、このInGaN層が電極と接するp側コンタクト層となる。このようにMgがドープされていない層であっても、隣接するp型半導体層よりも相対的に膜厚が薄ければ、p電極を形成するp型窒化物半導体層として機能する。
なお、絶縁膜は、電極を完全に被覆している必要はなく、電極が他の端子との接続のために必要な領域を除いて被覆されていることが好ましい。絶縁膜の膜厚は、例えば、400〜1000nm程度が適当である。
本発明の半導体発光素子は、少なくとも、上述した露出領域であって第1電極が形成されていない領域(半導体発光素子の外縁部も含む)に、複数の凹凸が形成されていることが好ましい。つまり、後述するように、発光層が存在しているとしても、正孔及び電子が供給されないために、発光層として機能せず、それ自体発光しない領域に、複数の凹凸が形成されていることが好ましい。
さらに、凸部は、半導体積層構造の出射端面とほぼ垂直をなす方向において、2以上、好ましくは3以上、少なくとも部分的に重複して配置されていることが好ましい。これにより、発光層からの光が、高確率で凸部に作用させることとなるので、上記効果をより容易に得ることができる。
支持基板は、少なくとも発光素子の電極に対向する面に配線が施され、任意に保護素子等が形成されていてもよく、フリップチップ実装された発光素子を固定・支持する。支持基板は、発光素子と熱膨張係数がほぼ等しい材料、例えば、窒化物半導体発光素子に対して窒化アルミニウムが好ましい。これにより、支持基板と発光素子との間に発生する熱応力の影響を緩和することができる。また、静電保護素子等の機能を付加することができ、安価であるシリコンを用いてもよい。配線のパターンは、特に限定されるものではないが、例えば、正負一対の配線パターンが絶縁分離されて互いに一方を包囲するように形成されることが好ましい。
支持基板をリード電極に接続する際には、発光素子に対向する面からリード電極に対向する面にかけて導電部材により配線が施されていてもよい。
色ムラを減少させるためには、各蛍光体の平均粒径及び形状は同程度であることが好ましい。蛍光体の粒径は、例えば、特開2004−207688号に記載の体積基準粒度分布曲線により測定することができる。
(i)希土類アルミン酸塩、
(ii)窒化物又は酸窒化物、
(iii)アルカリ土類ケイ酸塩、アルカリ土類窒化ケイ素、
(iv)アルカリ土類金属ハロゲンアパタイト、
(v)アルカリ土類金属ホウ酸ハロゲン、
(vi)アルカリ土類金属アルミン酸塩、
(vii)硫化物、
(viii)アルカリ土類チオガレート、
(ix)ゲルマン酸塩、
(x)希土類ケイ酸塩、
(xi)Eu等のランタノイド系元素で主に賦活された有機及び有機錯体等の種々の蛍光物質が挙げられる。これらの蛍光物質は公知のもののいずれをも用いることができる。
LxJyN((2/3)x+(4/3)y):R
LxJyOzN((2/3)x+(4/3)y-(2/3)z):R
LxJyQtOzN((2/3)x+(4/3)y+t-(2/3)z):R
(Lは、Be、Mg、Ca、Sr、Ba、Znからなる群から選ばれる少なくとも1種の第II族元素である。Jは、C、Si、Ge、Sn、Ti、Zr、Hfからなる群から選ばれる少なくとも1種の第IV族元素である。Qは、B、Al、Ga、Inからなる群から選ばれる少なくとも1種の第III族元素である。Rは、Y、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Lu、Sc、Yb、Tmからなる群から選ばれる少なくとも1種の希土類元素であり、L、J及びRは、上記と同義である。x、y、zは、0.5≦x≦3、1.1.5<y≦8、0<t<0.5、0<z≦3である。)
が挙げられる。
(2−x−y)SrO・x(Ba,Ca)O・(1−a−b−c−d)SiO2・aP2O5bAl2O3cB2O3dGeO2:yEu2+
(式中、0<x<1.6、0.005<y<0.5、0<a、b、c、d<0.5である。)
(2−x−y)BaO・x(Sr,Ca)O・(1−a−b−c−d)SiO2・aP2O5bAl2O3cB2O3dGeO2:yEu2+
(式中、0.01<x<1.6、0.005<y<0.5、0<a、b、c、d<0.5である。)
等が挙げられる。
アルカリ土類金属アルミン酸塩蛍光物質としては、ユウロピウムおよび/またはマンガンで賦活されたが好ましく、例えば、ユーロピウム賦活ストロンチウムアルミネート(SAE)、バリウムマグネシウムアルミネート(BAM)、あるいは、SrAl2O4:RE、Sr4Al14O25:RE、CaAl2O4:RE、BaMg2Al16O27:RE、BaMgAl10O17:RE、CaAl2O4:Eu、BaMgAl10O17:Eu,Mn(REは、Eu及び/又はMnである。)等が挙げられる。
Me(3−x−y)MgSi2O3:xEu,yMn
(式中、0.005<x<0.5、0.005<y<0.5、Meは、Baおよび/またはSrおよび/またはCaを示す。)
が挙げられ、具体的には、M2Si5N8:Eu、MSi7N10:Eu、M1.8Si5O0.2N8:Eu、M0.9Si7O0.1N10:Eu
(Mは、Sr、Ca、Ba、Mg、Znから選ばれる少なくとも1種以上である。)等が挙げられる。
(vii)アルカリ土類チオガレートとしては、MGa2S4:Eu(Mは、上記と同義である。)等が挙げられる。
ゲルマン酸塩としては、3.5MgO・0.5MgF2・GeO2:Mn、Zn2GeO4:Mn等が挙げられる。
有機及び有機錯体としては、特に限定されず、いずれの公知のものを用いてもよい。例えば、Mg6As2O11:Mn等が挙げれる。好ましくはEu等のランタノイド系元素で主に賦活されたものであるが、任意に、Euに代えて又は加えて、上述した希土類元素ならびにCu、Ag、Au、Cr、Co、Ni、Ti及びMnからなる群から選択される少なくとも1種を用いてもよい。
実施例1
この実施例の半導体発光素子を図1に示す。
この半導体発光素子1は、サファイア基板2の上に、Al0.1Ga0.9Nよりなるバッファ層(図示せず)、ノンドープGaN層(図示せず)が積層され、その上に、n型半導体層3として、SiドープGaNよりなるn側コンタクト層、GaN層(40Å)とInGaN層(20Å)とを交互に10回積層させた超格子のn型クラッド層が積層され、さらにその上に、GaN層(250Å)とInGaN層(30Å)とが交互に3〜6回積層された多重量子井戸構造の発光層4、p型半導体層5として、MgドープAl0.1Ga0.9N層(40Å)とMgドープInGaN層(20Å)とが交互に10回積層された超格子のp型クラッド層、MgドープGaNよりなるp側コンタクト層がこの順に積層されて構成される。
p型半導体層5上には、膜厚1000ÅのAg膜からなる金属膜6が形成されており、この金属膜6の全外周に溝110が形成されている。この溝110は、その端部が金属膜6の端部と略一致しており、幅が5μm程度、深さが10Å程度である。
金属膜6の上には、金属膜6を完全に被覆するとともに、溝110内を完全に埋設するように、膜厚1000ÅのPt膜からなるパッド電極7が形成されている。また、電極が形成されていない半導体層の上面及び側面から、パッド電極7及びn側電極9の一部上にわたって、膜厚6000ÅのSiN膜からなる絶縁膜10が形成されている。
<半導体層の形成>
2インチφのサファイア基板2の上に、MOVPE反応装置を用い、Al0.1Ga0.9Nよりなるバッファ層を100Å、ノンドープGaN層を1.5μm、n型半導体層3として、SiドープGaNよりなるn側コンタクト層を2.165μm、GaN層(40Å)とInGaN層(20Å)とを交互に10回積層させた超格子のn型クラッド層を640Å、GaN層(250Å)とInGaN層(30Å)とを交互に3〜6回積層させた多重量子井戸構造の発光層4、p型半導体層5として、MgドープAl0.1Ga0.9N層(40Å)とMgドープInGaN層(20Å)とを交互に10回積層させた超格子のp型クラッド層を0.2μm、MgドープGaNよりなるp側コンタクト層を0.5μmの膜厚でこの順に成長させ、ウェハを作製した。
得られたウェハを反応容器内で、窒素雰囲気中、600℃にてアニールし、p型クラッド層及びp側コンタクト層をさらに低抵抗化した。
アニール後、ウェハを反応容器から取り出し、最上層のp側コンタクト層の表面に所定の形状のマスクを形成し、エッチング装置でマスクの上からエッチングし、n側コンタクト層の一部を露出させた。
マスクを除去した後、スパッタ装置にウェハを設置し、Agターゲットをスパッタ装置内に設置した。スパッタ装置によって、スパッタガスとしてアルゴンガスを用い、ウェハのp側コンタクト層のほぼ全面に、Ag膜を1000Åの膜厚で形成した。
得られたAg膜を、レジストパターンを用いて所定の形状にパターニングした。続いて、Ag膜より大きな窓を有する所定形状のレジストパターンを形成し、Ag膜及びレジストパターンをマスクとして用いて、エッチングし、幅が5μm程度、深さが10Å程度の溝を形成する。
その後、レジストパターンを残したまま、p側コンタクト層の全面にPt膜を膜厚1000Åで形成し、リフトオフ法によりPt膜を、Ag膜の全面を覆うパッド電極7とした。
次いで、アニール装置にて、p側コンタクト層等の半導体層の素子特性に影響を与えず、AgとPtとが混ざらない温度以下の温度で熱処理を施した。また、露出したn側コンタクト層上に、Al/Pt/Auからなるn側電極9を7000Åの膜厚で形成した。
n側電極9及びパッド電極7を含むp側コンタクト層及びn側コンタクト層上に、レジストにより所定のパターンを有するマスクを形成し、その上にSiN膜を6000Åで形成し、リフトオフ法により、n電極9及びパッド電極7の一部を被覆する絶縁膜10を形成した。
得られたウェハを所定の箇所で分割することにより、半導体発光素子1を得た。
また、上層金属膜は半導体層と強固に密着しており、剥がれは認められなかった。これに伴い、電極に電流を投入した際、下層金属膜であるAg膜直下において、上層金属膜が接触した領域の直下においてよりも発光が強く、十分な光閉じ込めが行われていることが確認された。
この半導体発光素子では、温度85℃、湿度85%の雰囲気中、If=20mAの条件で通電したところ、リーク電流が断続的に発生し、素子の寿命は、1000時間以下であった。
また、その断面におけるSEM観察ではAgがn側コンタクト層側に析出されていることが確認された。
この実施例の半導体発光素子は、実施例1における銀電極に代えて、Pt(上)/Ni(中)/Ag(下)の積層膜を1000Å/1000Å/1000Åで形成し、p電極及びn電極形成後のアニール温度を600℃程度まで上昇させた以外、実施例1の半導体発光素子と同様の構成の半導体発光素子を得た。
得られた半導体発光素子においても、実施例1と同様に通電したところ、10000時間通電した後においても、オーミック性が良好で、マイクレーションが発生せず、高品質で信頼性の高い半導体発光素子を得ることができた。
加えて、Ag電極の上面が、Agと反応しないNiで覆われているため、AgとNiとの合金化を回避することができ、窒化物半導体層の直上にAgを高密度で配置することができるために、反射効率が良好であり、一層、光の取り出し効率が向上した。
この実施例の半導体発光素子は、図2に示したように、実施例1における溝110を、幅3μm、深さ10Åの溝21を複数、例えば、3つとした以外、実施例1と実質的に同様の構成の半導体発光素子を、それぞれ得た。
得られた半導体発光素子は、いずれも、実施例1と同様に、オーミック性が良好で、マイグレーションが発生せず、反射効率が高く、高品質で信頼性の高い半導体発光素子を得ることができた。
この実施例の半導体発光素子は、実施例1における溝を、図3に示したように、p側のAg膜6とn側電極9との間であって、電子の流れが交差する領域にのみ形成した溝31とした以外、実施例1と実質的に同様の構成の半導体発光素子を、それぞれ得た。ただし、図3においては絶縁膜を省略した。
得られた半導体発光素子は、いずれも、実施例1と同様に、オーミック性が良好で、マイグレーションが発生せず、反射効率が高く、高品質で信頼性の高い半導体発光素子を得ることができた。
この実施例の半導体発光素子は、金属膜の上に、Pt膜からなる第2金属膜を形成し、パッド電極を形成せずに、第2金属膜をパッド電極をも兼ねた電極として形成した以外、実施例1と同様の半導体発光素子を得た。
得られた半導体発光素子では、実施例1と同様の条件で通電したところ、実施例1の半導体発光素子とほぼ同様の結果が得られた。
この実施例の半導体発光素子は、図4に示したように、電極形成領域におけるp型半導体層5の膜厚を、いわゆる溝に対応する領域と同じにし、電極形成領域に隣接して、幅(A)5μm、深さ10Åの溝410を形成する以外は、実施例1と実質的に同様の構成の半導体発光素子を得た。
得られた半導体発光素子は、いずれも、実施例1と同様に、オーミック性が良好で、マイグレーションが発生せず、反射効率が高く、高品質で信頼性の高い半導体発光素子を得ることができた。
この実施例の半導体発光素子は、図5に示したように、p型半導体層5の最外周を、電極形成領域におけるp型半導体層5の膜厚と同じにする以外は、実施例1と実質的に同様の構成の半導体発光素子を得た。
得られた半導体発光素子は、いずれも、実施例1と同様に、オーミック性が良好で、マイグレーションが発生せず、反射効率が高く、高品質で信頼性の高い半導体発光素子を得ることができた。
Ag膜及びレジストパターンをマスクとして用いて、100Wで3分間の条件でArスパッタリングを行った以外は、実施例1と実質的に同様の構成の半導体発光素子を得た。
Arスパッタリングは、ウエハを保持する側がマイナスとなるように電圧をかけることで、Ar+がウエハの表面をスパッタする。このスパッタリングにより、幅が5μm程度、深さが10nm程度の溝(図1中、110)が形成された。
得られた半導体発光素子は、実施例1と同様に、オーミック性が良好で、マイグレーションが発生せず、反射効率が高く、高品質で信頼性の高い半導体発光素子を得ることができた。
この実施例の半導体発光素子22は、図6(a)及び(b)に示したように、実施例1と同様に、サファイア基板11の上に、バッファ層12、ノンドープGaN層13、n側コンタクト層14、n型クラッド層15、多重量子井戸構造の活性層16、p型クラッド層17、p側コンタクト層18がこの順に積層されて構成されている。p側コンタクト層18上に、ほぼ全面に、Ag膜22が形成され、さらにその上に、第2金属膜21としてPt(上)/Ni(下)膜が積層されてp電極が形成されており、露出領域上には、n電極19が形成されている。また、Ag膜22の外周であって、p側コンタクト層18表面には、溝24が形成されている。
この凸部20の大きさは、その付け根付近で20μm2程度であり、この凸部の総数は800個程度、1つの発光素子における凸部20の占有面積は約16%である。
このような半導体発光素子では、実施例1の効果に加えて、凸部を形成したことにより、凸部が形成されていない素子に比較して、Φvは約10%程度向上することがわかった。
この実施例では、図7に示したように、実施例1に示した半導体発光素子1を、実装基体201に、フリップチップ実装することにより発光装置を形成した。
この発光装置は、リード203が固定された実装基体201を含むパッケージ212の凹部202に、接着層204を介してサブマウント基板205に載置されたLEDチップ1が実装されて構成されている。凹部202の側面は反射部206として機能し、実装基体201は放熱部として機能し、外部放熱器(図示せず)に接続されている。また、実装基体201には、凹部202の外部にテラス部207が形成されており、ここに、保護素子(図示せず)が実装されている。実装基体201の凹部202の上方には、光取り出し部208として開口部が形成されており、この開口部に、透光性の封止部材209が埋設されて封止されている。
このような構成により、p電極のAg膜により高効率で光を反射させることができ、半導体発光素子の基板側からの光の取り出し効率を一層向上させることができる。
この実施例では、図8に示したように、実施例1に示した半導体発光素子1を、サブマウント部材160を介してステム120の凹部120a内に、フリップチップ実装することにより発光装置を形成した。
なお、この発光装置においては、サブマウント部材を介さず、半導体発光素子1を直接リードにマウントし、超音波振動装置を用いて鉛フリーの半田バンプを介してボンディングして電気的に接続してもよい。
このような構成により、p電極のAg膜により高効率で光を反射させることができ、半導体発光素子の基板側からの光の取り出し効率を一層向上させることができる。
この実施例の半導体発光素子30は、図9(a)に示したように、エッチングにより、n型半導体層は、nパッド電極が形成される端部31から発光素子の中央方向に向かって細くなった括れ部32を有し、互いに対向する一対の括れ部32を結ぶように延伸部33を有した形状で、露出している。また、延伸部33を挟む領域に、p型半導体層が形成されている。
これらの構成以外は、実施例1と実質的に同様の積層構造を有する。
支持基板42に配置される正(+)極側の導体配線40、外部電極(図示せず)の正極側に接続される領域から、一方の発光素子のpパッド電極に対向する位置を経由して他方の発光素子のpパッド電極に対向する位置まで延伸している。同様に、支持基板42に配置される負(−)極側の導体配線41は、一方の発光素子及び他方の発光素子の一方のnパッド電極に対向する領域から、外部電極(図示せず)の負極側に接続される領域、および他方の発光素子の他方のnパッド電極に対向する領域を経由して、一方の発光素子の他方のnパッド電極に対向する領域まで延伸している。また、支持基板42に垂直な方向から見て、負極側の導体配線41の外縁は、正極側の導体配線40の方向に凸な多数の円弧状の形状を有し、一方、正極側の導体配線40の外縁部は、負極側の凸状の外縁に対応するような凹形状を有している。なお、半導体発光素子30のpパッド電極36に対向する領域の面積は、nパッド電極37に対向する領域の面積より大きく、pパッド電極36がnパッド電極37の数よりも多く設定されている。
バンプによるボンディングは、発光素子の正負両電極が、バンプの直上にてそれぞれ対向するように、発光素子を、樹脂層の上面に載せて接触させ、発光素子の基板側から加圧しながら超音波を当てることにより、バンプを介して発光素子の正負両電極と導体配線とを接合する。このとき、シリコーン樹脂は、柔らかく弾力性に富むため、圧力によって収縮し、LEDチップの電極面の隙間にもよく入り込む。また、貫通孔内のバンプ数は、ダイボンドにより押し縮められたシリコーン樹脂の弾性力よりも発光素子の電極と、導体配線との接合力のほうが十分大きくなるように、ダイボンド前に予め調節しておく。このようにすると、発光素子が、シリコーン樹脂の弾性力によって支持基板とは逆の方向へ押し戻されることがなく、発光素子の電極と導体配線との接合の強度が一定に保たれ、発光素子の電極と導体配線との導通が断たれることはないため、信頼性の高い発光装置とすることができる。
また、樹脂層の存在により、半導体発光素子と支持基板との間の隙間をほぼなくすことができ、隙間に存在する空気に起因する複雑な光の屈折を防止して光の取り出し効率を向上させることができるとともに、樹脂層により熱伝導を促進することが可能となり、放熱効果の向上を図ることができる。
この実施例における発光装置は、フィラーとして酸化アルミニウムを含むシリコーン樹脂を用い、バンプの高さ以上までスキージングし、スクリーン印刷を行って、樹脂層を形成する以外、実質的に実施例8と同様である。
これにより、より放熱効果を高めた、光取り出し効率の高い発光装置を得ることができる。
この実施例の発光装置45は、図11に示したように、フリップチップ実装された半導体発光素子30と半導体発光素子30との間に生じた間隙に、透光性の樹脂層39aが埋め込まれており、さらに、それらの発光素子30の光出射面側および樹脂層39aの上面に、面一に、発光素子30からの光の少なくとも一部を吸収し異なる波長を有する光を発する蛍光体を含有する波長変換部材47が形成されている以外、実質的に実施例11の発光装置と同様である。
なお、蛍光体は、波長変換部材47中のみならず、樹脂層39、39aの双方に含有されていてもよいし、樹脂層39、39aのいずれか一方又は双方にのみ含有されていてもよい。
このように、樹脂層39aが発光素子の少なくとも側面を被覆することにより、波長変換部材47が、その形成工程において半導体発光素子30の側面側に入り込むことを防ぐことができる。
この実施例では、図12に示したように、LEDチップ200を、実装基体201に、フェイスアップ実装することにより発光装置を形成する。
この発光装置は、リード203と絶縁分離された実装基体201を含むパッケージ212の凹部202に、LEDチップ200が接着層204を介して固定されている。この凹部202は、その側面が反射部206として機能し、開口方向に向かって広くなる形状(テーパー形状)である。このような形状により、LEDチップ200から出た光が凹部202の側面に反射してパッケージ正面に向かうため、光取り出し効率を向上させることができる。実装基体201は、例えば、ガラスエポキシ樹脂又はセラミック等によって形成されている。また、接着層204は、例えば、エポキシ樹脂等の熱硬化性樹脂である。実装基体201は放熱部として機能し、外部放熱器(図示せず)に接続されている。このように、実装基体201とリード203とを分離するとともに、放熱を確保することができる構成により、熱設計に優れた発光装置を得ることができる。
さらに、LEDチップ200の電極は、それぞれワイヤ210によってリード203と電気的に接続され、パッケージ外部におよんでいる。
なお、ワイヤ210は、特に限定されるものではないが、例えば、金、銅、白金、アルミニウム等の金属及びそれらの合金を用い、10〜70μm程度の直径である。
なお、この実施例及び上述のいずれの実施例においても、金属製の基体に凹部を設けて、発光素子を実装し、基体と絶縁分離されたリードに電気的に接続させて気密封止したもの、COBのように金属基板上の凹部に直接LEDチップを実装してもよい。また、1つの実装基体に又は1つの凹部内に、複数の素子を集積実装したもの、発光素子を実装した基体を複数設けたもの等であってもよい。
2、11 サファイア基板
3 n型半導体層
4 発光層
5 p型半導体層
6 金属膜
7 パッド電極
9、19、35 n電極
10 絶縁膜
12 バッファ層
13 ノンドープGaN層
14 n側コンタクト層
15 n型クラッド層
16 活性層
17 p型クラッド層
18 p側コンタクト層
20 凸部
21 第2金属膜
22 Ag膜
24 溝
31 端部
32 括れ部
33 延伸部
36、37 パッド電極
38 pパッド電極
39、39a 樹脂層
40、41 導体配線
42 支持基板
43 発光装置
47 波長変換部材
110、210、310、410 溝
120 ステム
120a 凹部
121 第1のリード
122 第2のリード
131、141 封止部材
150 蛍光体
160 サブマウント部材
161、162 電極
200 LEDチップ
201 実装基体
202 凹部
203 リード
204 接着層
205 サブマウント基板
206 反射部
207 テラス部
208 光取り出し部
209 封止部材
210 ワイヤ
211 内表面
212 パッケージ
Claims (13)
- 窒化物半導体層と、該窒化物半導体層に接続された電極とを含んで構成される半導体素子であって、
前記電極は、前記窒化物半導体層に接触する銀又は銀合金を含む金属膜を含んでなり、
前記窒化物半導体層は、その表面において、前記電極の外周の少なくとも一部領域に溝が配置されるように該電極が接続されていることを特徴とする半導体発光素子。 - 前記溝が、前記電極の全外周に配置される請求項1に記載の半導体発光素子。
- 前記溝が、前記電極外周方向に向かって、互いに分離して複数配置される請求項1又は2に記載の半導体発光素子。
- 前記溝は、深さが10Å以上である請求項1〜3のいずれか1つに記載の半導体発光素子。
- 前記溝は、水平方向の電界を遮断する領域に形成されている請求項1〜4のいずれか1つに記載の半導体発光素子。
- 前記溝が配置された領域は、電極接続領域における窒化物半導体層より層の厚さが薄い請求項1〜5のいずれか1つに記載の素子。
- 前記溝は、深さ方向に幅広となる形状である請求項1〜6のいずれか1つに記載の素子。
- 前記電極は、銀又は銀合金からなる第1金属膜と、該第1金属膜とは異なる材料からなり、かつ該第1金属膜を被覆する第2金属膜とを有する請求項1〜7のいずれか1つに記載の素子。
- 前記第2金属膜は、前記溝を埋め込んでいる請求項1〜8のいずれか1つに記載の素子。
- 第2金属膜は、窒化物半導体層にショットキー接続されてなる請求項9に記載の素子。
- 第1金属膜と窒化物半導体層との接続は、第2金属膜と窒化物半導体層との接続よりもオーミックに接触してなる請求項10に記載の素子。
- 前記電極の一部を被覆する絶縁膜を有する請求項1〜11のいずれか1つに記載の素子。
- 前記絶縁膜が、前記溝が配置された領域の上方にまで連続した膜である請求項1〜12のいずれか1つに記載の素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005057873A JP4951865B2 (ja) | 2005-03-02 | 2005-03-02 | 半導体発光素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005057873A JP4951865B2 (ja) | 2005-03-02 | 2005-03-02 | 半導体発光素子 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006245230A JP2006245230A (ja) | 2006-09-14 |
JP2006245230A5 JP2006245230A5 (ja) | 2008-03-27 |
JP4951865B2 true JP4951865B2 (ja) | 2012-06-13 |
Family
ID=37051342
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005057873A Expired - Fee Related JP4951865B2 (ja) | 2005-03-02 | 2005-03-02 | 半導体発光素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4951865B2 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5056082B2 (ja) | 2006-04-17 | 2012-10-24 | 日亜化学工業株式会社 | 半導体発光素子 |
JP2008140841A (ja) * | 2006-11-30 | 2008-06-19 | Matsushita Electric Ind Co Ltd | 発光素子 |
JP4782022B2 (ja) * | 2007-01-09 | 2011-09-28 | 株式会社豊田中央研究所 | 電極の形成方法 |
JP5139005B2 (ja) | 2007-08-22 | 2013-02-06 | 株式会社東芝 | 半導体発光素子及び半導体発光装置 |
DE102008024327A1 (de) * | 2008-05-20 | 2009-11-26 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip mit einer reflektierenden Schicht |
JP5563031B2 (ja) * | 2012-08-24 | 2014-07-30 | 株式会社東芝 | 半導体発光素子及び半導体発光装置 |
JP5590258B2 (ja) | 2013-01-23 | 2014-09-17 | 三菱マテリアル株式会社 | Ag合金膜形成用スパッタリングターゲットおよびAg合金膜、Ag合金反射膜、Ag合金導電膜、Ag合金半透過膜 |
JP6159130B2 (ja) * | 2013-04-12 | 2017-07-05 | スタンレー電気株式会社 | 半導体発光素子 |
JP2015056647A (ja) | 2013-09-13 | 2015-03-23 | 株式会社東芝 | 窒化物半導体発光装置 |
JP5850077B2 (ja) | 2014-04-09 | 2016-02-03 | 三菱マテリアル株式会社 | Ag合金膜及びAg合金膜形成用スパッタリングターゲット |
KR102501181B1 (ko) * | 2016-06-14 | 2023-02-17 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | 반도체 소자 |
JP2019143242A (ja) | 2018-02-20 | 2019-08-29 | 三菱マテリアル株式会社 | Ag合金スパッタリングターゲット、及び、Ag合金スパッタリングターゲットの製造方法 |
JP7333585B2 (ja) * | 2019-07-02 | 2023-08-25 | 国立研究開発法人物質・材料研究機構 | マグネシウム、スズ、窒素からなる化合物を含む半導体材料及びそれを用いた顔料 |
CN113410346B (zh) * | 2021-07-30 | 2023-03-21 | 山西中科潞安紫外光电科技有限公司 | 一种倒装结构深紫外led芯片及其制备方法 |
CN113659050B (zh) * | 2021-08-17 | 2023-07-04 | 天津三安光电有限公司 | 一种发光二极管及其制备方法 |
CN115472720B (zh) * | 2022-10-31 | 2023-03-24 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、发光二极管 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3916011B2 (ja) * | 1997-02-21 | 2007-05-16 | シャープ株式会社 | 窒化ガリウム系化合物半導体発光素子及びその製造方法 |
JP3912845B2 (ja) * | 1997-04-24 | 2007-05-09 | シャープ株式会社 | 窒化ガリウム系化合物半導体発光ダイオード及びその製造方法 |
JP3130292B2 (ja) * | 1997-10-14 | 2001-01-31 | 松下電子工業株式会社 | 半導体発光装置及びその製造方法 |
JP4118370B2 (ja) * | 1997-12-15 | 2008-07-16 | フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー | 反射p電極を有する窒化物半導体発光装置およびその製造方法ならびに半導体光電子装置 |
JPH11220171A (ja) * | 1998-02-02 | 1999-08-10 | Toyoda Gosei Co Ltd | 窒化ガリウム系化合物半導体素子 |
JP2000174339A (ja) * | 1998-12-04 | 2000-06-23 | Mitsubishi Cable Ind Ltd | GaN系半導体発光素子およびGaN系半導体受光素子 |
JP2003168823A (ja) * | 2001-09-18 | 2003-06-13 | Toyoda Gosei Co Ltd | Iii族窒化物系化合物半導体発光素子 |
JP2003243705A (ja) * | 2002-02-07 | 2003-08-29 | Lumileds Lighting Us Llc | 発光半導体の方法及び装置 |
-
2005
- 2005-03-02 JP JP2005057873A patent/JP4951865B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006245230A (ja) | 2006-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5008263B2 (ja) | 半導体発光素子 | |
JP5008262B2 (ja) | 半導体発光素子 | |
JP4951865B2 (ja) | 半導体発光素子 | |
JP4973189B2 (ja) | 半導体素子 | |
JP4765632B2 (ja) | 半導体発光素子 | |
JP4882792B2 (ja) | 半導体発光素子 | |
JP5040355B2 (ja) | 半導体発光素子及びこれを備えた発光装置 | |
JP5634003B2 (ja) | 発光装置 | |
JP4622253B2 (ja) | 発光デバイス及びその製造方法 | |
JP5186800B2 (ja) | 窒化物半導体発光素子、これを備える発光装置及び窒化物半導体発光素子の製造方法 | |
US7902565B2 (en) | Semiconductor light emitting device and method for manufacturing same | |
KR100891403B1 (ko) | 반도체 발광 소자 및 그 제조 방법과 그것을 이용한 발광장치 | |
JP5333226B2 (ja) | 発光素子及びそれを用いた発光装置 | |
US8710520B2 (en) | Light emitting diode having multi-cell structure and method of manufacturing the same | |
US8878214B2 (en) | Semiconductor light emitting device | |
WO2007102534A1 (ja) | チップ型半導体発光素子 | |
JP2007189097A (ja) | 半導体発光素子 | |
JP2005019646A (ja) | 半導体発光素子及びそれを用いた発光装置 | |
JP2007300134A (ja) | 窒化物半導体発光素子、発光素子、素子積層体、並びにそれらを用いた発光装置 | |
EP2317574B1 (en) | Light emitting device comprising metal oxide semiconductor layer and pattern for light extraction on active layer | |
US8173469B2 (en) | Fabrication method of light emitting device | |
KR102671113B1 (ko) | 형광체 조성물, 이를 포함하는 발광 소자 패키지 및 조명 장치 | |
KR20170043312A (ko) | 발광소자 패키지 | |
KR102075132B1 (ko) | 발광소자 | |
KR101722623B1 (ko) | 발광소자 및 발광소자 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080206 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100720 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100727 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100921 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110607 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110729 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120214 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120227 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4951865 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |