JP4020838B2

JP4020838B2 - 発光素子アレイ及び光プリントヘッド

Info

Publication number: JP4020838B2
Application number: JP2003274199A
Authority: JP
Inventors: 稲葉　　昌治
Original assignee: Tottori Sanyo Electric Co Ltd; Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2003-07-14
Filing date: 2003-07-14
Publication date: 2007-12-12
Anticipated expiration: 2023-07-14
Also published as: JP2005039041A

Description

本発明は、発光素子アレイに関し、特に電子写真方式を用いたノンインパクトプリンタにおける光プリントヘッド用の発光素子アレイ及びこの発光素子アレイを備えた光プリントヘッドに関する。

発光ダイオード（light emitting diode：ＬＥＤ）からなる発光素子は、発光が鮮やかであり、駆動電圧が低く周辺回路が容易になるなどの理由により、従来より表示デバイスとしてのみでなく、電子写真方式を採用した光プリンタ等の光源等への応用を目的として、発光ダイオードアレイ（以下、「発光素子アレイ」という。）を用いた光プリントヘッドの研究が盛んに行われている。

自己発光型の発光素子アレイを光源とした光プリンタは、画像信号に応じて発光素子アレイの各ドットを発光させ、分布屈折率レンズなどの等倍結像素子により、感光体ドラム上に露光して静電潜像を形成し、現像装置でトナーを選択的に付着させたあと、普通紙などに付着したトナーを転写させることにより印字を行うものである。

この発光素子アレイを用いた光プリントヘッドは、
（１）可動部がなく、かつ構成部品も少ないことから、小型化が可能となる、
（２）発光素子アレイチップを複数個接続することにより、長尺化が容易である、
等の特長を有している。

このような発光素子アレイは従来から種々の構成のものが開発されているが、ここで参考のために下記特許文献１に開示されている発光素子アレイの構成を図５を用いて説明する。なお、図５（ａ）は発光素子アレイ５０の絶縁層を取り除いた要部平面図であり、図５（ｂ）は図５（ａ）のＡ−Ａ線に沿った断面図である。

図５において、発光素子アレイ５０は、ＧａＰ、ＧａＡｓＰ、ＧａＡｌＡｓ、ＧａＡｓ等からなる化合物半導体５１から形成されており、その表面には１列又は千鳥状に整列した複数の発光領域５７が選択的拡散によって形成されている。化合物半導体５１の表面には順次Ｓｉ_３Ｎ_４、ＳｉＯ_２、Ａｌ_２Ｏ_３等からなる絶縁膜５２、５３及び５４が設けられており、これら絶縁膜５２、５３及び５４は、発光領域の選択拡散膜や化合物半導体表面の保護膜、ピンホール対策膜や配線補強下地膜、光取出し・輝度調整膜等の目的で複数層設けられている。絶縁膜５２及び５３の上には発光領域５７にオーミック接触の取られたＡｌ、Ｃｒ等からなる個別電極層５５が設けられ、それぞれの発光領域に接続する電極、ボンディング用の電極パッド、これらを接続する配線用の電極となる。また、化合物半導体５１の裏面にはＡｕ等からなる共通電極５６が設けられている。

このような発光素子アレイ５０は、それぞれの発光領域５７に対して全て同一方向に個別に個別電極層５５が設けられているので、より高密度にかつより多数の発光領域５７を形成しようとすると、個別電極層５５のうち特にボンディング用の電極パッドが占める面積も大きくなるので、物理的にあまり高密度にできないという問題点が存在する。そこで、この問題点を解決するためにそれぞれの発光領域に対して隣り合う発光素子毎に別方向に個別電極層を取り出すようになした発光素子アレイも知られている。（下記特許文献２、３参照）。

ところで、このような発光素子アレイにおいては、発光素子はｐ型半導体層とｎ型半導体層をエピタキシャル成長させて両者の界面に形成されたｐｎ接合層、すなわち活性層において発光させるものであるが、発光素子の表面はｐ型半導体層（下記特許文献３参照）及びｎ型半導体層（下記特許文献２参照）のいずれともなすことができ、当業者が必要に応じて適宜に採用することができるが、ｐ型キャリアであるＺｎは容易に拡散できるために表面がｎ型半導体層の発光素子アレイの方が製造し易い。

しかしながら、発光素子アレイにおいては、発光素子の表面がｎ型半導体層となるようにすると、通常は発光素子の表面側は個別電極となるから、個別電極側が−側となり、共通電極が＋側となる。このような構成では、現在主流の個別電極側が＋であり、共通電極側が−に対応した汎用の駆動用ＩＣを使用することができず、特殊な駆動用ＩＣを開発する必要があった。（下記特許文献４参照）
実公平０７−０３６７５４号公報（実用新案登録請求の範囲、図１及び図２）特開平１１−０４６０１７号公報（段落［００１３］〜［００１７］、図１〜図６）特開平０３−１９０２８７号公報（３頁左上欄、第２図）特開平１０−２５３９３５号公報（段落［００１０］〜［００１２］、図１）

そこで、本発明者は、発光素子アレイの発光素子の表面がｎ型半導体である場合についても汎用の駆動用ＩＣを使用し得るようにするための構成を種々検討した結果、半導体基板として導電性を有するものを使用し、この導電性を有する半導体基板に各発光素子のｎ側個別電極を電気的に接続することにより、導電性の半導体基板自体をｎ側共通電極として使用することができるようになり、前述の汎用の駆動用ＩＣを使用することができるようになることを見出し、本発明を完成するに至ったのである。

すなわち、本発明は、整列された二以上の個別発光素子ブロックを有する発光素子アレイにおいて、発光素子の表面がｎ型半導体層であっても、このｎ型半導体層が共通電極側となっている発光素子アレイを提供することを目的とする。

また、本発明の別の目的は、前記発光素子アレイを用いた光プリントヘッドを提供することを目的とする。

本発明の上記目的は以下の構成により達成し得る。すなわち、本願の請求項１に係る発明は、整列された二以上の個別発光素子ブロックを有する発光素子アレイにおいて、前記個別発光素子ブロックは、
（１）ｐ型半導体基板上に絶縁分離層を介してｐ型半導体層及びｎ型半導体層が順次エピタキシャル成長されて両者の界面に活性層が形成された半導体層を有し、
（２）各個別発光素子ブロック毎に前記半導体層の表面から前記ｐ型半導体層に達する拡散分離層により形成され、互いに電気的に分離されている発光素子部及びｐ側電極部と、
（３）前記ｐ側電極部内に、前記拡散分離層とは接触しないように、前記半導体層の表面から前記ｐ型半導体層に達するｐ型拡散導通層により形成されたｐ側個別電極と、
（４）前記発光素子部のｎ型半導体層と前記ｐ型半導体基板の間に電気的に接続されたｎ側個別配線と、
（５）前記ｐ型半導体基板の裏面に形成されたｎ側共通電極パッドと、
を備えていることを特徴とする。

また、本願の請求項２に係る発明は、前記請求項１に係る発光素子アレイにおいて、更に、前記個別発光素子ブロックとは電気的に絶縁された１個の端子ブロックと、該端子ブロック上に設けられた前記各個別発光素子ブロック毎に対応する二以上のｐ側個別電極パッドと、前記ｐ側個別電極と前記ｐ側個別電極パッドとを互いに電気的に接続するｐ側個別電極配線と、を備えていることを特徴とする。

また、本願の請求項３に係る発明は、前記請求項２に係る発光素子アレイにおいて、前記各個別発光素子ブロックはｐ側個別電極が全て同一方向に位置するように設けられており、少なくとも１個の前記端子ブロックが前記ｐ側個別電極側に設けられていることを特徴とする。

また、本願の請求項４に係る発明は、前記請求項２に係る発明において、前記各個別発光素子ブロックは隣り合うｐ側個別電極が互い違いに位置するように設けられており、少なくとも２個の前記端子ブロックが前記個別発光素子ブロックの一方のｐ側個別電極側及び他方のｐ側個別電極側にそれぞれ設けられていることを特徴とする。

また、本願の請求項５に係る発明は、前記請求項１〜４のいずれかに記載の発光素子アレイにおいて、前記端子ブロックは、少なくともｐ型半導体基板上に絶縁分離層を介してｐ型半導体層及びｎ型半導体層が順次エピタキシャル成長されて形成された半導体層と、その表面に設けられた絶縁膜からなるものとしたことを特徴とする。

更に、請求項６に係る発明は、整列された二以上の個別発光素子ブロックを有する発光素子アレイにおいて、前記個別発光素子ブロックは、
（１）ｎ型半導体基板上にｐ型半導体層及びｎ型半導体層が順次エピタキシャル成長されて両者の界面に活性層が形成された半導体層を有し、
（２）各個別発光素子ブロック毎に前記半導体層の表面から前記ｐ型半導体層に達する拡散分離層により形成され、互いに電気的に分離されている発光素子部及びｐ側電極部と、
（３）前記ｐ側電極部内に、前記拡散分離層とは接触しないように、前記半導体層の表面から前記ｐ型半導体層に達するｐ型拡散導通層により形成されたｐ側個別電極と、
（４）前記発光素子部のｎ型半導体層と前記ｐ型半導体基板の間に電気的に接続されたｎ側個別配線と、
（５）前記ｐ型半導体基板の裏面に形成されたｎ側共通電極パッドと、
を備えていることを特徴とする。

また、本願の請求項７に係る発明は、前記請求項６に係る発光素子アレイにおいて、更に、前記個別発光素子ブロックとは電気的に絶縁された１個の端子ブロックと、該端子ブロック上に設けられた前記各個別発光素子ブロック毎に対応する二以上のｐ側個別電極パッドと、前記ｐ側個別電極と前記ｐ側個別電極パッドとを互いに電気的に接続するｐ側個別電極配線と、を備えていることを特徴とする。

また、本願の請求項８に係る発明は、前記請求項７に係る発光素子アレイにおいて、前記各個別発光素子ブロックはｐ側個別電極が全て同一方向に位置するように設けられており、少なくとも１個の前記端子ブロックが前記ｐ側個別電極側に設けられていることを特徴とする。

また、本願の請求項９に係る発明は、前記請求項７に係る発明において、前記各個別発光素子ブロックは隣り合うｐ側個別電極が互い違いに位置するように設けられており、少なくとも２個の前記端子ブロックが前記個別発光素子ブロックの一方のｐ側個別電極側及び他方のｐ側個別電極側にそれぞれ設けられていることを特徴とする。

また、本願の請求項１０に係る発明は、少なくとも前記請求項１〜９のいずれか１項に記載の発光素子アレイ、及び前記発光素子アレイの駆動用ＩＣを備えた光プリントヘッドであって、前記発光素子アレイのｎ側共通電極パッドは導電性ペーストにより回路基板に接着され、前記発光素子のｐ側個別電極パッドは駆動用ＩＣとは直接又は間接にボンディング接続されている光プリントヘッドであることを特徴とする。

本発明の請求項１に係る発光素子アレイによれば、個別発光素子ブロック毎に形成されたｐ側個別電極はｐ型拡散導通層を経て下層のｐ型半導体層と連通しており、しかもこのｐ型半導体層は発光素子部のｐ型半導体層を兼ねているので、このｐ型半導体層をｐ側個別電極の配線として使用することができるために配線抵抗をも低く押さえることができる。

また、請求項１に係る発光素子アレイは、各個別発光素子ブロック毎に形成されている発光素子部のｎ型半導体層とｐ型半導体基板とがｎ側個別配線により電気的に接続されており、しかもｐ型半導体基板とｐ型半導体層とは絶縁分離層により絶縁されているので、全ての個別発光素子ブロックのｎ側個別配線は少なくともｐ型半導体基板を介して一体に接続されていることになるため、ｐ型半導体基板自体をｎ側共通電極として使用することができるようになり、しかもこのｐ型半導体基板は面積が広いので電気抵抗が低いため、大電流を流すことができるようになり、発光素子アレイを全点灯させても発熱が大きくなることがなくなる。

加えて、請求項１に係る発光素子アレイは、発光素子の表面がｎ型半導体であるにもかかわらず、このｎ型半導体がｎ側共通電極となっているので、汎用の駆動用ＩＣを使用して駆動させることが可能となる。

また、本願の請求項２に係る発光素子アレイによれば、請求項１に記載の発光素子アレイにおいて、端子ブロックに設けられた二以上のｐ側個別電極パッドのそれぞれと各個別発光素子ブロックのｐ側個別電極とがｐ側個別電極配線により接続されており、しかも前記個別発光素子ブロックとこの端子ブロックは電気的に絶縁されているので、ｐ側個別電極パッドを設ける際の自由度が大きくなり、例えばｐ側電極パッドを並列に設けたり、互い違いに設けたり、多段階の階段状に設けたりすることができ、低密度の発光素子アレイから高密度の発光素子アレイまで適宜に対応することができるようになる。

また、本願の請求項３及び４に係る発光素子アレイによれば、請求項２に係る発光素子アレイにおいて、端子を個別発光素子ブロックの一方側及び両方側へ自由に設けることができるので、光プリントヘッド用として使用する際の設計の自由度が大きくなる。

また、本願の請求項５に係る発光素子アレイによれば、個別発光素子ブロックの半導体層の形成と同時に端子ブロックの半導体層を形成することができるので、製造工程が簡略化されるようになる。

更に、本願の請求項６に係る発光素子アレイによれば、ｎ型半導体基板とｐ型半導体層とは使用時に電気的に不導通状態となるから、本願の請求項１に係る発行素子アレイで必要とされた絶縁分離層が不要となるため、本願の請求項１に係る発光素子アレイと同等の作用効果を奏しながらも、製造工程が簡略化される。

本願の請求項７〜９に係る発光素子アレイによれば、本願の請求項２〜５に係る発光素子アレイで必要とされた絶縁分離層が不要となるため、本願請求項２〜５に係る発光素子アレイと同等の作用効果を奏しながらも、製造工程が簡略化される。

また、本願の請求項１０に係る光プリントヘッドは、個々の発光素子の表面がｎ型半導体であるにもかかわらず、これらのｎ型半導体が発光素子アレイの裏面に形成されたｎ側共通電極パッドに接続されているので、このｎ側共通電極パッドを単に導電性ペーストで回路基板に接着するのみで発光素子アレイの回路基板への取り付けと電気的接続を行うことができ、また、この発光素子アレイを汎用の駆動用ＩＣを使用して駆動させることが可能となる。

以下、本発明の実施例を図面を用いて説明する。ただし、以下に示す実施例は本発明の技術思想を具体化するための発光素子アレイ及び光プリントヘッドを例示するものであって、本発明をこの実施例の光素子アレイ及び光プリントヘッドに特定することを意図するものではなく、特許請求範囲に記載された技術的範囲に含まれるものに等しく適用し得るものである。

図１は、本発明の実施例１に係る発光素子アレイの一部省略された平面図であり、図２は、実施例１に係る発光素子アレイの製造工程を説明するための、図１のＡ−Ａ線に沿った一発光素子部分の断面図である。

この発光素子アレイ１０は、図１に示されているように、多数の個別発光素子ブロックが一列に整列された構成を有しており、ここではｐ型ＧａＡｓ半導体基板を使用し、ｐ側個別電極が同一方向に一列に整列して配置されたものを例に取り説明する。

この発光素子アレイは、次のような工程により作製される。先ず、図２（ａ）の一発光素子ブロックの断面図から明らかなように、ｐ型ＧａＡｓ化合物半導体からなるｐ型半導体基板１１上に絶縁分離層１２を設け、この絶縁分離層１２上に順次ｐ型ＡｌＧａＡｓ化合物半導体からなるｐ型半導体層１３及びｎ型ＡｌＧａＡｓ化合物半導体からなるｎ型半導体層１４をエピタキシャル成長させ、両層の界面にｐｎ接合層からなる活性層１５を形成させ、ｎ型半導体層１４の表面に更にｎ型ＧａＡｓ化合物半導体層からなるｎ型コンタクト層１６をエピタキシャル成長させる。これらエピタキシャル成長層の総膜厚は例えば５μｍとする。

この場合、ｐ型半導体基板１１とｐ型半導体層１３との間に設けられる絶縁分離層１２は、ｎ型ＧａＡｓ層、アンドープＧａＡｓ層、アンドープＳｉ層、ＳｉＯ_２層又はＳｉ_３Ｎ_４層を適宜選択して使用することができる。

次いで、ｎ型コンタクト層１６の表面に拡散マスクを成膜し、フォトリソグラフィー法及びエッチング法により発光素子を形成する部分及びｐ側電極部を形成する部分を開口し、図２（ｂ）に示したようにＺｎをｐ型半導体層１３に達するまで約３μｍの厚さに拡散ないしはイオン打ち込みして、発光素子部１７の周囲及びｐ側電極部１８の周囲にｐ型素子分離層１９を形成し、更に、ｐ側電極部１８の中央部に、素子分離層１９に接触しないように、ｐ型半導体層１３に達するまで拡散ないしはイオン打ち込みしてｐ型拡散導通層からなるｐ側個別電極２０を形成する。そうすると、ｐ側個別電極とｐ型半導体層１３とは電気的に導通状態となり、このｐ型半導体層１３は発光素子部１７のｐ型半導体層と共用されているから、ｐ側個別電極は発光素子部１７のｐ型半導体層に電気的に接続された状態となる。

次いで、図２（ｃ）に示したように、各発光素子部１７及びｐ側個別電極の周囲を前記絶縁分離層１２に至るまで選択的にエッチングしてエッチング溝２１を形成し、個別発光素子ブロック２２及び端子ブロック２３を形成し、更に、端子ブロック２３とは反対側に位置する絶縁分離層１２の一部にコンタクトホール２４を形成する。そうすると、個別発光素子ブロック２２及び端子ブロック２３はそれぞれ互いに電気的に絶縁された状態となる。

次いで、表面全体に絶縁膜２５を設けた後、図２（ｄ）に示すように、発光素子部１７のコンタクト部２６、ｎ側個別配線のコンタクト部２７、ｐ側個別電極のコンタクト部２８を被覆している絶縁膜２５をエッチングにより除去して開口し、図２（ｅ）に示すように、リフトオフ法により、各発光素子部１７のコンタクト部２６とｎ側個別配線のコンタクト部２７との間にｎ側個別配線２９を形成すると共に、全てのｎ側個別配線２９を接続するようにｎ側共通配線３０を形成し、また、各ｐ側個別電極のコンタクト部２８と端子ブロック２３との間にｐ側個別配線３１及びｐ側個別電極パッド３２をそれぞれ形成する。

これらの電極ないしは配線材料は下地の半導体とオーミック接続可能なものであれば公知のものを適宜使用し得る。例えば、ｎ側の電極ないし配線材料としては、Ｔｉ２００Å／Ａｕ５０Å／Ｎｉ／Ｇｅ／Ａｕ１．２μｍを順次積層し、また、ｐ側の電極ないし配線材料としてはＴｉ２００Å／Ａｕ１．２μｍを順次積層する。なお、ｎ側の電極及び配線は、個別配線、共通配線、共通ｎ側電極パッドを一度に形成してもよく、発光素子とのオーミック電極部のみｎ型電極で形成し、そのほかの部分をｐ側個別電極パッドと同時に形成してもよい。

次に、それぞれの電極と半導体とをオーミック接触させるために、シンター処理（熱処理）を行い、必要に応じて半導体基板１１の裏側を研磨した後、ｎ側共通電極パッド３３を形成することにより、図１及び図２（ｅ）に示されたような発光素子アレイ１０が完成される。

このようにして得られた実施例１に係る発光素子アレイ１０によれば、個別発光素子ブロック２２毎に形成されたｐ側個別電極２０は下層のｐ型半導体層１３と連通しており、しかもこのｐ型半導体層１３は発光素子部のｐ型半導体層を兼ねているので、このｐ型半導体層１３をｐ側個別電極２０の配線として使用することができるために配線抵抗を低く押さえることができる。

また、かかる態様の発光素子アレイ１０は、各個別発光素子ブロック２２毎に形成されている発光素子部１７のｎ型半導体層とｐ型半導体基板１１とがｎ側個別配線２９により電気的に接続されており、しかもｐ型半導体基板１１とｐ型半導体層１３とは絶縁分離層１２により絶縁されているので、全ての個別発光素子ブロック２２のｎ側個別配線２９は少なくともｐ型半導体基板１１を介して一体に接続されていることになるため、ｐ型半導体基板１１自体をｎ側共通電極として使用することができるようになり、しかもこのｐ型半導体基板１１は面積が広いので電気抵抗が低いため、大電流を流すことができるようになり、発光素子アレイ１０の全発光素子部１７を点灯させても発熱が大きくなることがなくなる。

加えて、係る態様の発光素子アレイ１０は、発光素子部１７の表面がｎ型半導体であるにもかかわらず、このｎ型半導体がｎ側共通電極パッドとなっているので、汎用の駆動用ＩＣを使用して駆動させることが可能になるという優れた効果を奏する。

また、この実施例１に記載の発光素子アレイ１０は、端子ブロック２３に設けられた二以上のｐ側個別電極パッド３２のそれぞれと各個別発光素子ブロック２２のｐ側個別電極２０とがｐ側個別配線３１により接続されており、しかも前記個別発光素子ブロック２２とこの端子ブロック２３は電気的に絶縁されているので、ｐ側個別電極パッド３２を設ける際の自由度が大きくなり、例えばｐ側個別電極パッド３２を並列に設けるだけでなく、互い違いに設けたり、多段階の階段状に設けたりすることができ、低密度の発光素子アレイから高密度の発光素子アレイまで適宜に対応することができるようになる。

また、この実施例１では発光素子部１７を一列に直線上になるように配置したものを示したが、より高密度の発光素子アレイとするために発光素子部１７を互い違いに配置することも可能である。更に、この実施例ではｐ型半導体基板１１としてｐ型ＧａＡｓ半導体基板を用いた例を示したが、ｐ型Ｓｉ基板も使用することができる。更に、発光素子部としてＡｌＧａＡｓ系化合物半導体を使用した例を説明したが、これに限らず周知のＧａＰ系、ＡｌＧａＩｎＰ系、ＧａＡｓＰ系化合物半導体等の場合にも適用可能であることは当業者にとり自明であろう。

このようにして製造された発光素子アレイ１０は、発光素子部１７の表面がｎ型半導体であるにもかかわらず、このｎ型半導体が全てｎ側共通電極パッド３３に電気的に接続されているので、このｎ側共通電極パッド３３を導電性ペーストにより回路基板（図示せず）に接着させて、また、前記発光素子のｐ側個別電極パッドは駆動用ＩＣ（図示せず）と直接又は間接にボンディング接続して光プリントヘッドとすることができ、しかも、汎用の駆動用ＩＣを使用して駆動させることが可能となる。

実施例１では、多数の個別発光素子ブロック２２が一列に整列された構成を有していると共に、ｐ側個別電極２０も同一方向に一列に整列して配置されたものを示したが、実施例２としては、ｐ側個別電極２０が互い違いに位置するように整列して配置した以外は実施例１に記載のものと実質的に同様の構成の発光ダイオードアレイ１０’を製造した。この発光ダイオードアレイ１０’の一部省略平面図を図３に示した。なお、実施例１と同じ構成部分には同一の符号を付与してあり、製造プロセスは実質的に実施例１のものと同様であるので、その詳細な説明は省略する。

実施例２に係る発光ダイオードアレイ１０’は、ｐ側個別電極２０が互い違いに位置しているため、発光素子部１７からのｎ側個別配線２９はコンタクトホール２７を介してｐ型半導体基板１１と電気的に接続されてはいるが、実施例１のもののように全てのｎ側個別配線２９を接続することは立体配線としない限りは物理的に不可能であるので、実施例１の発光素子アレイ１０におけるｎ側共通配線３０に相当する構成は存在しない。しかしながら、ｐ型半導体基板１１は面積が広いので電気抵抗が低いため、実質的に実施例１に記載のものと同等の効果を奏する。

実施例１及び２では、ｐ型半導体基板を使用したが、実施例３としてはｎ型半導体基板１１’を使用し、絶縁分離層１２を省略した以外は実施例１と同様の構成の発光素子アレイ１０”を製造した。この場合、ｎ型半導体基板１１’とｐ型半導体層１３とは作動時に電気的に不動通状態となるため、絶縁分離層１２を設ける必要が無くなる。この実施例２に係る発光素子アレイ１０”における図１のＡ−Ａ線に対応する一発光素子部分の断面図を図４に示した。なお、図４においては実施例１と同じ構成部分には同一の符号を付与してあり、また、実施例３に係る発光素子アレイ１０”は製造プロセスは実質的に実施例１のものと同様であるばかりか実質的に実施例１のものと同等の効果を奏するので、その詳細な説明は省略する。

図１は、実施例１に係る発光素子アレイの一部省略された平面図である。図２は、実施例１に係る発光素子アレイの製造工程を説明するための、図１のＡ−Ａ線に沿った一発光素子部分の断面図である。図３は、実施例２に係る発光素子アレイの一部省略された平面図である。図４は、実施例３に係る発光素子アレイにおける図１のＡ−Ａ線に対応する一発光素子部分の断面図である。図５は、従来の発光素子アレイを示し、図５（ａ）は絶縁層を取り去った状態の要部平面図、図５（ｂ）は図５（ａ）のＡ−Ａ線に沿った断面図である。

符号の説明

１０、１０’、１０” 発光素子アレイ
１１ｐ型半導体基板
１１’ ｎ型半導体基板
１２絶縁分離層
１３ｐ型半導体層
１４ｎ型半導体層
１５活性層
１７発光素子部
１８ｐ側電極部
１９素子分離層
２０ｐ側個別電極
２１エッチング溝
２２個別発光素子ブロック
２９ｎ側個別配線
３０ｎ側共通配線
３１ｐ側個別配線
３２ｐ側個別電極パッド
３３ｎ側共通電極パッド

Claims

整列された二以上の個別発光素子ブロックを有する発光素子アレイにおいて、前記個別発光素子ブロックは、
（１）ｐ型半導体基板上に絶縁分離層を介してｐ型半導体層及びｎ型半導体層が順次エピタキシャル成長されて両者の界面に活性層が形成された半導体層を有し、
（２）各個別発光素子ブロック毎に前記半導体層の表面から前記ｐ型半導体層に達する拡散分離層により形成され、互いに電気的に分離されている発光素子部及びｐ側電極部と、
（３）前記ｐ側電極部内に、前記拡散分離層とは接触しないように、前記半導体層の表面から前記ｐ型半導体層に達するｐ型拡散導通層により形成されたｐ側個別電極と、
（４）前記発光素子部のｎ型半導体層と前記ｐ型半導体基板の間に電気的に接続されたｎ側個別配線と、
（５）前記ｐ型半導体基板の裏面に形成されたｎ側共通電極パッドと、
を備えていることを特徴とする発光素子アレイ。
整列された二以上の個別発光素子ブロックを有する発光素子アレイにおいて、
前記個別発光素子ブロックは、
（１）ｐ型半導体基板上に絶縁分離層を介してｐ型半導体層及びｎ型半導体層が順次エピタキシャル成長されて両者の界面に活性層が形成された半導体層を有し、
（２）各個別発光素子ブロック毎に前記半導体層の表面から前記ｐ型半導体層に達する拡散分離層により形成され、互いに電気的に分離されている発光素子部及びｐ側電極部と、
（３）前記ｐ側電極部内に、前記拡散分離層とは接触しないように、前記半導体層の表面から前記ｐ型半導体層に達するｐ型拡散導通層により形成されたｐ側個別電極と、
（４）前記発光素子部のｎ型半導体層と前記ｐ型半導体基板の間に電気的に接続されたｎ側個別配線と、
（５）前記ｐ型半導体基板の裏面に形成されたｎ側共通電極パッドと、
を備え、
更に、前記個別発光素子ブロックとは電気的に絶縁された１個の端子ブロックと、該端子ブロック上に設けられた前記各個別発光素子ブロック毎に対応する二以上のｐ側個別電極パッドと、前記ｐ側個別電極と前記ｐ側個別電極パッドとを互いに電気的に接続するｐ側個別電極配線と、
を備えたことを特徴とする発光素子アレイ。
前記各個別発光素子ブロックはｐ側個別電極が全て同一方向に位置するように設けられており、少なくとも１個の前記端子ブロックが前記ｐ側個別電極側に設けられていることを特徴とする請求項２に記載の発光素子アレイ。
前記各個別発光素子ブロックは隣り合うｐ側個別電極が互い違いに位置するように設けられており、少なくとも２個の前記端子ブロックが前記個別発光素子ブロックの一方のｐ側個別電極側及び他方のｐ側個別電極側にそれぞれ設けられていることを特徴とする請求項２に記載の発光素子アレイ。
前記端子ブロックは、少なくともｐ型半導体基板上に絶縁分離層を介してｐ型半導体層及びｎ型半導体層が順次エピタキシャル成長されて形成された半導体層と、その表面に設けられた絶縁膜からなることを特徴とする請求項２〜４の何れか１項に記載の発光素子アレイ。
整列された二以上の個別発光素子ブロックを有する発光素子アレイにおいて、前記個別発光素子ブロックは、
（１）ｎ型半導体基板上にｐ型半導体層及びｎ型半導体層が順次エピタキシャル成長されて両者の界面に活性層が形成された半導体層を有し、
（２）各個別発光素子ブロック毎に前記半導体層の表面から前記ｐ型半導体層に達する拡散分離層により形成され、互いに電気的に分離されている発光素子部及びｐ側電極部と、
（３）前記ｐ側電極部内に、前記拡散分離層とは接触しないように、前記半導体層の表面から前記ｐ型半導体層に達するｐ型拡散導通層により形成されたｐ側個別電極と、
（４）前記発光素子部のｎ型半導体層と前記ｎ型半導体基板の間に電気的に接続されたｎ側個別配線と、
（５）前記ｎ型半導体基板の裏面に形成されたｎ側共通電極パッドと、
を備えていることを特徴とする発光素子アレイ。
更に、前記個別発光素子ブロックとは電気的に絶縁された１個の端子ブロックと、該端子ブロック上に設けられた前記各個別発光素子ブロック毎に対応する二以上のｐ側個別電極パッドと、前記ｐ側個別電極と前記ｐ側個別電極パッドとを互いに電気的に接続するｐ側個別電極配線と、
を備えたことを特徴とする請求項６に記載の発光素子アレイ。
前記各個別発光素子ブロックはｐ側個別電極が全て同一方向に位置するように設けられており、少なくとも１個の前記端子ブロックが前記ｐ側個別電極側に設けられていることを特徴とする請求項７に記載の発光素子アレイ。
前記各個別発光素子ブロックは隣り合うｐ側個別電極が互い違いに位置するように設けられており、少なくとも２個の前記端子ブロックが前記個別発光素子ブロックの一方のｐ側個別電極側及び他方のｐ側個別電極側にそれぞれ設けられていることを特徴とする請求項７に記載の発光素子アレイ。
少なくとも請求項１〜９のいずれか１項に記載の発光素子アレイ、及び前記発光素子アレイの駆動用ＩＣを備えた光プリントヘッドであって、前記発光素子アレイのｎ側共通電極パッドは導電性ペーストにより回路基板に接着され、前記発光素子のｐ側個別電極パッドは駆動用ＩＣと直接又は間接にボンディング接続されていることを特徴とする光プリントヘッド。