JP6224440B2 - 受発光素子の製造方法 - Google Patents

受発光素子の製造方法 Download PDF

Info

Publication number
JP6224440B2
JP6224440B2 JP2013245975A JP2013245975A JP6224440B2 JP 6224440 B2 JP6224440 B2 JP 6224440B2 JP 2013245975 A JP2013245975 A JP 2013245975A JP 2013245975 A JP2013245975 A JP 2013245975A JP 6224440 B2 JP6224440 B2 JP 6224440B2
Authority
JP
Japan
Prior art keywords
substrate
region
light emitting
dopant
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013245975A
Other languages
English (en)
Other versions
JP2015103785A (ja
Inventor
雄治 増田
雄治 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2013245975A priority Critical patent/JP6224440B2/ja
Publication of JP2015103785A publication Critical patent/JP2015103785A/ja
Application granted granted Critical
Publication of JP6224440B2 publication Critical patent/JP6224440B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)

Description

本発明は、受光素子と発光素子とが同一基板上に一体形成された受発光一体型素子の製造方法に関する。
従来より、発光素子から被照射物へ光を照射し、被照射物へ入射する光に対する正反射光と拡散反射光とを受光素子によって受光することで被照射物の特性を検出するセンサ装置が種々提案されている。このセンサ装置は広い分野で利用されており、例えば、フォトインタラプタ、フォトカプラ、リモートコントロールユニット、IrDA(Infrared Data Association)通信デバイス、光ファイバ通信用装置、さらには原稿サイズセンサなど多岐にわたるアプリケーションで用いられている。
例えば、特許文献1には、N型シリコン基板上にpn接合を有する半導体層を積層して構成された発光ダイオードが開示されている。また、例えば、特許文献2には、N型シリコン基板の一方の主面に高濃度のP型不純物領域を形成し、他方の主面に高濃度のN型不純物領域を形成して構成されたPINフォトダイオードが開示されている。
ところで、このような発光ダイオードおよびフォトダイオードは、共に半導体基板上に形成されているため、これらを同じ半導体基板上に一体化して形成した受発光素子として構成することが考えられる。このような受発光素子は、反射型フォトセンサや透過型フォトセンサなどの光センサ装置に適用することができる。
しかしながら、このように構成された受発光素子では、発光ダイオードの駆動時に供給される電流が半導体基板を介してフォトダイオードに流入し、フォトダイオードからの出力電流(受光強度に応じて出力される電流)にノイズとして混入することがあった。これにより、この受発光素子を適用した光センサ装置では、検出精度が低下するという問題があった。
特開2003−37287号公報 特開平9−83009号公報
本発明は、上記問題点に鑑みてなされたものであり、ノイズの混入を抑制しセンシング性能を高めた受発光素子の製造方法を提供することを目的とする。
本発明に係る受発光素子の製造方法の一実施形態によれば、一主面に第1領域と第2領域とを有し、少なくとも前記第2領域に絶縁膜が形成された半導体材料からなる第1基板を準備する、第1基板準備工程と、前記第1基板と同じ半導体材料からなり、一主面に位置する一導電型の第1ドーパント部と、前記第1ドーパント部に比べて高抵抗の主部とを有する第2基板を準備する、第2基板準備工程と、前記第1基板の前記第1絶縁膜と、前記第2基板の前記第1ドーパント部とを接合する、接合工程と、前記第2基板を前記主部の厚みの途中まで薄層化する、薄層化工程と、薄層化された前記主部に前記主部よりも低抵抗の逆導電型の第2ドーパント部を形成し、前記第1ドーパント部と薄層化された前記
主部と前記第2ドーパント部とで受光部を形成する受光部形成工程と、前記第1ドーパント部の一部を露出させ、前記受光部のコンタクト部を形成する、コンタクト部形成工程と、上面視で、前記第1基板の前記第1領域と重なる領域に半導体層が積層されてなる発光部を形成する、発光部形成工程と、上面視で、前記第1基板の前記第1領域と前記第2領域との間に、前記第2基板側から前記第1基板に到達する溝を形成する、溝形成工程と、を有する。
本発明によれば、ノイズの混入を抑制した、高いセンシング性能を有する受光素子の製造方法を提供することができる。
(a)〜(c)は、本発明の一実施形態にかかる受発光素子の製造方法の各工程を示す要部断面図である。 (a)〜(c)は、図1に示す工程の後に続く工程を示す要部断面図である。 (a),(b)は、図2に示す工程の後に続く工程を示す要部断面図である。 発光部1の構成の一例を示す要部断面図である。 (a)〜(d)は、変形例1に係る受発光素子の製造方法の各工程を示す要部断面図である。
以下、本発明の受発光素子の製造方法の実施の形態の例について、図面を参照しつつ説明する。なお、以下の例は本発明の実施の形態を例示するものであって、本発明はこれらの実施の形態に限定されるものではない。
(第1基板準備工程)
図1(a)に示すように、半導体材料からなる第1基板10を準備する。第1基板10の導電型、不純物(ドーパント)濃度等は特に限定されない。この例では、第1基板10として、リン(P)を不純物として含み、1〜5Ωの電気抵抗を有し、厚み350μmのシリコン(Si)基板を用いている。
第1基板10の一主面10aには、上面視で互いに重なることのない第1領域11,第2領域12を有する。この例では、一方向に並んで存在している。
少なくとも第2領域12に絶縁膜15が形成されている。この例では、第1基板10であるSi基板を酸素雰囲気中で熱酸化させることにより、酸化膜(SiOx)からなる絶縁膜15を、第1基板10の外周全面に形成している。
絶縁膜15の厚みは、電気的絶縁性を確保するために、0.5μm以上の厚みとすればよい。
上述の通り、第2領域に絶縁膜15が形成された第1基板10を準備することができる。
(第2基板準備工程)
図1(b)に示すように、第2基板20を準備する。第2基板20は、第1基板10と同じ材料系の半導体材料からなる。すなわちこの例ではSi基板を用いる。第2基板20は、厚み方向に順に位置する主部21と第1ドーパント部22とを有する。第1ドーパン
ト部22は第2基板20の一主面20aに露出するように位置している。
主部21は高い電気抵抗となるように不純物量を調整する。例えば、本例では、真正半導体やSi基板に意図してドーパントを混入させない、ノンドープの状態としてもよい。このような場合には、電気抵抗が2000Ω以上となるように不純物濃度を調整する。例えば、不純物濃度を1×1012atoms/cm未満とすればよい。このような主部21の厚みとしては、例えば、350μm程度としてもよいし、それ以下でもよい。
第1ドーパント部22は、一導電型を呈し、主部21に比べ低い電気抵抗を有するように不純物濃度を調整する。なお、本例では一導電型はn型であり、逆導電型はp型である。この例では、一導電型の不純物としてリン(P)を1×1017〜2×1018atoms/cmの濃度で含んでいる。n型の不純物としては、リン(P)の他に、例えば窒素(N)、砒素(As)、アンチモン(Sb)およびビスマス(Bi)などが挙げられ、
ドーピング濃度は1×1016〜1×1020atoms/cmとされる。なお、本例では一導電型はn型であり、他導電型はp型である。
このような第1ドーパント部22は、主部21上に、ドーパント濃度を制御しながらエピタキシャル成長させることで形成してもよいし、高抵抗のSi基板にドーパントを熱拡散させて形成してもよいし、ドーパントを打ち込んでSi基板中に作りこむようにして形成してもよい。また、第1ドーパント部22の厚みは、例えば0.5〜3μmとすればよい。
このようにして主部21と第1ドーパント部22を有する第2基板20を準備することができる。
(接合工程)
次に、第1基板10と第2基板20とを接合する。具体的には、第1基板10の絶縁膜15と、第2基板20の第1ドーパント部22とを接合する。そして、上面視で、少なくとも第2領域と重なる領域において第1基板10と第2基板20とが接合されていればよい。この例では、第1基板10と第2基板20として同じ大きさの基板を用いており、かつ、絶縁膜15が第1基板10に一主面10a全面に形成されており、第1ドーパント部22が第2基板20の一主面20a全面に形成されている。このため、第1基板10と第2基板20との主面同士を全面接合している。
両基板の接合には、接合する面をプラズマ,イオン,中性子等により活性化して接触させることで接合してもよいし、加圧,熱処理により接合してもよい。第1基板10と第2基板20とが同一材料系からなるために、一般的な基板接合手法を用いることができる。
この接合工程において、加熱を要する場合には、第1ドーパント部22のドーパントが拡散しないように、熱処理温度が200℃〜300℃を超えないよう調整してもよい。
(薄層化工程)
次に、図2(a)に示すように、第2基板20を主部21の厚みの途中まで薄層化する。薄層化した主部21を、薄層部23とする。薄層部23は後のPINフォトダイオードのI層として機能するものである。このため、薄層部23の厚みは、10μm〜20μm程度となるように薄層化する。
具体的には、第2基板20のうち、第1基板10との接合面と反対側の主面から、ダイシング等の機械的研削、化学的・物理的エッチング、砥粒研磨、およびそれらの組み合わせにより薄層化してもよい。また、接合工程に先立ち、第2基板20の準備工程において
、主部21の厚みの途中に水素(H)原子を打ち込み、脆弱部を形成させた後に接合し、接合後にこの脆弱部において第2基板20を分割させることで、薄層化してもよい。この場合には、水素イオンの打ち込み深さを調整することにより、所望の厚みの薄層部23を得ることができる。
(受光部形成工程)
次に、図2(b)に示すように、薄層部23に主部21よりも低抵抗の逆導電型の第2ドーパント部24を形成する。より具体的には、上面視で、薄層部23の上面のうち、第2領域12と重なる位置に第2ドーパント部24を形成する。このような第2ドーパント部24は、薄層部23の電気抵抗よりも小さくなるように他導電型の不純物を含む。他導電型不純物としては、例えば亜鉛(Zn)、マグネシウム(Mg)、炭素(C)、ホウ素(B)、インジウム(In)またはセレン(Se)などが挙げられ、ドーピング濃度は1×1016〜1×1020atoms/cmとされる。本例では、第2ドーパント部24の厚さが0.5〜3μm程度となるように、ホウ素(B)が他導電型不純物として拡散されている。
このような、第2ドーパント部24は、薄層部23の一部に熱拡散により形成してもよいし、イオン打ち込みにより形成してもよいし、薄層部23の上面にエピタキシャル成長により形成してもよい。熱拡散により形成する場合には、所望のマスクを形成した後に、ポリボロンフィルム(PBF)を塗布し、窒素(N)および酸素(O)を含む雰囲気中で700〜1200℃の温度で熱拡散させることにより、PBF中に含まれるBを薄層部23に拡散することで第2ドーパント部24を形成してもよい。
このように、厚み方向に順に存在する第1ドーパント部22,薄層部23,第2ドーパント部24とでPIN型の受光部2を構成する。薄層化工程において、薄層部23の厚みを自由に制御することができるので、所望の特性を有する受光部2を形成することができる。また、I層として機能する部位、エピタキシャル成長させる必要がなくなるため、高い生産性を保つことができる。さらに、PINの各層を厚み方向に並べることができる。これにより、PINの各層が平面方向に並ぶ場合よりも発生したキャリアを効率よく光電流として検出することができる。
(コンタクト部形成工程)
次に、図2(c)に示すように、第1ドーパント部22の一部を露出させる。具体的には、第2領域12と重なる部分において、その上に存在する薄層部23,第2ドーパント部24の一部を除去して第1ドーパント部22の露出部22aを形成する。この露出部22aは、受光部2のカソード電極として機能する。すなわち、露出部22aを設けることにより、一方向に電気的な配線を引き回すことが可能となる。
このように露出部22aを形成するためには、レジストを薄層部23及び第2ドーパント部24の上面に塗布し、所望のパターンに加工したフォトマスクとし、所望の部位をエッチングにより除去すればよい。
(発光部形成工程)
次に、図3(a)に示すように、上面視で第1領域11と重なる部位に発光部1を形成する。発光部1は、所望の発光波長を得られるように、バンドギャップを調整した複数の半導体層が積層されてなる。半導体層は、MOCVD(有機金属化学気相成長:Metal-Organic Chemical Vapor Deposition)装置を用いて形成する。
このような発光部1の一例を図4に示す。図4は発光部1の要部拡大断面図である。この例では、発光部1は、第2基板20の薄層部23の上面に形成されている。すなわち、
Si単結晶基板の上に形成されるものとなる。このため、まず、薄層部23の上面には、薄層部23と薄層部23の上面に積層される半導体層との格子定数の差を緩衝するバッファ層1aが形成されている。バッファ層1aは、薄層部23と薄層部23の上面に形成される半導体層との格子定数の差を緩衝することによって、薄層部23と半導体層の間に発生する格子歪などの格子欠陥を少なくし、ひいては薄層部23の上面に形成される半導体層全体の格子欠陥または結晶欠陥を少なくする機能を有する。なお、バッファ層は緩衝層とも呼ばれる。
本例のバッファ層1aは、不純物を含まないガリウム砒素(GaAs)からなり、その厚さが2〜3μm程度とされている。なお、薄層部23と薄層部23の上面に積層される半導体層との格子定数の差が大きくない場合には、バッファ層1aは省略することができる。
バッファ層1aの上面には、下部一導電型コンタクト層1bが形成されている。下部一導電型コンタクト層1bは、ガリウム砒素(GaAs)に一導電型不純物であるシリコン(Si)またはセレン(Se)などがドーピングされており、ドーピング濃度は1×1016〜1×1020atoms/cm程度とされるとともに、その厚さが0.8〜1μm程度とされている。
下部一導電型コンタクト層1bの上面の一部は露出しており、この露出部している部分に発光部1を駆動するための電極の一方が接続される。下部一導電型コンタクト層1bは、下部一導電型コンタクト層1bに接続される電極との接触抵抗を下げる機能を有している。
電極は、例えば金(Au)やアルミニウム(Al)と、密着層であるニッケル(Ni)、クロム(Cr)またはチタン(Ti)とを組み合わせたAuNi、AuCr、AuTiまたはAlCr合金などで形成されており、その厚さが0.5〜5μm程度とされるとともに、薄層部23の上面から下部一導電型コンタクト層1bの上面を覆うように形成される絶縁層6の上に配置されているため、下部一導電型コンタクト層1b以外の半導体層とは電気的に絶縁されている。
下部一導電型コンタクト層1bの上面には、第1一導電型半導体層1cが形成されており、後に説明する活性層1dに正孔を閉じ込める機能を有している。第1一導電型半導体層1cは、アルミニウムガリウム砒素(AlGaAs)に一導電型不純物であるシリコン(Si)またはセレン(Se)などがドーピングされており、ドーピング濃度は1×1016〜1×1020atoms/cm程度とされるとともに、その厚さが0.2〜0.5μm程度とされている。本例では、一導電型不純物としてシリコン(Si)が1×1017〜5×1017atoms/cmのドーピング濃度でドーピングされている。
第1一導電型半導体層1cの上面には、活性層1dが形成されており、電子や正孔などのキャリアが集中して、再結合することによって光を発する発光層として機能する。活性層1dは、不純物を含まないアルミニウムガリウム砒素(AlGaAs)であるとともに、その厚さが0.1〜0.5μm程度とされている。なお、本例の活性層1dは、不純物を含まない層であるが、他導電型不純物を含む他導電型活性層であっても、一導電型不純物を含む一導電型活性層であってもよく、活性層1dのバンドギャップが第1一導電型半導体層1cおよび後に説明する第1他導電型半導体層1eのバンドギャップよりも小さくなっていればよい。
活性層1dの上面には、第1他導電型半導体層1eが形成されており、活性層1dに電子を閉じ込めるクラッド層としての機能を有している。第1他導電型半導体層1eは、ア
ルミニウムガリウム砒素(AlGaAs)に他導電型不純物である亜鉛(Zn)、マグネシウム(Mg)または炭素(C)などがドーピングされており、ドーピング濃度は1×1016〜1×1020atoms/cm程度とされるとともに、その厚さが0.2〜0.5μm程度とされている。本例では、他導電型不純物としてマグネシウム(Mg)が1×1019〜5×1020atoms/cmのドーピング濃度でドーピングされている。
第1他導電型半導体層1eの上面には、第1他導電型コンタクト層1fが形成されている。第1他導電型コンタクト層1fは、アルミニウムガリウム砒素(AlGaAs)に他導電型不純物である亜鉛(Zn)、マグネシウム(Mg)または炭素(C)などがドーピングされており、ドーピング濃度は1×1016〜1×1020atoms/cm程度とされるとともに、その厚さが0.01〜0.1μm程度とされている。第1他導電型コンタクト層1fの上面の一部は露出しており、この露出している部分に発光部1を駆動する電極の他方が接続されている。
なお、第1他導電型コンタクト層1fの上面には、第1他導電型コンタクト層1fの酸化を防止する機能を有するキャップ層を形成してもよい。キャップ層は、例えば不純物を含まないガリウム砒素(GaAs)で形成して、その厚さを0.01〜0.03μm程度とすればよい。
このようにして構成された発光部1は、駆動する対の電極間にバイアスを印加することによって、活性層1dが発光して、光の光源として機能する。
(溝形成工程)
次に、図3(b)に示すように、溝3を形成する。具体的には、上面視で第1領域11と第2領域12とを区切るように、薄層部23,絶縁膜15,絶縁膜15で覆われた第1基板10の内部の一部まで到達するように、ダイシングまたはディープエッチングにより行なう。
溝3は、第1基板10の内部に到達すれば、その幅,深さ等は自由に設定できるが、例えば、幅を30μm程度としてもよい。
上述の全工程を経ることにより、発光部1,受光部2が1つの基板に作りこまれた受発光素子100を提供することができる。このような工程を経ることにより、絶縁膜15と溝3とにより、発光部1と受光部2との間のリーク電流を遮断することができる。これにより、高いセンシング性能を有する受発光素子100を提供することができる。
また、第1基板10と第2基板20とを同じ材料系からなる基板としてきるため、発光部1の駆動に伴う熱履歴、受発光素子100をパッケージ化・モジュール化するための加熱工程による熱履歴が生じても、発光部1,受光部2に熱履歴に伴う予期せぬ応力の発生を抑制することができる。これにより、信頼性が高く、作業環境によらず高いセンシング性能を有する受発光素子100を提供することができる。
さらに、受光部2を構成する所望の厚みを有する薄層部23を単結晶基板の薄層化により得ることができる。単結晶の薄層化により薄層部23を形成するため高い品質を維持しつつ、I層として機能させるために十分な厚みを高い生産性を保ちつつ実現することができる。
(変形例1:発光部形成工程)
上述の例では、薄層部23の上面に発光部1を直接製膜した例を説明したが、別基板に
形成した発光部を、薄層部23の上面に貼り合わせて形成してもよい。
この場合には、まず、図5(a)に示すように、第3基板30を準備する。第3基板30は、発光部1を構成する半導体層と同じ材料・同じ結晶構造を有する材料からなるものを用いる。この例では、発光部1を構成する半導体層はGaAs系であるため、GaAs基板を用いる。
次に、図5(b)に示すように、第3基板30上に、犠牲層31を介して半導体層を積層する。犠牲層31はAlAsからなる。厚みは、例えば0.5μm〜1μm程度とすればよい。そして犠牲層31上に、図4に示す半導体層(1b〜1g)を半導体層1g側から順に積層する。これらの各層はMOCVD装置により第3基板30の上面全面を被覆するようにエピタキシャル成長させて形成すればよい。これらの半導体層の積層体32を形成する。
そして、図5(c)に示すように、積層体32を、上面視で、薄層部23の第1基板10の第1領域11と重なり合う領域に貼り合わせる。この例では、積層体32は、第3基板30全面に形成されている。このため、積層体32と薄層部23全面とを接合する。
次に、図5(d)に示すように、犠牲層31をエッチング液で溶解させ除去することにより、積層体32から第3基板30を剥離させる。
次に、図3(a)に示すように積層体32を所望の形状を有する発光部1に加工すればよい。このように、第3基板30上に積層体32を形成する場合には、格子定数の違いによる半導体層へ意図せぬ歪みや欠陥の発生を抑制することができる。これにより、発光部1から発光される光の強度を高めることができるので好ましい。
(変形例2:発光部形成工程)
上述の例では、発光部1を薄層部23の上部に設けた例を説明したが、発光部1は第1基板10の直上に設けてもよい。その場合には、絶縁膜15を介して発光部1を設けてもよいし、絶縁膜15を介さずに設けてもよい。このように、発光部1を第1基板10の直上に設けるためには、まず、第1基板10の第1領域11の直上を露出させる。露出させるためには、第2基板20を、第1基板10に対して小さいものとし、第2領域12の直上のみに配置するようにしてもよいし、第1領域11も被覆するような第2基板20を第1基板10に接合した後に、その一部を除去してもよい。
そして、このようにして形成した、第1領域11の直上の領域に発光部1を配置する。具体的には、第1領域11に直接半導体層を製膜して形成してもよいし、変形例1に示すように、別基板に形成した半導体層を接合してもよい。
このようにして形成した場合には、発光部1が受光部2よりも下側に位置するものとなる。このため、発光部1からの意図せぬ光が受光部2に混入することを抑制することができる。
(変形例3:溝)
上述の例では、溝3が形成されているのみであったが、溝3で形成された窪み内に絶縁材料を充填させてもよい。その場合には、発光部1と受光部2とを電気的に分離しつつ、受発光素子100の強度を高めることができる。
また、絶縁膜15は、第2領域12上のみに形成し、これと分離した第2絶縁膜を第1領域11上に別途形成するようにしてもよい。
1 発光部
2 受光部
3 溝
10 第1基板
11 第1領域
12 第2領域
15 絶縁膜
20 第2基板
21 主部
22 第1ドーパント部
24 第2ドーパント部
6 絶縁層
100 受発光素子

Claims (4)

  1. 一主面に第1領域と第2領域とを有し、少なくとも前記第2領域に絶縁膜が形成された半導体材料からなる第1基板を準備する、第1基板準備工程と、
    前記第1基板と同じ半導体材料からなり、一主面に位置する一導電型の第1ドーパント部と、前記第1ドーパント部に比べて高抵抗の主部とを有する第2基板を準備する、第2基板準備工程と、
    前記第1基板の前記第1絶縁膜と、前記第2基板の前記第1ドーパント部とを接合する、接合工程と、
    前記第2基板を前記主部の厚みの途中まで薄層化する、薄層化工程と、
    薄層化された前記主部に前記主部よりも低抵抗の逆導電型の第2ドーパント部を形成し、前記第1ドーパント部と薄層化された前記主部と前記第2ドーパント部とで受光部を形成する受光部形成工程と、
    前記第1ドーパント部の一部を露出させ、前記受光部のコンタクト部を形成する、コンタクト部形成工程と、
    上面視で、前記第1基板の前記第1領域と重なる領域に半導体層が積層されてなる発光部を形成する、発光部形成工程と、
    上面視で、前記第1基板の前記第1領域と前記第2領域との間に、前記第2基板側から前記第1基板に到達する溝を形成する、溝形成工程と、を有する受発光素子の製造方法。
  2. 前記第1基板準備工程において、前記第1基板としてSi基板を用い、前記第1絶縁膜を、前記第1基板を熱酸化して前記第1基板の外周全体に形成する、請求項1に記載の受発光素子の製造方法。
  3. 前記発光部形成工程において、前記発光部は、前記第2基板のうち前記第1領域と重なる領域に直接製膜して形成する、請求項1または2に記載の受発光素子の製造方法。
  4. 前記発光部形成工程において、
    前記発光部を形成する前記半導体層と同じ材料からなる第3基板を準備する工程と、
    前記第3基板上に、犠牲層を介して前記半導体層をエピタキシャル成長させて複数層積層した積層体を形成する工程と、
    前記積層体を、上面視で、前記第1基板の前記第1領域と重なる領域に貼り合わせる工程と、
    前記犠牲層を除去して、前記第3基板を剥離する工程と、を有する、請求項1または2に記載の受発光素子の製造方法。
JP2013245975A 2013-11-28 2013-11-28 受発光素子の製造方法 Active JP6224440B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013245975A JP6224440B2 (ja) 2013-11-28 2013-11-28 受発光素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013245975A JP6224440B2 (ja) 2013-11-28 2013-11-28 受発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2015103785A JP2015103785A (ja) 2015-06-04
JP6224440B2 true JP6224440B2 (ja) 2017-11-01

Family

ID=53379230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013245975A Active JP6224440B2 (ja) 2013-11-28 2013-11-28 受発光素子の製造方法

Country Status (1)

Country Link
JP (1) JP6224440B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04199608A (ja) * 1990-11-29 1992-07-20 Fujitsu Ltd Soiウエハの製造方法
US5366924A (en) * 1992-03-16 1994-11-22 At&T Bell Laboratories Method of manufacturing an integrated circuit including planarizing a wafer
JP5404026B2 (ja) * 2008-02-29 2014-01-29 京セラ株式会社 受発光一体型素子アレイおよびセンサ装置
JP5692971B2 (ja) * 2009-05-28 2015-04-01 京セラ株式会社 受発光素子及びその製造方法、並びに受発光素子を備えた光センサ装置

Also Published As

Publication number Publication date
JP2015103785A (ja) 2015-06-04

Similar Documents

Publication Publication Date Title
JP5404026B2 (ja) 受発光一体型素子アレイおよびセンサ装置
JP5692971B2 (ja) 受発光素子及びその製造方法、並びに受発光素子を備えた光センサ装置
US7888765B2 (en) Optical semiconductor device
JP4019285B2 (ja) 面発光型装置及びその製造方法
KR20130136980A (ko) 웨이퍼 직접 접합
JP5882720B2 (ja) 受発光素子モジュールおよびこれを用いたセンサ装置
JPH09293893A (ja) 光半導体装置
JP2018198286A (ja) 半導体受光素子、及び半導体受光素子の製造方法
WO2020121858A1 (ja) 光検出装置及び光検出装置の製造方法
WO2003056634A1 (fr) Photodetecteur a semi-conducteur et procede de fabrication
JP6224440B2 (ja) 受発光素子の製造方法
JP4019284B2 (ja) 面発光型装置及びその製造方法
JP2018046314A (ja) 受発光素子およびこれを用いたセンサ装置
JP2017228628A (ja) 赤外線デバイス
JP6105428B2 (ja) 受発光素子
JP4720637B2 (ja) 光素子及びその製造方法
JP2015008256A (ja) 受発光素子およびこれを用いたセンサ装置
JP2014078743A (ja) オプトエレクトロニクス半導体本体およびオプトエレクトロニクス半導体本体の製造方法
JP2009188171A (ja) 半導体受光素子およびその製造方法ならびに光通信装置
JP6117635B2 (ja) 受発光素子、および受発光素子の製造方法
JP2009177031A (ja) 光半導体及びその製造方法
JP6329287B2 (ja) 受発光素子
JP4356677B2 (ja) 光半導体素子
JP2004241588A (ja) 受光素子およびその製造方法ならびに当該受光素子を用いた光モジュール
JP6117604B2 (ja) 受発光素子およびこれを用いたセンサ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160817

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171005

R150 Certificate of patent or registration of utility model

Ref document number: 6224440

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150