JP6224440B2 - 受発光素子の製造方法 - Google Patents
受発光素子の製造方法 Download PDFInfo
- Publication number
- JP6224440B2 JP6224440B2 JP2013245975A JP2013245975A JP6224440B2 JP 6224440 B2 JP6224440 B2 JP 6224440B2 JP 2013245975 A JP2013245975 A JP 2013245975A JP 2013245975 A JP2013245975 A JP 2013245975A JP 6224440 B2 JP6224440 B2 JP 6224440B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- region
- light emitting
- dopant
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Description
主部と前記第2ドーパント部とで受光部を形成する受光部形成工程と、前記第1ドーパント部の一部を露出させ、前記受光部のコンタクト部を形成する、コンタクト部形成工程と、上面視で、前記第1基板の前記第1領域と重なる領域に半導体層が積層されてなる発光部を形成する、発光部形成工程と、上面視で、前記第1基板の前記第1領域と前記第2領域との間に、前記第2基板側から前記第1基板に到達する溝を形成する、溝形成工程と、を有する。
図1(a)に示すように、半導体材料からなる第1基板10を準備する。第1基板10の導電型、不純物(ドーパント)濃度等は特に限定されない。この例では、第1基板10として、リン(P)を不純物として含み、1〜5Ωの電気抵抗を有し、厚み350μmのシリコン(Si)基板を用いている。
図1(b)に示すように、第2基板20を準備する。第2基板20は、第1基板10と同じ材料系の半導体材料からなる。すなわちこの例ではSi基板を用いる。第2基板20は、厚み方向に順に位置する主部21と第1ドーパント部22とを有する。第1ドーパン
ト部22は第2基板20の一主面20aに露出するように位置している。
ドーピング濃度は1×1016〜1×1020atoms/cm3とされる。なお、本例では一導電型はn型であり、他導電型はp型である。
次に、第1基板10と第2基板20とを接合する。具体的には、第1基板10の絶縁膜15と、第2基板20の第1ドーパント部22とを接合する。そして、上面視で、少なくとも第2領域と重なる領域において第1基板10と第2基板20とが接合されていればよい。この例では、第1基板10と第2基板20として同じ大きさの基板を用いており、かつ、絶縁膜15が第1基板10に一主面10a全面に形成されており、第1ドーパント部22が第2基板20の一主面20a全面に形成されている。このため、第1基板10と第2基板20との主面同士を全面接合している。
次に、図2(a)に示すように、第2基板20を主部21の厚みの途中まで薄層化する。薄層化した主部21を、薄層部23とする。薄層部23は後のPINフォトダイオードのI層として機能するものである。このため、薄層部23の厚みは、10μm〜20μm程度となるように薄層化する。
、主部21の厚みの途中に水素(H)原子を打ち込み、脆弱部を形成させた後に接合し、接合後にこの脆弱部において第2基板20を分割させることで、薄層化してもよい。この場合には、水素イオンの打ち込み深さを調整することにより、所望の厚みの薄層部23を得ることができる。
次に、図2(b)に示すように、薄層部23に主部21よりも低抵抗の逆導電型の第2ドーパント部24を形成する。より具体的には、上面視で、薄層部23の上面のうち、第2領域12と重なる位置に第2ドーパント部24を形成する。このような第2ドーパント部24は、薄層部23の電気抵抗よりも小さくなるように他導電型の不純物を含む。他導電型不純物としては、例えば亜鉛(Zn)、マグネシウム(Mg)、炭素(C)、ホウ素(B)、インジウム(In)またはセレン(Se)などが挙げられ、ドーピング濃度は1×1016〜1×1020atoms/cm3とされる。本例では、第2ドーパント部24の厚さが0.5〜3μm程度となるように、ホウ素(B)が他導電型不純物として拡散されている。
次に、図2(c)に示すように、第1ドーパント部22の一部を露出させる。具体的には、第2領域12と重なる部分において、その上に存在する薄層部23,第2ドーパント部24の一部を除去して第1ドーパント部22の露出部22aを形成する。この露出部22aは、受光部2のカソード電極として機能する。すなわち、露出部22aを設けることにより、一方向に電気的な配線を引き回すことが可能となる。
次に、図3(a)に示すように、上面視で第1領域11と重なる部位に発光部1を形成する。発光部1は、所望の発光波長を得られるように、バンドギャップを調整した複数の半導体層が積層されてなる。半導体層は、MOCVD(有機金属化学気相成長:Metal-Organic Chemical Vapor Deposition)装置を用いて形成する。
Si単結晶基板の上に形成されるものとなる。このため、まず、薄層部23の上面には、薄層部23と薄層部23の上面に積層される半導体層との格子定数の差を緩衝するバッファ層1aが形成されている。バッファ層1aは、薄層部23と薄層部23の上面に形成される半導体層との格子定数の差を緩衝することによって、薄層部23と半導体層の間に発生する格子歪などの格子欠陥を少なくし、ひいては薄層部23の上面に形成される半導体層全体の格子欠陥または結晶欠陥を少なくする機能を有する。なお、バッファ層は緩衝層とも呼ばれる。
ルミニウムガリウム砒素(AlGaAs)に他導電型不純物である亜鉛(Zn)、マグネシウム(Mg)または炭素(C)などがドーピングされており、ドーピング濃度は1×1016〜1×1020atoms/cm3程度とされるとともに、その厚さが0.2〜0.5μm程度とされている。本例では、他導電型不純物としてマグネシウム(Mg)が1×1019〜5×1020atoms/cm3のドーピング濃度でドーピングされている。
次に、図3(b)に示すように、溝3を形成する。具体的には、上面視で第1領域11と第2領域12とを区切るように、薄層部23,絶縁膜15,絶縁膜15で覆われた第1基板10の内部の一部まで到達するように、ダイシングまたはディープエッチングにより行なう。
上述の例では、薄層部23の上面に発光部1を直接製膜した例を説明したが、別基板に
形成した発光部を、薄層部23の上面に貼り合わせて形成してもよい。
上述の例では、発光部1を薄層部23の上部に設けた例を説明したが、発光部1は第1基板10の直上に設けてもよい。その場合には、絶縁膜15を介して発光部1を設けてもよいし、絶縁膜15を介さずに設けてもよい。このように、発光部1を第1基板10の直上に設けるためには、まず、第1基板10の第1領域11の直上を露出させる。露出させるためには、第2基板20を、第1基板10に対して小さいものとし、第2領域12の直上のみに配置するようにしてもよいし、第1領域11も被覆するような第2基板20を第1基板10に接合した後に、その一部を除去してもよい。
上述の例では、溝3が形成されているのみであったが、溝3で形成された窪み内に絶縁材料を充填させてもよい。その場合には、発光部1と受光部2とを電気的に分離しつつ、受発光素子100の強度を高めることができる。
2 受光部
3 溝
10 第1基板
11 第1領域
12 第2領域
15 絶縁膜
20 第2基板
21 主部
22 第1ドーパント部
24 第2ドーパント部
6 絶縁層
100 受発光素子
Claims (4)
- 一主面に第1領域と第2領域とを有し、少なくとも前記第2領域に絶縁膜が形成された半導体材料からなる第1基板を準備する、第1基板準備工程と、
前記第1基板と同じ半導体材料からなり、一主面に位置する一導電型の第1ドーパント部と、前記第1ドーパント部に比べて高抵抗の主部とを有する第2基板を準備する、第2基板準備工程と、
前記第1基板の前記第1絶縁膜と、前記第2基板の前記第1ドーパント部とを接合する、接合工程と、
前記第2基板を前記主部の厚みの途中まで薄層化する、薄層化工程と、
薄層化された前記主部に前記主部よりも低抵抗の逆導電型の第2ドーパント部を形成し、前記第1ドーパント部と薄層化された前記主部と前記第2ドーパント部とで受光部を形成する受光部形成工程と、
前記第1ドーパント部の一部を露出させ、前記受光部のコンタクト部を形成する、コンタクト部形成工程と、
上面視で、前記第1基板の前記第1領域と重なる領域に半導体層が積層されてなる発光部を形成する、発光部形成工程と、
上面視で、前記第1基板の前記第1領域と前記第2領域との間に、前記第2基板側から前記第1基板に到達する溝を形成する、溝形成工程と、を有する受発光素子の製造方法。 - 前記第1基板準備工程において、前記第1基板としてSi基板を用い、前記第1絶縁膜を、前記第1基板を熱酸化して前記第1基板の外周全体に形成する、請求項1に記載の受発光素子の製造方法。
- 前記発光部形成工程において、前記発光部は、前記第2基板のうち前記第1領域と重なる領域に直接製膜して形成する、請求項1または2に記載の受発光素子の製造方法。
- 前記発光部形成工程において、
前記発光部を形成する前記半導体層と同じ材料からなる第3基板を準備する工程と、
前記第3基板上に、犠牲層を介して前記半導体層をエピタキシャル成長させて複数層積層した積層体を形成する工程と、
前記積層体を、上面視で、前記第1基板の前記第1領域と重なる領域に貼り合わせる工程と、
前記犠牲層を除去して、前記第3基板を剥離する工程と、を有する、請求項1または2に記載の受発光素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013245975A JP6224440B2 (ja) | 2013-11-28 | 2013-11-28 | 受発光素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013245975A JP6224440B2 (ja) | 2013-11-28 | 2013-11-28 | 受発光素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015103785A JP2015103785A (ja) | 2015-06-04 |
JP6224440B2 true JP6224440B2 (ja) | 2017-11-01 |
Family
ID=53379230
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013245975A Active JP6224440B2 (ja) | 2013-11-28 | 2013-11-28 | 受発光素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6224440B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04199608A (ja) * | 1990-11-29 | 1992-07-20 | Fujitsu Ltd | Soiウエハの製造方法 |
US5366924A (en) * | 1992-03-16 | 1994-11-22 | At&T Bell Laboratories | Method of manufacturing an integrated circuit including planarizing a wafer |
JP5404026B2 (ja) * | 2008-02-29 | 2014-01-29 | 京セラ株式会社 | 受発光一体型素子アレイおよびセンサ装置 |
JP5692971B2 (ja) * | 2009-05-28 | 2015-04-01 | 京セラ株式会社 | 受発光素子及びその製造方法、並びに受発光素子を備えた光センサ装置 |
-
2013
- 2013-11-28 JP JP2013245975A patent/JP6224440B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015103785A (ja) | 2015-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5404026B2 (ja) | 受発光一体型素子アレイおよびセンサ装置 | |
JP5692971B2 (ja) | 受発光素子及びその製造方法、並びに受発光素子を備えた光センサ装置 | |
US7888765B2 (en) | Optical semiconductor device | |
JP4019285B2 (ja) | 面発光型装置及びその製造方法 | |
KR20130136980A (ko) | 웨이퍼 직접 접합 | |
JP5882720B2 (ja) | 受発光素子モジュールおよびこれを用いたセンサ装置 | |
JPH09293893A (ja) | 光半導体装置 | |
JP2018198286A (ja) | 半導体受光素子、及び半導体受光素子の製造方法 | |
WO2020121858A1 (ja) | 光検出装置及び光検出装置の製造方法 | |
WO2003056634A1 (fr) | Photodetecteur a semi-conducteur et procede de fabrication | |
JP6224440B2 (ja) | 受発光素子の製造方法 | |
JP4019284B2 (ja) | 面発光型装置及びその製造方法 | |
JP2018046314A (ja) | 受発光素子およびこれを用いたセンサ装置 | |
JP2017228628A (ja) | 赤外線デバイス | |
JP6105428B2 (ja) | 受発光素子 | |
JP4720637B2 (ja) | 光素子及びその製造方法 | |
JP2015008256A (ja) | 受発光素子およびこれを用いたセンサ装置 | |
JP2014078743A (ja) | オプトエレクトロニクス半導体本体およびオプトエレクトロニクス半導体本体の製造方法 | |
JP2009188171A (ja) | 半導体受光素子およびその製造方法ならびに光通信装置 | |
JP6117635B2 (ja) | 受発光素子、および受発光素子の製造方法 | |
JP2009177031A (ja) | 光半導体及びその製造方法 | |
JP6329287B2 (ja) | 受発光素子 | |
JP4356677B2 (ja) | 光半導体素子 | |
JP2004241588A (ja) | 受光素子およびその製造方法ならびに当該受光素子を用いた光モジュール | |
JP6117604B2 (ja) | 受発光素子およびこれを用いたセンサ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160817 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170421 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170516 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170905 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171005 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6224440 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |