JP5744204B2 - 受発光素子およびそれを備えたセンサ装置 - Google Patents

受発光素子およびそれを備えたセンサ装置 Download PDF

Info

Publication number
JP5744204B2
JP5744204B2 JP2013525763A JP2013525763A JP5744204B2 JP 5744204 B2 JP5744204 B2 JP 5744204B2 JP 2013525763 A JP2013525763 A JP 2013525763A JP 2013525763 A JP2013525763 A JP 2013525763A JP 5744204 B2 JP5744204 B2 JP 5744204B2
Authority
JP
Japan
Prior art keywords
light emitting
light
emitting diode
photodiode
photodiodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013525763A
Other languages
English (en)
Other versions
JPWO2013015379A1 (ja
Inventor
雄治 増田
雄治 増田
勝信 北田
勝信 北田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2013525763A priority Critical patent/JP5744204B2/ja
Publication of JPWO2013015379A1 publication Critical patent/JPWO2013015379A1/ja
Application granted granted Critical
Publication of JP5744204B2 publication Critical patent/JP5744204B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は、発光素子と受光素子とが同一基板上に一体形成された受発光素子に関する。
発光素子から測定対象へ光を照射し、その測定対象からの反射光を受光素子で検出して、測定対象の光学的特性を測定するようなセンサ装置が、広い分野で利用されている。たとえば、フォトインタラプタ、フォトカプラ、リモートコントロールユニット、IrDA(Infrared Data Association)通信デバイス、光ファイバ通信用装置、さらには原稿サイズセンサなど多岐にわたるアプリケーションで用いられている。
このようなセンサ装置において、たとえば発光素子から測定対象に照射した光の正反射光または拡散反射光を受光素子で受光する場合など、受光素子によってより正確な正反射光または拡散反射光を受光するためには、発光素子と受光素子とがより近い位置に配置されていることが好ましい。
たとえば、特開平8−46236号には、シリコンからなる半導体基板の一方の表面に不純物をドーピングし、受光機能を担う浅いpn接合部分と、発光機能を担う深いpn接合部分とを隣接して形成した受発光素子アレイが記載されている。
しかし、たとえばシリコン基板には、絶縁性を有するものはなく、高抵抗のものであっても抵抗率が3000〜6000Ωcm程度の抵抗率を有する。このような1枚のシリコン基板上に受光素子と発光素子とを一体的に形成した場合、発光素子を駆動させると漏れ電流が発生し、シリコン基板を介して受光素子に流れ込む場合がある。この漏れ電流は、受光素子からの出力電流(受光強度に応じて出力される電流)にノイズとして混入する。そのため、従来の受発光素子アレイでは、このような漏れ電流の発生により、受光素子による反射光の検知精度が低下してしまうという課題があった。受光素子と発光素子とを近づけて配置するほど、この漏れ電流は大きくなる。すなわち、受光素子によってより正確な正反射光または拡散反射光を受光するためには、発光部分と受光部分とがより近いことが望まれるが、反面、漏れ電流が大きくなる。このため、従来の受発光素子アレイでは、測定精度を高くすることが難しいといった課題があった。本発明は、かかる課題を解決することを目的とする。
本発明の一実施形態に係る受発光素子は、一導電型の半導体材料から成る基板と、該基板の一主面に設けられた発光ダイオードと、前記基板の前記一主面に前記発光ダイオードから離れて設けられたフォトダイオードと、前記基板の前記一主面側の前記発光ダイオードが配置された領域と前記フォトダイオードが配置された領域とが対向する部分に連続して設けられた逆導電型の介在部とを有するものである。
なお、本発明において受発光素子とは、基板の一方の主面に少なくとも1つの受光素子および少なくとも1つの発光素子を設けたものを言う。
本発明の一実施形態のセンサ装置は、上記の受発光素子を備えたセンサ装置であって、前記発光ダイオードからの光を検出対象物に照射し、該検出対象物からの反射光を前記フォトダイオードへ入射させ、該フォトダイオードから発生する光電流を計測することで、前記検出対象物の位置を検出するものである。
本発明によれば、検出精度が高く、小型の受発光素子およびセンサ装置を提供することができる。
本発明の一実施形態に係る受発光素子の概略構成を示す平面図である。 図1のI−I線断面図である。 図2に示す受発光素子の発光ダイオードの要部拡大断面図である。 (a)〜(c)はそれぞれ、図1に示した受発光素子の変形例の概略構成を示す平面図である。 (a)〜(c)はそれぞれ、図1に示した受発光素子の変形例の概略構成を示す平面図である。 (a),(b)はそれぞれ、図1に示した受発光素子の変形例における介在部を示す要部断面図である。 図1に示す受発光素子の変形例における介在部を示す要部断面図である。 図1に示す受発光素子の変形例を示す要部断面図である。
以下、本発明に係る受発光素子の一実施形態について、図面を参照しつつ説明する。
図1〜図3に示すように、受発光素子1は、基板3と、基板3に設けられた複数(図示例では11個)の発光ダイオード5と、基板3に設けられた複数(図示例では11個)のフォトダイオード7と、発光ダイオード5とフォトダイオード7とが配置された領域を分けるように配置された介在部19とを有する。
基板3は、一導電型の半導体材料からなる。一導電型の不純物濃度に限定はないが、高い電気抵抗を有することが望ましい。この例では、n型のシリコン基板を用いている。以下、n型を一導電型,p型を逆導電型とする。
基板3の電気抵抗は、1Ω・cm以上であることが好ましい。基板3の電気抵抗を高めることにより、後述の発光ダイオード5とフォトダイオード7との間のリーク電流発生を抑制することができる。
発光ダイオード5は複数あり、それらが列状に配置されている。なお、発光ダイオード5の構成については後述する。フォトダイオード7は複数あり、それらが列状に配置されている。すなわち、フォトダイオード7の配列方向に沿って発光ダイオード5が配列されている。そして、発光ダイオード5とフォトダイオード7との間には、介在部19が配置されている。
介在部19は、発光ダイオード5が配置された領域とフォトダイオード7が配置された領域とが対向する部分に沿って連続して設けられればよい。発光ダイオード5およびフォトダイオード7が複数ある場合には、発光ダイオード5に対して、複数のフォトダイオード7のうち最も近接配置されているフォトダイオード7との間に設ければよいが、この例では、複数の発光ダイオード5の配列方向と複数のフォトダイオード7と配列方向とに沿って、連続して設けられている。
ここで介在部19は基板3と逆導電型(p型)の半導体部となっている。このため、基板3上において発光ダイオード5からフォトダイオード7までの結ぶ経路の途中に逆導電型の半導体部が存在することとなり、発光ダイオード5からの漏れ電流がフォトダイオード7に到達することを抑制することができる。すなわち、介在部19は、一導電型の基板3の表面上において、抵抗成分として機能する。
より詳細には、この介在部19は、外部の駆動回路から発光ダイオード5へ供給された電流が、半導体基板3を介してフォトダイオード7へ流入するのを抑制するためのものである。こうすることで、発光ダイオード5からの漏れ電流が、フォトダイオード7から出力される電流にノイズとして混入するのを抑制し、フォトダイオード7による受光強度の測定をより精度良く行うことが可能になる。すなわち、このような介在部19により、感度の高い受発光素子1を提供することができる。
以下に、各部位の詳細な構成について説明する。
基板3は、半導体材料からなれば特に限定はないが、この例では、n型のSi基板を用いている。Si基板は、一導電型の不純物としてP(リン)を含んでおり、その濃度は1×1017〜2×1017atoms/ccとしている。
発光ダイオード5は、基板3上に、バッファ層51,n型コンタクト層52,n型クラッド層53,活性層54,p型クラッド層55,p型コンタクト層56,キャップ層57を基板3側からこの順に積層して形成されている。なお、バッファ層51の下には、後述するように基板3に不純物を拡散して形成したn型不純物拡散部分3nが存在している。すなわち、発光ダイオード5は、絶縁体を介することなく、基板3上に直接配置されている。言い換えると、発光ダイオード5と基板3との間の電気抵抗は、基板3の電気抵抗と同程度となる。
バッファ層51は、不純物がドーピングされていないGaAsからなり、2〜3μmの厚さを有している。
n型コンタクト層52はn型の不純物がドーピングされたGaAsからなり、0.8〜1μmの厚さを有している。n型の不純物としては、例えばSiが挙げられ、n型コンタクト層52のドーピング濃度を1×1018〜2×1018atoms/ccとしている。図4に示すように、n型コンタクト層52の上面の一部分は、n型クラッド層53,活性層54,p型クラッド層55,p型コンタクト層56,キャップ層57から露出しており、この露出した部分に後述する第2電極11が接続されている。
n型クラッド層53は、n型の不純物がドーピングされたAlGaAsからなり、0.3〜0.5μmの厚さを有している。n型の不純物としては、例えばSiが挙げられ、n型クラッド層53のドーピング濃度を1×1017〜5×1017atoms/ccとしている。
活性層54は、不純物がドーピングされていないAlGaAsからなり、0.3〜0.5μmの厚さを有している。
p型クラッド層55は、p型の不純物がドーピングされたAlGaAsからなり、0.3〜0.5μmの厚さを有している。p型の不純物としては、例えばMgが挙げられ、p型クラッド層55のドーピング濃度を1×1018〜2×1018atoms/ccとしている。
p型コンタクト層56は、p型の不純物がドーピングされたAlGaAsからなり、0.3〜0.5μmの厚さを有している。p型の不純物としては、例えばMgやZnが挙げられ、p型コンタクト層56のドーピング濃度を1×1019〜5×1020atoms/ccとしている。
キャップ層57は、p型の不純物がドーピングされたGaAsからなり、0.01〜0.03μmの厚さを有している。p型不純物の材料およびドーピング濃度は、p型コンタクト層56と同様とすればよい。
発光ダイオード5を構成する上記の各半導体層は、例えば、MOCVD(有機金属化学気相成長:Metal-organic Chemical Vapor Deposition)法を用い、基板3上にエピタキシャル成長させることによって形成される。
キャップ層57の上面の一部分には、第1電極9が接続されている。この第1電極9は、絶縁膜13上に延び、各発光ダイオード5のキャップ層57に対して個別に設けられている。また、第1電極9は、例えば、AuやAlと、密着層であるNi、Cr、Tiとを組み合わせたAuNi、AuCr、AuTi、AlCr合金等で、その厚さが0.5〜5μmで形成されている。
n型コンタクト層52の上面の一部分には、第2電極11が接続されている。この第2電極11は、絶縁膜13上に延び、図1に示すように列状に配置された各発光ダイオード5のn型コンタクト層52間を接続している。なお、図1では、説明の便宜上、絶縁膜13の図示を省略している。また、第2電極11は、例えば、AuSb合金、AuGe合金やNi系合金等を用いて、その厚さが0.5〜5μmで形成されている。
第1電極9及び第2電極11は、図示しない外部の駆動回路に接続されており、両電極41,43間に順方向電圧を印加することによって、p型クラッド層55とn型クラッド層53とでpn接合を形成する発光ダイオード5に電流が供給され、活性層54が発光するようになっている。このとき、複数の第1電極9のうちから任意のいくつかを選択し、選択された第1電極9と第2電極11との間に順方向電圧を印加することで、選択された第1電極9に接続された発光ダイオード5を発光させることができる。
なお、発光ダイオード5は、図3に示すように、第2電極11とn型コンタクト層52との接触部分、並びに第1電極9とキャップ層57との接触部分を除いて、透光性を有する絶縁膜13で被覆されており、第1電極9及び第2電極11との絶縁性を確保している。また、同様に、基板3の表面上にも絶縁膜13が形成されており、基板3と、第1電極9及び第2電極11との絶縁性が確保されている。この絶縁膜13は、例えば、SiN、SiO等の無機絶縁膜や、ポリイミド等の有機絶縁膜等を用い、その厚さが0.1〜5μmで形成されている。
次に、基板3に設けられた複数のフォトダイオード7について説明する。図1に示すように、フォトダイオード7は、発光ダイオード5と離間して設けられ、発光ダイオード5の配列方向に沿って、各発光ダイオード5と対応するように半導体基板3に列を成して配置されている。各フォトダイオード7は、図2に示すように、基板3の上面(一方の主面)3aに形成されたp型半導体部7pを設けることにより、n型の基板3とでpn接合を形成して構成される。言い換えると、フォトダイオード7は、基板3の一部に作りこまれているものである。
p型半導体部7pは、半導体基板3にp型不純物を高濃度に含ませて形成されている。具体的には、p型半導体部7pは、半導体基板3にp型不純物を打ち込んだり、熱拡散させたりすることで形成する。p型不純物としては、例えばZn,Mg,C,B,Al,Ga,In等が挙げられる。本実施形態では、p型不純物としてBを0.5〜3μmの厚さとなるように拡散させ、p型半導体部7pのドーピング濃度を1×1018〜1×1022atoms/ccとしている。
p型半導体部7pには、第3電極15が接続されている。より詳細には、第3電極15は、p型半導体部7pの周縁部に接合されている。第3電極15は、例えば、AuとCr、AlとCr、PtとTiの合金等で、その厚さが0.5〜5μmで形成されている。そして、第3電極15は、図示しない外部回路に接続される。なお、第3電極15は、絶縁膜13によって基板3との絶縁性が確保されている。
このとき、フォトダイオード7に光が入射すると、光電流が発生し、第3電極15によってこの光電流を取り出すことができる。
介在部19は、半導体基板3にp型不純物を高濃度に含ませて形成されている。具体的には、介在部19は、半導体基板3にp型不純物を打ち込んだり、拡散させたりすることで形成される。p型不純物としては、例えばZn,Mg,C,B,Al,Ga,In等が挙げられる。本実施形態では、p型不純物としてBを5μmの厚さとなるように拡散させ、ドーピング濃度を1×1018〜1×1022atoms/ccとしている。
介在部19の好適な深さ方向における厚みは、基板3の材質や抵抗率等によって変わる。発光ダイオード5からの漏れ電流は主に基板3の表面に流れるため、基板3の上面3a側に存在していればよいが、より好ましくは、本実施形態のように、p型半導体部7pの深さ方向における厚みよりも大きいことが好ましい。このような構成とすることにより、基板3の表面3aを伝う漏れ電流に加え、基板3の内部を通りp型半導体部7pに到達する漏れ電流を遮断することができる。
また、介在部19の厚み方向(深さ方向)において不純物濃度の濃度分布がある場合には、最も不純物濃度が高い部分の深さ位置が、p型半導体部7pが存在する深さ範囲と重複することが好ましい。
介在部19の、発光ダイオード5とフォトダイオード7との離間方向における好適な幅(図1における上下方向の幅)は、発光ダイオード5からフォトダイオード7に向かってnpn構造となっていればよいので特に限定されない。好ましくは、介在部19の幅は、1μm以上である。このような幅とすることで、発光ダイオード5からフォトダイオード7への漏れ電流を遮断する効果を高めることができる。ただし、介在部19を熱拡散により形成する場合には、深さ方向と同程度横方向にも拡散されるため、深さ方向の厚みの2倍以上の幅を有するものとなる。このため、下限値は、深さ方向における厚みの2倍以上となる。上限値は、発光ダイオード5と最も近接するフォトダイオード7との距離未満であり、発光ダイオード5からフォトダイオード7に向かってnpn構造となっていれば特に限定されないが、例えば、複数の発光ダイオード5や複数のフォトダイオード7のピッチ幅以下とすればよい。通常これらのピッチ幅は発光ダイオード5と最も近接するフォトダイオード7との距離に比べ小さいものとなっている。なお、この「発光ダイオード5とフォトダイオード7との離間方向における幅」は、複数の発光ダイオード5の配列方向と直交する方向における幅と言い換えることもできる。
特に、本実施形態のように、介在部19の上面が、基板3の上面3aと同一面となっているときには、基板3の上面3aを通る漏れ電流を確実に遮断することができる。
次いで、以上のように構成された受発光素子1の製造方法の一実施形態について説明する。
まず、基板3を準備する。そして、熱酸化法を用いて基板3上にSiOからなる拡散阻止膜Sを形成する。
次に、拡散阻止膜S上に図示しないフォトレジストを塗布し、フォトリソグラフィー法により所望のパターンを露光、現像した後、ウェットエッチング法により、p型半導体部7p,介在部19を形成するための開口部Saを拡散阻止膜Sに形成する。開口部Saに代えて、厚みを周辺よりも薄くする薄層化部を形成してもよい。
そして、拡散阻止膜S上にポリボロンフィルムPBFを塗布する。続いて、熱拡散法を用いて、拡散阻止膜Sの開口部Saまたは薄層化部を介し、ポリボロンフィルムPBFに含まれるBを基板3の内部に拡散させ、p型半導体部7pおよび介在部19を形成する。このとき、例えば、ポリボロンフィルムPBFの厚さを1000Å〜1μmとし、窒素及び酸素を含む雰囲気中で700〜1200度の温度で熱拡散させる。その後、拡散阻止膜Sを除去する。
次に、基板3をMOCVD装置の反応炉内で熱処理することにより、基板3の表面に形成された自然酸化膜を除去する。この熱処理は、例えば、1000度の温度で10分間行う。
次いで、MOCVD法を用いて、発光ダイオード5を構成する各半導体層を基板3上に順次積層する。そして、積層された半導体層L上に図示しないフォトレジストを塗布し、フォトリソグラフィー法により所望のパターンを露光、現像した後、ウェットエッチング法により、発光ダイオード5を形成する。なお、このとき、n型コンタクト層52の上面が露出するように、2段階でエッチングを行う。その後、フォトレジストを除去する。
次に、スパッタリング法、プラズマCVD法等を用いて、発光ダイオード5の露出面及び半導体基板3の上面に、これらの面を被覆する絶縁膜13を形成する。続いて、絶縁膜13上に図示しないフォトレジストを塗布し、フォトリソグラフィー法により所望のパターンを露光、現像した後、ウェットエッチング法によって、後述する第1電極9、第2電極11、第3電極15を配置するための孔を絶縁膜13に形成する。その後、フォトレジストを除去する。
次に、絶縁膜13上に図示しないフォトレジスト膜を塗布し、フォトリソグラフィー法により所望のパターンを露光、現像した後、抵抗加熱蒸着法やスパッタリング法等を用いて、第1電極9及び第3電極15を形成するための合金膜を形成する。そして、リフトオフ法を用いて、フォトレジストを除去するとともに、各電極9,15を所望の形状に形成する。また、第2電極11も同様の工程によって形成する。
なお、本実施形態に係る受発光素子1は、円板状のウエハに複数の受発光素子1を作り込んだ後、ダイシングによって分割されたものである。
ここで、受発光素子1のように、介在部19の厚みをp型半導体部7pに比べて厚くするためには、上述のp型半導体部7pおよび介在部19を形成する工程において、まず、介在部19を形成する部分のみにp型の不純物を拡散させた後、次にp型半導体部7p,介在部19を形成する部分にp型の不純物を拡散させればよい。このようにp型不純物の拡散を2段階に分けて行なうことにより、介在部19の厚みをp型半導体部7pの厚みよりも厚くすることができる。
また、p型不純物の拡散を2段階に分けて行なう他にも、拡散防止膜の厚みで調整してもよい。具体的には、p型半導体部7pを形成する部分において拡散防止膜を薄層化し、介在部19を形成する部分において開口部としたり、拡散防止膜の厚みを、p型半導体部7pを形成する部分において、p型半導体部7pを形成する部分よりも薄くなるようにしてもよい。
本実施形態に係る受発光素子1によれば、半導体基板3の上面(一方の主面)3aにおける発光ダイオード5とフォトダイオード7との間の位置に介在部19が形成されているため、発光ダイオード5の駆動時に供給された電流が、半導体基板3を介してフォトダイオード7へ流入するのを抑制することができる。
また、本実施形態に係る受発光素子1によれば、フォトダイオード7がpn型のフォトダイオードを構成している。このような構成のフォトダイオードはPIN型のフォトダイオードに比べ微少電流の測定が可能であるため、漏れ電流の混入を抑制することが重要である。特に、発光ダイオード5からの正反射光に加え拡散反射光をも検出するときに、介在部19により漏れ電流の混入を抑制し、微少な光量変化も測定できるものとすることができる。
また、本実施形態に係る受発光素子1によれば、半導体性を有する基板3に発光ダイオード5およびフォトダイオード7を薄膜プロセスおよび半導体プロセスにより作りこんでいる。このような構成により、発光ダイオード5とフォトダイオード7とを近接配置し、装置の小型化を実現できる。そして、同様のプロセスにより、このように近接配置された発光ダイオード5とフォトダイオード7との間に介在部19を形成できることから、小型でかつ検出精度に優れた受発光素子1を提供することができる。
さらに、本実施形態に係る受発光素子1の製造方法によれば、p型半導体部7pの製造と同時に介在部19を形成することができるので、受発光素子1の製造工程を簡略化することができ、生産性の高いものとすることができる。
(変形例1:介在部)
受発光素子1の介在部19は、発光ダイオード5およびフォトダイオード7の配列方向に沿って連続的に設けた例について説明したが、図4(a)に示す受発光素子1Aのように、複数の発光ダイオード5およびフォトダイオード7の配列領域全域において、配列方向において連続的である必要はなく、個々の発光ダイオード5に対して、最も近接配置されているフォトダイオード7との間のみに介在部19Aを有するものとしてもよい。すなわち、1つの発光ダイオード5と最も近接配置された1つのフォトダイオード7とが対向する部分のみに1つの介在部19Aを設け、このような介在部19Aを複数の発光ダイオード5およびフォトダイオード7の配列方向に沿って複数設けているものでもよい。言い換えると、受発光素子1では介在部19は線状であったが、受発光素子1Aでは介在部19Aは破線状となっている。
また、受発光素子1の介在部19は、発光ダイオード5およびフォトダイオード7の配列方向に沿って一列連続的に設けた例について説明したが、図4(b)に示す受発光素子1Bのように、介在部19Bを複数列設けてもよい。
さらに、図4(c)に示す受発光素子1Cのように、個々のフォトダイオード7を囲うような介在部19Cとしてもよい。ここで、フォトダイオード7は第3電極15に接続されている。このため、「個々のフォトダイオード7を囲う」とは、第3電極15と絶縁性を保つための開放部を有していてもよいが、発光ダイオード5と対向する領域および他のフォトダイオード7と対向する領域には連続的に形成されているものとする。このような構成は、特に、フォトダイオード7Cを受発光素子1のようにpn型として拡散反射光をも測定する場合に適している。このような構成とすることにより、発光ダイオード5からの漏れ電流を遮断するとともに、従来に比べて極めて近接配置されたフォトダイオード7C間で互いの影響をうけることなくノイズを除去することができる。
(変形例2:発光ダイオードおよびフォトダイオードの配置)
受発光素子1において、同数の発光ダイオード5およびフォトダイオード7が列状に配列されている。言い換えると、一対の発光ダイオード5およびフォトダイオード7が列状に配列されている例について説明した。このような構成は、主に発光ダイオード5からの正反射を測定することを想定している。これに対して、正反射光に加え拡散反射光をも測定することを目的として、図5(a)に示す受発光素子1Dのように、複数の発光ダイオード5Dの配列の両側に複数のフォトダイオード7Dの配列を設けてもよい。この場合には、介在部19Dは、発光ダイオード5Dの配列の両側にそれぞれ設けられる。
また、図5(b)に示す受発光素子1Eのように、1つの発光ダイオード5Eを囲うように複数のフォトダイオード7Eを配列してもよい。この場合には、介在部19Eは、発光ダイオード5Eが配置された領域とフォトダイオード7Eが配置された領域とを分けるように形成される。なお、介在部19Eは、発光ダイオード7Eに接続される第1電極9,第2電極11との絶縁を確保している。
また、図5(c)の受発光素子1Fのように、複数の発光ダイオード5Fの配列方向に沿った配列長さと、複数のフォトダイオード7Fの配列方向に沿った配列長さが大きく異なっていてもよい。この例では、発光ダイオード5Fの配列長さがフォトダイオード7Fの配列長さに比べ短くなっている。この場合には、介在部19Fは、発光ダイオード5Fが配置された領域を囲うような構成とすればよい。
図5(b),(c)に示すように、介在部19E,19Fは直線状である必要はなく、発光素子5E,5Fおよびフォトダイオード7E,7Fのレイアウトに応じて最適な形状とすればよい。介在部19E,19Fは、基板3に逆導電型の不純物を拡散して形成しているため、様々な形状に対応することができ、設計の自由度を高めることができる。
以下、上述の実施形態に係る受光素子を備えたセンサ装置の構成および使用方法について、受発光素子1を例にとり説明する。なお、以下では、受発光素子1を、コピー機やプリンタ等の画像形成装置における中間転写ベルトV上に付着したトナーT(被照射物)の位置を検出するセンサ装置に適用する場合を例に説明する。
受発光素子1の基板3の主面と垂直方向に間隔をあけて、発光ダイオード5,フォトダイオード7に対応する光学系を配置する。光学系として、例えばプリズムや集光レンズ等が挙げられる。すなわち、受発光素子1の図2における上方において光学系を配置する。そして、発光ダイオード5からの発光は、この光学系を介して、受発光素子1の基板3の主面3aと対向して配置される中間転写ベルトVに照射される。中間転写ベルトV上のトナーTからの反射光(正反射光、拡散反射光を含む)を光学系を介してフォトダイオード7によって受光する。フォトダイオード7には、受光した光の強度に応じて光電流が発生し、外部の検出回路で光電流が検出される。この反射光の強度はトナーTの濃度と対応するため、発生した光電流の大きさに応じて、各部位のトナー濃度を検出することができる。
また、受発光素子1を、コピー機やプリンタ等の画像装置において、給紙された紙を検出対象物として、その位置を検出するセンサ装置に適用することもできる。
この場合には、受発光素子1と間隔を開けて対向する位置可動治具を設ける。位置可動治具は、その下面(受発光素子1との対向面)において、発光ダイオード5からの光を反射させることのできる検出対象物(紙)を移動させることができる。ここで、発光ダイオード5及びフォトダイオード7の配列方向に沿って、検出対象物が移動するように、受発光素子1と移動可動治具とを配置する。
このような構成により、例えば図1の右から左に向かって検出対象物が移動する場合に、検出対象物の位置が変化するに連れて、右端に位置するフォトダイオード7から左端に位置するフォトダイオード7まで順に、順次光電流が発生し一定値に達する。これにより、検出対象物の位置を特定することのできるものとなる。
また、受発光素子1を、検出対象物である回転物の回転数、回転位置を検出するセンサ装置に適用することもできる。
この場合には、例えば、ディスク状の平板回転物に孔を設け、回転物の回転軸と直交する方向において受発光素子1を間隔を開けて配置する。このような構成において、発光ダイオード5からの光が孔を通過するか反射するかをフォトダイオード7で検出することにより、回転数や回転位置(回転角度)を測定することができる。ここで、回転物に設ける孔の数、配置等により、各種情報を得ることができる。例えば、回転数を計測するためには孔は一か所でよい。
従来の一般的な回転センサは、回転軸と直交する方向において回転物を挟んで、一方に発光ダイオード、他方にフォトダイオードを設ける構成となっていた。これに対して、本実施形態に示す受発光素子1は、回転軸と直交する方向の一方のみに配置すればよいので、回転物を挟む必要がなく、簡易な構成とすることができる。また、高速回転する回転物を挟む必要性がなくなるので、破損の可能性の低い、信頼性の高いものとすることができる。
以上、本発明の一実施形態,その変形例および応用方法について説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて種々の変更が可能である。
例えば、上記実施形態では、フォトダイオード7はpn型としたが、p型半導体部7pと、このp型半導体部7pと離間して基板3の上面3aに形成されたn型半導体部とを有するようにし、これによってPIN型のフォトダイオードを構成してもよい。
また、一導電型および逆導電型を逆としてもよい。
また、上記実施形態では、複数(図示例では11個)の発光ダイオード5及びフォトダイオード7がそれぞれ1列のアレイ状に配置された受発光素子1を例示したが、これに限定されるものではない。例えば、発光ダイオード5及びフォトダイオード7の数は適宜変更すればよい。また、発光ダイオード5及びフォトダイオード7の数は複数に限定されず、例えば、それぞれを1個ずつ配置してもよい。
さらに、上記実施形態では、介在部19の上面と基板3の上面3aとが同一面となっている例について説明したが、図6(a),(b)に示すように、介在部19’,19’’の上面と基板3の上面3aとが段差を有していてもよい。この場合には、段差により基板3の上面3aを流れる発光ダイオード5からの漏れ電流を物理的に遮断するとともに、介在部19’,19’’に含まれる逆導電型不純物により電気的に遮断することができる。
なお、以上の図面では、介在部19の厚み方向における断面形状は矩形状の場合を示したが、介在部19を熱拡散により形成するときには、図7に示すように、半円状となる。
さらに、図8に示すように、発光ダイオード5とフォトダイオード7との間に突起部30を設けてもよい。突起部30は、発光ダイオード5と同程度の高さを有する。これにより、発光ダイオード5で発光した光がフォトダイオード7に直接入射されることを防ぐことができる。このため、突起部30の発光ダイオード5の配列方向における長さは、少なくとも発光ダイオード5の長さと同等であることが好ましい。突起部30は、複数の発光ダイオード5とフォトダイオード7との組み合わせのそれぞれに対応する位置に個別に設けてもよいし、発光ダイオード5が配置された領域とフォトダイオード7が配置された領域とを分けるように連続して設けてもよい。
突起部30は、発光ダイオード5が発する光に対して透光性を有さない材料であれば、構成材料は特に限定されない。例えば、発光ダイオード5を形成するときに、パターニングを変更して、同一工程にて発光ダイオード5を構成する半導体層と同じ材料、同じ積層構造で構成することが好ましい。この場合には、突起部30のうち少なくとも発光ダイオード5と対向する面である側面に、半導体材料とは異なる材料で形成されたカバー層31を設けることにより、発光ダイオード5からの光を吸収しリーク電流が基板3に流れることを抑制することができる。カバー層31は、絶縁材料、導電性材料等を用いることができる。カバー層31を、発光ダイオードを形成するときに、第1電極9や第2電極11の形成と同時に成膜及びパターニングを行なうことで、導電性材料からなるものとした場合には、発光ダイオード5からの光を発光ダイオード5側に反射させ、カバー層31を構成する材料を励起させることもなく、かつフォトダイオード7への光の混入も抑制することができる。カバー層31を、発光ダイオードを形成するときに、絶縁膜13の形成と同時に成膜及びパターニングを行なうことで、絶縁材料からなるものとすることもできる。
1 受発光素子
3 半導体基板
3a 一方の主面(上面)
5 発光ダイオード
7 フォトダイオード
7p p型半導体部
19 介在部

Claims (9)

  1. 一導電型の半導体材料から成る基板と、
    該基板の一主面に積層された半導体層の積層体で構成された発光ダイオードと、
    前記基板の前記一主面に前記発光ダイオードから離れて設けられた、前記基板の前記一主面に不純物がドーピングされて形成された逆導電型半導体部を含むフォトダイオードと、前記基板の前記一主面側の前記発光ダイオードが配置された領域と前記フォトダイオードが配置された領域とが対向する部分に連続して設けられた、前記逆導電型半導体部の厚みに比べて厚みの厚い逆導電型の介在部とを有し、
    前記発光ダイオードから前記フォトダイオードに向けて、前記基板内部が一導電型の領域と逆導電型の領域と一導電型の領域とが順に並んだ構造となっている受発光素子。
  2. 前記介在部は、厚み方向において不純物濃度分布を有し、最も不純物濃度が高い部分の深さ位置が、前記逆導電型半導体部が存在する深さ範囲と重複している、請求項1記載の受発光素子。
  3. 前記発光ダイオードおよび前記フォトダイオードは、それぞれ複数あり、
    前記介在部は、各前記発光ダイオードと複数の前記フォトダイオードのうち最も近接配置されているフォトダイオードとの間に設けられている、請求項1または2に記載の受発光素子。
  4. 前記フォトダイオードは、列状に複数設けられ、
    前記発光ダイオードは、前記フォトダイオードの配列方向に沿って複数設けられ、
    前記介在部は、複数の前記発光ダイオードと複数の前記フォトダイオードとの間に、前記フォトダイオードおよび前記発光ダイオードの配列方向に沿って連続して設けられている、請求項1または2に記載の受発光素子。
  5. 前記介在部の上面は、前記基板の前記一主面と同一面となっている、請求項1または2に記載の受発光素子。
  6. 前記フォトダイオードは、前記発光ダイオードを囲むように複数配置されている、請求項1,2および5のいずれかに記載の受発光素子。
  7. 前記フォトダイオードは複数あり、
    前記介在部は、個々の前記フォトダイオードが前記発光ダイオードと対向する領域と、個
    々の前記フォトダイオードが他の前記フォトダイオードと対向する領域とに配置されている、請求項1,2,5および6のいずれかに記載の受発光素子。
  8. 前記発光ダイオードと前記フォトダイオードとの間に配置された、前記発光ダイオードと同程度の高さを有し、前記発光ダイオードが発する光に対して透光性を有さない突起部をさらに有する、請求項1,2,5,6および7のいずれかに記載の受発光素子。
  9. 請求項1乃至8のいずれかに記載の受発光素子を備えたセンサ装置であって、
    前記発光ダイオードからの光を検出対象物に照射し、該検出対象物からの反射光を前記フォトダイオードへ入射させ、該フォトダイオードから発生する光電流を計測することで、前記検出対象物の位置を検出するセンサ装置。
JP2013525763A 2011-07-28 2012-07-26 受発光素子およびそれを備えたセンサ装置 Active JP5744204B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013525763A JP5744204B2 (ja) 2011-07-28 2012-07-26 受発光素子およびそれを備えたセンサ装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011164960 2011-07-28
JP2011164960 2011-07-28
JP2013525763A JP5744204B2 (ja) 2011-07-28 2012-07-26 受発光素子およびそれを備えたセンサ装置
PCT/JP2012/069021 WO2013015379A1 (ja) 2011-07-28 2012-07-26 受発光素子およびそれを備えたセンサ装置

Publications (2)

Publication Number Publication Date
JPWO2013015379A1 JPWO2013015379A1 (ja) 2015-02-23
JP5744204B2 true JP5744204B2 (ja) 2015-07-08

Family

ID=47601216

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013525763A Active JP5744204B2 (ja) 2011-07-28 2012-07-26 受発光素子およびそれを備えたセンサ装置

Country Status (2)

Country Link
JP (1) JP5744204B2 (ja)
WO (1) WO2013015379A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014187294A (ja) * 2013-03-25 2014-10-02 Kyocera Corp 受発光素子
JP6117604B2 (ja) * 2013-04-26 2017-04-19 京セラ株式会社 受発光素子およびこれを用いたセンサ装置
JP2015191894A (ja) * 2014-03-27 2015-11-02 京セラ株式会社 受発光素子およびこれを用いたセンサ装置
US10240917B2 (en) * 2015-01-23 2019-03-26 Kyocera Corporation Measuring apparatus and measuring method
JP2016181650A (ja) * 2015-03-25 2016-10-13 京セラ株式会社 受発光素子モジュールおよびセンサ装置
JP6563722B2 (ja) * 2015-07-24 2019-08-21 京セラ株式会社 受発光素子モジュールおよびセンサ装置
JP7377025B2 (ja) * 2019-08-27 2023-11-09 株式会社ジャパンディスプレイ 検出装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745912A (ja) * 1993-07-30 1995-02-14 Sony Corp 半導体レーザ装置
JP2985691B2 (ja) * 1994-03-23 1999-12-06 株式会社デンソー 半導体装置
JP3877561B2 (ja) * 2000-09-29 2007-02-07 三洋電機株式会社 光半導体装置
JP3831631B2 (ja) * 2000-09-29 2006-10-11 三洋電機株式会社 受光素子及びそれを備える光半導体装置
JP3768099B2 (ja) * 2000-12-19 2006-04-19 三洋電機株式会社 受光素子及びそれを備える光半導体装置
JP5404026B2 (ja) * 2008-02-29 2014-01-29 京セラ株式会社 受発光一体型素子アレイおよびセンサ装置

Also Published As

Publication number Publication date
WO2013015379A1 (ja) 2013-01-31
JPWO2013015379A1 (ja) 2015-02-23

Similar Documents

Publication Publication Date Title
JP5744204B2 (ja) 受発光素子およびそれを備えたセンサ装置
JP5692971B2 (ja) 受発光素子及びその製造方法、並びに受発光素子を備えた光センサ装置
JP5404026B2 (ja) 受発光一体型素子アレイおよびセンサ装置
JP6495988B2 (ja) 受発光素子およびこれを用いたセンサ装置
WO2013065731A1 (ja) センサ装置
US9691932B2 (en) Photodetector
JP5294757B2 (ja) 受発光一体型素子アレイを用いたセンサ装置
JP5294745B2 (ja) 受発光素子アレイ及びこれを備えたセンサ装置
JP2013131601A (ja) 受発光素子モジュールおよびこれを用いたセンサ装置
JPH0799782B2 (ja) 半導体光検出装置
JP5970370B2 (ja) 受発光素子およびこれを用いたセンサ装置
JP5822688B2 (ja) 受発光素子
JP2015008256A (ja) 受発光素子およびこれを用いたセンサ装置
JP6105428B2 (ja) 受発光素子
TWI271012B (en) Semiconductor light-source device
JP6117604B2 (ja) 受発光素子およびこれを用いたセンサ装置
JP4153252B2 (ja) ホトダイオード
JP6329287B2 (ja) 受発光素子
JP2015012118A (ja) 受発光素子、および受発光素子の製造方法
JP2017139478A (ja) 受発光素子およびこれを用いたセンサ装置
JP2016225623A (ja) 受発光素子モジュールおよび測定装置
JP2015191894A (ja) 受発光素子およびこれを用いたセンサ装置
JP2000018973A (ja) 光電式エンコーダ
JP2014187294A (ja) 受発光素子
JP2004047808A (ja) 半導体光源装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150331

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150428

R150 Certificate of patent or registration of utility model

Ref document number: 5744204

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150