KR100629593B1

KR100629593B1 - 반도체발광소자 패키지 및 그 제조방법

Info

Publication number: KR100629593B1
Application number: KR1020040071179A
Authority: KR
Inventors: 장자순; 추성호; 정환희
Original assignee: 엘지이노텍 주식회사
Priority date: 2004-09-07
Filing date: 2004-09-07
Publication date: 2006-09-27
Also published as: KR20060022374A

Abstract

광효율 및 신뢰성을 향상시킬 수 있는 반도체발광소자 패키지가 개시된다.

본 발명의 반도체발광소자 패키지는, 소정 경사면을 갖는 움푹 들어간 영역과 탑영역이 형성된 서브마운트 기판; 상기 탑영역의 일부에 도핑된 적어도 하나 이상의 도핑층; 상기 서브마운트 기판 상에 서로 간에 이격되어 형성된 복수의 반사층들; 및 상기 복수의 반사층들 상에 실장된 발광소자칩을 포함한다.

반도체발광소자, ESD, 반사층, 광효율, 제너다이오드

Description

반도체발광소자 패키지 및 그 제조방법{Semiconductor lighting emitting device package and method for fabricating the same}

도 1은 종래의 반도체발광소자 패키지를 개략적으로 도시한 단면도.

도 2는 도 1의 반도체발광소자 패키지를 회로적으로 도시한 도면.

도 3은 본 발명의 바람직한 일 실시예에 따른 반도체발광소자 패키지를 개략적으로 도시한 평면도.

도 4는 도 3의 반도체발광소자 패키지의 단면도.

도 5는 도 3의 반도체발광소자 패키지를 회로적으로 도시한 도면.

도 6a 내지 도 6g는 본 발명의 바람직한 일 실시예에 따른 반도체발광소자 패키지의 제조방법을 설명하는 도면.

도 7은 본 발명의 바람직한 다른 실시예에 따른 반도체발광소자 패키지를 개략적으로 도시한 평면도.

<도면의 주요 부분에 대한 부호의 설명>

21 : 서브마운트 기판 22 : 절연층

23, 24 : 반사층 25 : 아노드전극

26 : 캐소드전극 27 : 발광소자칩

본 발명은 반도체발광소자 패키지에 관한 것으로, 특히 광효율 및 신뢰성을 향상시킬 수 있는 반도체발광소자 패키지 및 그 제조방법에 관한 것이다.

반도체발광소자 패키지는 후레쉬용 고휘도 광원, 휴대용 전자제품(휴대폰, 캠코더, 디지털 카메라 및 PDA)에 사용되는 액정표시장치(LCD)용 백라이트 광원, 전광판용 광원, 조명 및 스위치 조명 광원, 표시등, 교통신호등에 사용된다.

일반적으로, 반도체발광소자 패키지에서 발광다이오드(LED)칩을 실장하는 방법에는 와이어 본딩 방법과 플립칩 방법이 있다.

와이어 본딩 방법은 LED칩의 전극과 리드 프레임의 내부 리드를 금속 와이어를 통해 전기적으로 연결한다. 이에 반해, 플립칩 본딩 방법은 LED칩의 전극과 실장하고자 하는 서브마운트(submount) 기판 간을 솔더범퍼(soler bumper)을 이용하여 플립칩 본딩하여 연결한다.

도 1은 종래의 반도체발광소자 패키지를 개략적으로 도시한 단면도이다.

도 1을 참조하면, 종래의 반도체 발광소자는 광을 발광시키기 위한 다층박막(5)으로 이루어지고, 상기 다층박막(5) 상에 소정의 p형 및 n형 전극(6, 7)이 형성된 발광소자칩(15)과, 상기 p형 및 n형 전극(6,7)에 각각 대응되어 부착되는 제1 기저금속(UBM : Under Bumper Metalization)층(8)과, 제너다이오드(미도시)가 구비된 서브마운트 기판(13)과, 상기 기저금속층(8)과 상기 서브마운트 기판(13) 간을 플립칩 본딩시키는 솔더범퍼(9)를 구비한다. 여기서, 상기 서브마운트 기판(13) 상에는 광을 반사시키는 반사층(12)이 더 구비한다.

상기 발광소자칩(15)은 기판(1) 상에 n형층(2), 활성층(3) 및 p형층(4)을 순차적으로 적층하여 다층박막(5)을 형성한 다음, 상기 n형층(2)의 일부가 노출되도록 식각한 다음, 상기 p형층(4) 및 상기 n형층(2) 상에 p형 및 n형 전극(6, 7)을 형성하여 완성되게 된다.

상기 기저금속층(8)은 각각 상기 p형 및 n형 전극(6,7)에 부착되게 된다. 상기 솔더범퍼(9)는 상기 기저금속층(8)을 통하여 발광소자칩(15)과 서브마운트 기판(13) 사이에 전기적 접촉을 시키면서 동작 중에는 발광소자칩(15)으로부터 열 제거를 위한 통로를 제공하게 된다.

상기 서브마운트 기판(13)에는 ESD(Electric Static Discharge)나 EOS(Electrical Over Stress)로부터 상기 발광소자칩(15)을 보호하기 위해 제너다이오드가 구비된다. 상기 서브마운트 기판(13)에는 상기 발광소자칩(15)에 형성된 p형 및 n형 전극(6, 7)과 대응되는 p형 및 n형 전극(10, 11)이 형성된다. 또한, 상기 서브마운트 기판(13)은 평판으로 이루어지게 된다.

상기 솔더범퍼(9)는 일반적으로 납(Pb)과 주석(Sn)이 주성분으로 하는 도전성 금속으로 이루어지어, 상기 기저금속층(8)과 상기 서브마운트 기판(13)의 전극(10, 11)을 플립칩 본딩시키게 된다. 상기 솔더범퍼(9)는 상기 발광소자칩(15)이 고온 가압에 의해 아래 방향으로 압력을 받고 이에 따라 눌려지면서 상기 기저금속층(8)과 상기 서브마운트 기판(13)의 전극(10, 11)을 본딩시키게 된다.

도 1과 같은 종래의 반도체 발광소자를 회로적으로 나타내면 도 2와 같다. 도 2는 도 1의 반도체 발광소자를 회로적으로 도시한 도면이다. 도 2에 도시된 바와 같이, 발광소자칩(15)과 제너다이오드(14)가 병렬로 연결된다. 여기서, 제너다이오드(14)는 반도체발광소자칩(15)에 역전압이 인가되는 경우, 전류가 제너다이오드(14)에 우선적으로 흐르게 함으로써, 발광소자칩(15)의 손상을 방지한다. 즉, 정전기가 발생되는 경우, 상기 제너다이오드(14)에 의해 정전기로부터 상기 발광소자칩(15)을 보호하게 된다.

고광도의 빛을 내기 위해서는 많은 양의 전류가 인가되어야 한다. 하지만, 이와 같이 전류의 양이 증가되게 되면, 발광소자칩(15)의 열저항이 높아지게 됨으로써, 상기 서브마운트 기판(13) 상에 구비된 제너다이오드에 영향을 주어, 제너다이오드의 열특성을 저하시키는 문제점이 있다. 특히, 이러한 문제는 발광소자칩(15)의 사이즈가 증가할수록 더욱 심해지게 된다.

또한, 이와 같이 제작할 경우, 상기 서브마운트기판(13)의 측면에 별도의 반사판이 필요하여 공정이 복잡해지고 비용이 많이 드는 문제점이 있다. 또한, 상기 반사판이 구비되는 않을 경우 발광효율이 떨어지는 문제점이 발생한다.

본 발명은 트렌치(trench) 구조를 갖는 서브마운트 기판의 경사면에 반사층을 구비함으로써, 공정이 간단해지고 제조단가를 절감할 수 있는 반도체발광소자 패키지를 제공함에 그 목적이 있다.

본 발명은 발광소자칩으로부터 이격된 영역에 적어도 하나 이상의 제너다이오드를 형성함으로써, 발광소자칩의 열저항에 무관하게 동작될 수 있어 신뢰성을 향상시킬 수 있는 반도체발광소자 패키지를 제공함에 다른 목적이 있다.

본 발명은 발광효율 및 신뢰성을 향상시킨 트렌치 구조를 갖는 반도체발광소자 패키지를 제조하는 방법을 제공함에 또 다른 목적이 있다.

상기 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따른 반도체발광소자 패키지는, 소정 경사면을 갖는 움푹 들어간 영역과 탑영역이 형성된 서브마운트 기판; 상기 탑영역의 일부에 도핑된 적어도 하나 이상의 도핑층; 상기 서브마운트 기판 상에 서로 간에 이격되어 형성된 복수의 반사층들; 및 상기 복수의 반사층들 상에 실장된 발광소자칩을 포함한다.

상기 반도체발광소자 패키지는, 상기 발광소자칩이 쇼트되는 것을 방지하기 위해 상기 서브마운트 기판 상에 형성된 절연층을 더 포함할 수 있다.

상기 도핑층은 상기 복수의 반사층들 또는 상기 복수의 반사층들 중 일부 반사층에 접촉 형성될 수 있다.

상기 도핑층이 접촉 형성된 반사층에 다수의 전극들이 연결될 수 있다.

상기 경사면은 상기 발광소자칩의 활성층보다는 적어도 높게 형성되는 것이 바람직하다. 이에 따라, 상기 활성층의 측면에서 발광된 광이 상기 경사면에 형성된 반사층에 의해 전방으로 반사되므로써, 광효율을 향상시킬 수 있다.

상기 복수의 반사층들 중 제1 및 제2 반사층은 상기 움푹 들어간 영역에 형성될 수 있다.

또는, 상기 복수의 반사층들 중 제1 반사층은 상기 움푹 들어간 영역에 형성되고 제2 반사층은 상기 움푹 들어간 영역, 상기 경사면 및 상기 탑영역에 형성될 수 있다.

상기 도핑층의 개수만큼 제너다이오드가 형성됨으로써, ESD나 EOS로부터 발광소자칩을 안전하게 보호하여 신뢰성을 향상시킬 수 있다.

상기 발광소자칩은 플립칩 방식 또는 와이어 본딩 방식으로 실장될 수 있다.

상기 발광소자칩은 np형 또는 npn형일 수 있다.

본 발명의 바람직한 실시예에 따른 반도체발광소자 패키지의 제조방법은, 서브마운트 기판 상에 소정 경사면을 갖는 움푹 들어간 영역 및 탑영역을 형성하는 단계; 상기 탑영역의 일부를 도핑하여 적어도 하나 이상의 도핑층을 형성하는 단계; 상기 도핑층을 포함하는 상기 서브마운트 기판 상에 서로 간에 소정 거리 이격된 복수의 반사층들을 형성하는 단계; 상기 도핑층에 대응된 복수의 반사층에 복수의 전극들을 형성하는 단계; 및 상기 복수의 반사층들 상에 발광소자칩을 실장하는 단계를 포함한다.

상기 복수의 반사층들은 Re, Al, Ag, Au, Pd, Pt, Rh 중 하나 또는 적어도 하나 이상으로 이루어질 수 있다.

상기 전극은 Re, Ti, Cr, Pt, Al, Ni, Pd, Cu, W, Au 중 하나 또는 적어도 하나 이상으로 이루어질 수 있다.

상기 절연층은 실리콘 옥사이드(SiOx)로 이루어질 수 있다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.

도 3은 본 발명의 바람직한 일 실시예에 따른 반도체발광소자 패키지를 개략적으로 도시한 평면도이고, 도 4는 도 3의 반도체발광소자 패키지의 단면도이다.

도 3 및 도 4를 참조하면, 본 발명의 반도체발광소자 패키지는 상부의 중심 영역에 내부로 움푹 들어간 영역을 갖는 서브마운트 기판(21)을 구비한다. 여기서, 상기 서브마운트 기판(21)은 n-Si 기판으로 이루어질 수 있다. 물론, 상기 서브마운트 기판(21)은 p-Si 기판으로 이루어질 수도 있다. 이하의 설명에서 상기 서브마운트 기판(21)은 n-Si 기판으로 이루어지는 것으로 가정한다.

이때, 상기 움푹 들어간 영역은 그 테두리를 따라 소정의 경사면(44)을 갖는다. 상기 경사면(44)의 끝단 높이는 나중에 설명될 발광소자칩(27)의 활성층(30)보다는 적어도 높게 형성되는 것이 바람직하다. 이에 따라, 상기 활성층(30)의 측면으로 발광된 광이 상기 경사면(44)에 형성된 반사층(45)에 의해 전방으로 반사되게 되어, 광효율을 향상시킬 수 있다. 여기서, 상기 움푹 들어간 영역을 제외한 나머지 영역을 탑영역이라 한다.

상기 서브마운트 기판(21) 상에는 상기 발광소자칩(27)이 쇼트되는 것을 방지하기 위해 절연층(22)이 형성된다. 상기 절연층(22)은 실리콘 옥사이드(SiOx) 물질로 이루어지는 것이 바람직하다. 상기 탑영역의 소정 부분에는 상기 절연층(22)이 제거되고 제거된 절연층에 의해 노출된 서브마운트 기판(21) 내부에 고밀도 p 도핑층이 형성된다. 상기 p 도핑층은 열산화 방식 또는 임플랜테이션(implantation) 방식을 이용하여 형성될 수 있다. 이에 따라, 상기 도핑층과 n-Si 서브마운트 기판(21)에 의해 제너 다이오드가 형성되게 된다. 상기 p 도핑층은 만들고 싶은 제너다이오드의 개수만큼 형성될 수 있다. 즉, 3개의 제너 다이오드를 형성하는 경우에는 상기 p 도핑층이 상기 서브마운트 기판(21) 내부에 3개 형성될 수 있다. 도 4에서는 2개의 제너다이오드를 형성하기 위해 2개의 p 도핑층이 형성되는 것을 도시하고 있다.

상기 절연층이 형성된 서브마운트 기판(21)의 움푹 들어간 영역 상에는 광을 반사시키기 위한 제1 및 제2 반사층(23, 24)이 형성된다. 즉, 상기 움푹 들어간 영역의 최소한 절반 이상 영역은 상기 발광소자칩(27)의 제2 n형층(40)에 전기적으로 접속되는 제1 반사층(23)이 형성되고, 나머지 영역은 상기 발광소자칩(27)의 제1 n형층(29)에 전기적으로 접속되는 제2 반사층(24)이 형성된다. 상기 제1 반사층(23)과 제2 반사층(24)이 쇼트되는 것을 방지하기 위해 상기 제1 반사층(23)과 제2 반사층(24) 사이에는 소정 거리 이격되도록 형성되는 것이 바람직하다. 한편, 상기 경사면(44)과 상기 탑영역 상에는 제3 반사층(45)이 더 형성될 수 있다. 상기 제3 반사층(45)은 상기 경사면(44) 및 탑영역으로 입사되는 광을 전방으로 유도하기 위해 형성된다. 마찬가지로 상기 제3 반사층(45)은 상기 제2 반사층(24)과 소정 거리 이격되도록 형성된다. 필요에 따라, 상기 제3 반사층(45)은 상기 제2 반사층(24)과 일체화될 수 있다. 여기서, 상기 제1 내지 제3 반사층(23, 24, 45)은 Re, Al, Ag, Au, Pd, Pt, Rh 중 하나 또는 적어도 하나 이상으로 이루어질 수 있다.

상기 제1 및 제2 반사층(23, 24)의 일부는 상기 탑영역까지 연장 형성될 수 있다. 이와 같이 연장 형성된 제1 및 제2 반사층(23, 24)의 각 끝단에 아노드 전극(25) 및 캐소드 전극(26)이 형성될 수 있다. 여기서, 상기 아노드전극(25) 및 캐소드전극(26)은 Re, Ti, Cr, Pt, Al, Ni, Pd, Cu, W, Au 중 하나 또는 적어도 하나 이상으로 이루어질 수 있다. 일 예로, 상기 아노드전극(25)은 Ti/Pt/Au의 조합으로 이루어질 수 있다.

한편, 상기 서브마운트 기판(21)의 움푹 들어간 영역에 발광소자칩(27)이 실장된다. 도 4에 도시된 발광소자칩은 하나의 npn 발광소자를 갖는 칩이다. 그리고, 제1 및 제2 반사층(23, 24)의 구조도 이와 같이 하나의 npn 발광소자를 갖는 발광소자칩(27)을 실장하기 적합하도록 형성된다. 최근들어 각광받는 고출력 발광소자칩의 경우에는 하나 또는 복수의 npn 발광소자들을 갖는다. 즉, 복수의 발광소자들로 형성되거나 p형 질화물 반도체층이 일부 제거된 형태의 발광소자로 형성된 발광소자칩(27)이 구비된다.

발광소자칩(27)은 투명한 투명기판(28) 상에 제1 n형층(29), 활성층(30), p형층(31) 및 제2 n형층(40)을 순차적으로 적층하여 다층박막을 형성한 다음, 상기 제1 n형층(29)의 일부가 노출되도록 상기 제1 n형층(29), 활성층(30), p형층(31) 및 제2 n형층(40)을 식각한 다음, 상기 제1 n형층(29) 및 상기 제2 n형층(40) 상에 p형 및 n형 전극(미도시)을 형성하여 완성하게 된다. 여기서, 상기 각 전극 상에는 기저금속층(33)이 더 형성될 수 있다. 상기 제2 n형층(40)은 상기 p형층(31) 상에 형성되는데, 이는 p형 캐리어(carrier)가 외부에서 소자 내부로 들어올 때에 상기 제2 n형층(40)과 상기 p형층(31) 사이에 역전형 그레이딩(grading)을 형성시켜 줌으로써, 전극 접촉층의 역할을 수행하게 된다. 플립칩 방식에 따르면, 상기와 같이 구성된 발광소자칩(27)을 제1 및 제2 반사층(23, 24)에 대해 뒤집은 다음 본딩범퍼(32)를 사이에 두고 가압하여 상기 발광소자칩(27)의 각각의 전극들이 상기 제1 및 제2 반사층(23, 24)에 부착되도록 한다. 여기서, 상기 각 전극들에 부착되는 제1 및 제2 반사층(23, 24) 상에 대응되는 기저금속층(48)이 더 형성될 수 있다. 또한, 상기 대응되는 기저금속층(48)은 상기 아노드 전극(25)과 동일 물질로 구성될 수 있다. 또한, 상기 발광소자칩(27)의 각 전극 중 하나는 반사전극으로 형성될 수 있다.

본 발명에서는 플립칩 방식을 이용하여 발광소자칩(27)을 실장하는 것에 한정하여 설명하지만, 와이어 본딩 방식에 의해 발광소자칩(27)을 실장할 수도 있음에 유의해야 한다.

상기와 같이 구성된 본 발명의 반도체발광소자 패키지를 회로적으로 도시하면 도 5와 같다. 도 5는 도 3의 반도체발광소자 패키지를 회로적으로 도시한 도면이다. 도 5에 도시된 바와 같이, 상기 아노드 전극(25)은 상기 제1 반사층(23)을 경유하여 발광소자칩(27)의 제2 n형층(40)에 전기적으로 연결되고, 상기 캐소드 전극(26)은 상기 제2 반사층(24)을 경유하여 발광소자칩(27)의 제1 n형층(29)에 전기적으로 연결된다.

또한, 상기 아노드전극(25)와 캐소드전극(26) 사이에는 서로 마주보는 2개의 제너다이오드(34, 35)가 형성된다. 즉, 상기 아노드전극(25)과 상기 서브마운트 기판(21) 사이에 형성된 p도핑에 의해 제1 제너다이오드(34)가 형성되고, 상기 캐소 드전극(26)과 상기 서브마운트 기판(21) 사이에 형성된 또 다른 p도핑에 의해 상기 제1 제너다이오드(34)와 마주보는 제2 제너다이오드(35)가 형성된다.

따라서, 상기와 같이 구성된 반도체발광소자 패키지에서 아노드전극(25) 및 캐소드전극(26)에 소정의 전압이 인가되면, 상기 제1 및 제2 반사층(23, 24)을 경유하여 상기 발광소자칩(27)의 제1 및 제2 n형층(29, 40)에 인가된 전압에 의해 활성층(30)에서 광이 생성되어 사방(전방, 후방 및 측면)으로 진행된다. 이때, 상기 활성층(30)의 측면을 통해 발광된 광은 상기 서브마운트 기판(21) 상에 움푹 들어간 영역의 경사면(44)에 의해 반사되어 전방으로 진행된다. 또한, 상기 발광소자칩(27)의 후방으로 진행된 광은 상기 발광소자칩(27)의 전극 및 제1 및 제2 반사층(23, 24)에 의해 반사되어 전방으로 진행된다. 이에 따라, 본 발명에서와 같이 서브마운트 기판(21)의 경사면(44) 및 움푹들어간 영역에 제1 내지 제3 반사층(23, 24, 45)을 형성하고, 상기 움푹 들어간 영역에 상기 발광소자칩(27)이 실장됨으로써, 상기 발광소자칩(27)의 활성층(30)의 측면 및 후방으로 진행된 광이 각각 반사되어 전방으로 진행된다.

본 발명의 반도체발광소자 패키지는 상기 발광소자칩으로부터 상당한 거리에 위치하는 서브마운트 기판의 탑영역에 제너다이오드를 형성함으로써, 상기 발광소자칩의 높은 열저항의 영향으로 제너다이오드의 열특성이 저하되는 것을 방지할 수 있다.

또한, 본 발명의 반도체발광소자 패키지는 아노드 전극 및 캐소드 전극 사이에 서로 마주보는 제너다이오드를 형성하고, 이러한 제너다이오드에 의해 ESD나 EOS로부터 발광소자칩을 안전하게 보호함으로써, 소자의 신뢰성을 향상시킬 수 있다.

이하에서 상기와 같이 구성된 본 발명의 반도체발광소자 패키지를 제조하는 방법을 설명한다.

도 6a 내지 도 6g는 본 발명의 바람직한 일 실시예에 따른 반도체발광소자 패키지의 제조방법을 설명하는 도면이다.

먼저, 도 6a에 도시된 바와 같이, 서브마운트 기판(21) 상에 소정의 경사면을 갖는 움푹 들어간 영역(38)을 형성한다. 이때, 상기 움푹 들어간 영역(38)을 제외한 나머지 영역은 탑영역(39)이 된다. KOH계열의 화학 용액(Di Water나 알코올을 추가할 수 있다)을 이용하여 상기 서브마운트 기판(21)을 식각하여 소정의 경사면(44)을 갖는 움푹 들어간 영역을 형성할 수 있다. 상기 서브마운트 기판은 n도핑된 Si(n-Si) 물질 또는 p도핑된 Si(p-Si) 물질로 이루어질 수 있다. 본 발명에서는 상기 서브마운트 기판(21)이 n-Si 물질로 이루어지는 것으로 설명한다.

도 6b에 도시된 바와 같이 상기 움푹 들어간 영역(38)이 형성된 서브마운트 기판(21)의 전면에 실리콘 옥사이드(SiOx) 물질을 증착하여 절연층(22)을 형성한다.

도 6c에 도시된 바와 같이, 상기 서브마운트 기판(21)의 탑영역(39)에 형성된 절연층(22)을 대상으로 식각하여 상기 서브마운트 기판(21)의 탑영역(39)이 노출되도록 하는 제1 및 제2 패드오픈(36, 37)을 형성한다. 즉, 상기 제1 및 제2 패드오픈(36, 37)에 의해 상기 서브마운트 기판(21)의 탑영역(39)의 일부가 외부에 노출되게 된다.

이때, 도 6d에 도시된 바와 같이, SiNx 마스크를 이용하여 상기 제1 패드오픈(36)에 의해 노출된 상기 서브마운트 기판(21) 그리고 상기 제2 패드오픈(37)에 의해 노출된 상기 서브마운트 기판(21)을 대상으로 고밀도 p 도핑을 수행하여 제1 및 제2 p도핑층(41, 42)을 형성한다. 이에 따라, 상기 제1 p도핑층(41)과 n-Si 물질에 의해 제1 제너다이오드가 형성되고, 상기 제2 p도핑층(42)과 n-Si 물질에 의해 제2 제너다이오드가 형성될 수 있다.

다음에, 도 6e에 도시된 바와 같이, 상기 움푹 들어간 영역(38)의 내부의 일 부분에 제1 반사층(23)을 형성하고, 상기 움푹 들어간 영역(38)의 내부의 다른 부분에 제2 반사층(24)을 형성한다. 일 예로, 상기 움푹 들어간 영역의 최소한 절반 이상의 영역에는 제1 반사층(23)을 형성하고, 나머지 영역에는 제2 반사층(24)을 형성한다. 이때, 필요에 따라, 상기 탑영역 및 경사면(44)에 제3 반사층(도 3의 45)을 추가로 형성할 수 있다. 즉, 상기 경사면(44) 및 탑영역으로 입사된 광을 반사시켜 광 효율을 향상시키고자 하는 경우에는 제3 반사층(44)이 추가로 더 형성될 수 있다. 상기 제1 내지 제3 반사층(23, 24, 45)은 Re, Al, Ag, Au, Pd, Pt, Rh 중 하나 또는 적어도 하나 이상으로 이루어질 수 있다. 또한, 상기 제1 및 제2 반사층(23, 24)은 전압을 인가하기 위한 아노드 전극 및 캐소드 전극과의 연결을 위해 상기 탑영역까지 연장 형성될 수 있다.

이때, 상기 연장 형성된 제1 및 제2 반사층(23, 24)의 끝단은 상기 제1 및 제2 p도핑층(41, 42)에 연결된다.

다음에, 도 6f에 도시된 바와 같이, 상기 연장 형성된 제1 반사층(23)의 끝단 상에 아노드전극(25)을 형성하고, 상기 연장 형성된 제2 반사층(24)의 끝단 상에 캐소드전극(26)을 형성한다. 여기서, 상기 아노드전극(25) 및 캐소드전극(26)은 Re, Ti, Cr, Pt, Al, Ni, Pd, Cu, W, Au 중 하나 또는 적어도 하나 이상으로 이루어질 수 있다.

이어서, 상기 도 6g에 도시된 바와 같이, 상기 움푹 들어간 영역(38) 상에 형성된 제1 및 제2 반사층(23, 24) 상에 본딩범퍼(32)를 이용하여 발광소자칩(27)을 실장한다. 즉, 상기 발광소자칩(27)의 투명기판이 위로 향하고 각각의 전극들이 아래로 향하도록 상기 발광소자칩(27)을 뒤집어 위치시킨다. 이때, 상기 각 전극은 상기 제1 반사층(23)과 상기 제2 반사층(24) 상에 위치된다. 이러한 경우, 상기 각 전극과 반사층(23, 24) 사이에 본딩범퍼(32)를 위치시킨 다음, 가압하여 상기 각 전극이 상기 반사층(23, 24)에 부착되도록 한다. 이와 같은 방식을 플립칩 방식이라 한다. 한편, 상기 발광소자칩(27)은 와이어 본딩 방식에 의해 실장될 수도 있다.

이상과 같은 제조방법에 의해 소정의 반도체발광소자 패키지가 완성될 수 있다.

이상에서는 하나의 npn 발광소자를 갖는 발광소자칩(27)이 실장될 때의 반사층 구조를 갖는 반도체발광소자 패키지에 대해 설명했다.

또한, 하나의 npn 발광소자뿐만 아니라 복수의 npn 발광소자들로 형성된 발광소자칩도 실장될 수 있다.

이와 같은 복수의 npn 발광소자들을 갖는 발광소자칩을 실장할 수 있는 반사층 구조를 갖는 반도체발광소자 패키지가 도 8에 도시된다. 물론 하나의 발광소자를 갖는 발광소자칩도 가능하다. 이 경우 발광소자의 전극구조가 상기 반사층 구조와 대응되도돌 구성될 수 있다.

도 7은 본 발명의 바람직한 다른 실시예에 따른 반도체발광소자 패키지를 개략적으로 도시한 평면도이다.

도 7에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 반도체발광소자 패키지의 기본 구조와 제조방법은 도 4 및 도 5와 동일하다. 다만, 본 발명의 다른 실시예에 따른 반도체 발광소자 패키지는 발광소자칩이 4개의 npn형 발광소자들을 갖는 경우, 이들 발광소자들을 갖는 발광소자칩을 실장하기 위한 반사층 구조가 상이하다.

즉, 서브마운트 기판의 움푹 들어간 영역 내의 대부분에 제1 반사층(53)이 형성되고, 상기 제1 반사층(53)의 둘레를 따라 제2 반사층(55)이 형성된다. 여기에 4개의 npn 발광소자들이 모두 제1 및 제2 반사층(53, 55)에 부착된다. 이때, 4개의 npn 발광소자들은 병렬로 연결되게 된다. 물론, 4개의 npn 발광소자들은 직렬로 연결될 수도 있다. 물론 이때에는 상기 반사층의 구조가 동일 극성 간에는 접촉되지 않도록 구성되어야 한다.

도시되지 않은 미설명 부호 51, 57, 58, 60, 61은 각각 절연층, 아노드 전극, 캐소드 전극, 경사면, 제3 반사층을 나타낸다.

이상에서 살펴본 바와 같이, 본 발명에 의하면, 하나의 서브마운트기판 내에 측면 반사층이 동시에 구비됨으로써 패키지 공정이 단순해지고 제조단가도 절감될 수 있다.

또한, 본 발명에 의하면, 서로 마주보는 제너다이오드를 형성함으로써, ESD뿐만 아니라 EOS로부터 발광소자칩을 안전하게 보호함으로써, 소자 신뢰도를 향상시킬 수 있다.

또한, 제너다이오드를 상기 발광소자칩으로부터 멀리 이격된 서브마운트 기판의 탑영역에 형성함으로써, 상기 발광소자칩의 열저항에 거의 영향을 받지 않게 되어 제너다이오드 특성이 향상되어 신뢰성이 향상될 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims

소정 경사면을 갖는 움푹 들어간 영역과 탑영역이 형성된 서브마운트 기판;

상기 탑영역의 일부에 도핑된 적어도 하나 이상의 도핑층;

상기 서브마운트 기판 상에 서로 간에 이격되어 형성된 복수의 반사층들; 및

상기 복수의 반사층들 상에 실장된 발광소자칩

을 포함하는 반도체발광소자 패키지.
제1항에 있어서, 상기 발광소자칩이 쇼트되는 것을 방지하기 위해 상기 서브마운트 기판 상에 형성된 절연층

을 더 포함하는 반도체발광소자 패키지.
제1항에 있어서, 상기 도핑층은 상기 복수의 반사층들 또는 상기 복수의 반사층들 중 일부 반사층에 접촉 형성되는 것을 특징으로 하는 반도체발광소자 패키지.
제1항 또는 제3항에 있어서, 상기 도핑층이 접촉 형성된 반사층에 다수의 전극들이 연결되는 것을 특징으로 하는 반도체발광소자 패키지.
제1항에 있어서, 상기 복수의 반사층들 중 제1 및 제2 반사층은 상기 움푹 들어간 영역에 형성되는 것을 특징으로 하는 반도체발광소자 패키지.
제1항에 있어서, 상기 복수의 반사층들 중 제1 반사층은 상기 움푹 들어간 영역에 형성되고 제2 반사층은 상기 제1 반사층의 둘레를 따라 형성되는 것을 특징으로 하는 반도체발광소자 패키지.
제1항 또는 제6항에 있어서, 상기 반사층에는 단일 또는 복수의 발광소자들을 갖는 발광소자칩이 실장되는 것을 특징으로 하는 반도체발광소자 패키지.
제7항에 있어서, 상기 복수의 발광소자들은 상기 반사층에 직렬 또는 병렬로 연결되는 것을 특징으로 하는 반도체발광소자 패키지.
제6항에 있어서, 상기 제1 및 제2 반사층은 복수개로 이격된 형태로 구성된 것을 것을 특징으로 하는 반도체발광소자 패키지.
제1항에 있어서, 상기 복수의 반사층들 중 적어도 하나 이상의 반사층은 상기 움푹 들어간 영역의 최소한 절반 이상의 영역에 형성되는 것을 특징으로 하는 반도체발광소자 패키지.
제1항에 있어서, 상기 복수의 반사층들 중 제3 반사층은 상기 탑영역 및 상 기 경사면에 형성되는 것을 특징으로 하는 반도체발광소자 패키지.
제1항에 있어서, 상기 복수의 반사층들 중 제1 반사층은 상기 움푹 들어간 영역에 형성되고 제2 반사층은 상기 움푹 들어간 영역, 상기 경사면 및 상기 탑영역에 형성되는 것을 특징으로 하는 반도체발광소자 패키지.
제12항에 있어서, 상기 제1 반사층은 움푹 들어간 영역의 일측에 형성되고 제2 반사층은 상기 제1 반사층의 타측 영역 및 그 둘레를 따라 형성되는 것을 특징으로 하는 반도체발광소자 패키지.
제1항에 있어서, 상기 반도체칩의 전극이 접착되는 위치에 대응되는 상기 반사층에 기저금속층이 더 형성되는 것을 특징으로 하는 반도체발광소자 패키지.
제1항에 있어서, 상기 서브마운트기판의 탑영역의 반사층에 복수개의 전극이 형성되는 것을 특징으로 하는 반도체발광소자 패키지.
제14항에 있어서, 상기 기저금속층 및 전극은 Re, Ti, Cr, Pt, Al, Ni, Pd, Au, Cu, W 중 하나 또는 적어도 하나 이상으로 이루어지는 것을 특징으로 하는 반도체발광소자 패키지.
제1항에 있어서, 상기 반사층은 Re, Ti, Cr, Pt, Al, Ni, Pd, Au, Cu, W 중 하나 또는 적어도 하나 이상으로 이루어지는 것을 특징으로 하는 반도체발광소자 패키지.
제1항에 있어서, 상기 경사면의 끝단 높이는 상기 발광소자칩의 활성층보다 높게 형성되는 것을 특징으로 하는 반도체발광소자 패키지.
제1항에 있어서, 상기 도핑층의 개수만큼 제너다이오드가 형성되는 것을 특징으로 하는 반도체발광소자 패키지.
제1항에 있어서, 상기 발광소자칩은 플립칩 방식 또는 와이어 본딩 방식으로 실장되는 것을 특징으로 하는 반도체발광소자 패키지.
제1항에 있어서, 상기 발광소자칩은 np형 또는 npn형인 것을 특징으로 하는 반도체발광소자 패키지.
서브마운트 기판 상에 소정 경사면을 갖는 움푹 들어간 영역 및 탑영역을 형성하는 단계;

상기 탑영역의 일부를 도핑하여 적어도 하나 이상의 도핑층을 형성하는 단계;

상기 도핑층을 포함하는 상기 서브마운트 기판 상에 서로 간에 소정 거리 이격된 복수의 반사층들을 형성하는 단계;

상기 도핑층에 대응된 복수의 반사층에 복수의 전극들을 형성하는 단계; 및

상기 복수의 반사층들 상에 발광소자칩을 실장하는 단계

를 포함하는 반도체발광소자 패키지의 제조방법.
제22항에 있어서, 상기 도핑층을 형성하기 전에,

상기 서브마운트 기판의 전면에 절연층을 형성하는 단계; 및

상기 절연층의 일부를 제거하여 적어도 하나 이상의 패드오픈을 형성하는 단계

를 더 포함하는 반도체발광소자 패키지의 제조방법.
제22항에 있어서, 상기 복수의 반사층들은 Re, Al, Ag, Au, Pd, Pt, Rh 중 하나 또는 적어도 하나 이상으로 이루어지는 것을 특징으로 하는 반도체발광소자 패키지의 제조방법.
제22항에 있어서, 상기 전극들은 Re, Ti, Cr, Pt, Al, Ni, Pd, Cu, W 중 하나 또는 적어도 하나 이상으로 이루어지는 것을 특징으로 하는 반도체발광소자 패키지의 제조방법.
제23항에 있어서, 상기 절연층은 실리콘 옥사이드(SiOx)로 이루어지는 것을 특징으로 하는 반도체발광소자 패키지의 제조방법.