KR100696062B1 - 발광 반도체 패키지 - Google Patents

발광 반도체 패키지 Download PDF

Info

Publication number
KR100696062B1
KR100696062B1 KR1020050000694A KR20050000694A KR100696062B1 KR 100696062 B1 KR100696062 B1 KR 100696062B1 KR 1020050000694 A KR1020050000694 A KR 1020050000694A KR 20050000694 A KR20050000694 A KR 20050000694A KR 100696062 B1 KR100696062 B1 KR 100696062B1
Authority
KR
South Korea
Prior art keywords
light emitting
semiconductor
emitting device
semiconductor package
semiconductor substrate
Prior art date
Application number
KR1020050000694A
Other languages
English (en)
Other versions
KR20060080336A (ko
Inventor
장자순
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020050000694A priority Critical patent/KR100696062B1/ko
Publication of KR20060080336A publication Critical patent/KR20060080336A/ko
Application granted granted Critical
Publication of KR100696062B1 publication Critical patent/KR100696062B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Abstract

고휘도, 고효율 및 우수한 방열 성능을 갖는 발광 반도체 패키지가 개시된다.
본 발명의 발광 반도체 패키지는, 광을 반사시키는 반사판이 형성되고, 적어도 하나 이상의 제너다이오드가 구비되며, 상면에 소정의 움푹 들어간 영역을 갖는 기판과, 움푹 들어간 영역에 실장된 반도체 발광소자와, 반도체 발광소자를 감싸도록 형성된 몰딩재와, 기판의 저면에 부착되고 반도체 발광소자의 열을 방출하기 위한 방열판을 포함한다.
따라서, 본 발명은 광 반사가 가능한 기판의 움푹 들어간 영역에 반도체 발광소자를 실장함으로써, 고휘도 및 고효율을 얻을 수 있다.
또한, 본 발명은 기판에 적어도 하나 이상의 제너 다이오드를 구비함으로써, 정전기로부터 반도체 발광소자를 안전하게 보호할 수 있다.
아울러, 본 발명은 기판의 저면을 식각하고 식각된 부분에 열전도 부재를 형성한 후 기판을 방열판에 부착함으로써, 방열 성능을 강화할 수 있다.
반도체 패키지, 반도체 발광소자, 서브마운트 기판, 제너 다이오드, 방열

Description

발광 반도체 패키지{semiconductor-emitting package}
도 1은 본 발명의 바람직한 일 실시예에 따른 발광 반도체 패키지를 개략적으로 도시한 평면도.
도 2는 도 1의 I-I'라인을 따라 절단한 단면도.
도 3a 및 도 3b는 도 1의 반도체발광소자의 구조를 도시한 도면.
도 4는 본 발명의 바람직한 다른 실시예에 따른 발광 반도체 패키지를 개략적으로 도시한 평면도.
도 5는 도 4의 II-II'라인을 따라 절단한 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 서브마운트 기판 2 : 반도체 발광소자
3, 17 : 몰딩재 4 : 방열판
5 : 절연층 6, 7 : 반사판
10 : 형광체 13 : 부착재
14 : 열전도 부재 16 : 지지대
본 발명은 발광 반도체 패키지에 관한 것으로, 특히 고휘도, 고효율 및 우수한 방열 성능을 갖는 발광 반도체 패키지에 관한 것이다.
발광 반도체 패키지는 후레쉬용 고휘도 광원, 휴대용 전자제품(휴대폰, 캠코더, 디지털 카메라 및 PDA)에 사용되는 액정표시장치(LCD)용 백라이트 광원, 전광판용 광원, 조명 및 스위치 조명 광원, 표시등, 교통신호등에 사용된다.
상기 발광 반도체 패키지에는 하나 또는 그 이상의 반도체 발광소자들이 전기적으로 실장된다. 이러한 반도체 발광소자들을 전기적으로 실장하는 방식에는 와이어 본딩 방식과 플립칩 본딩 방식이 있다.
와이어 본딩 방식은 리드 프레임과 상기 반도체 발광소자의 전극들을 와이어 본딩하여 전기적으로 연결하는 방식이다. 이러한 경우, 상기 반도체 발광소자의 기판은 직접 서브마운트 기판 상에 부착된다.
플립칩 본딩 방식은 솔더 범퍼를 이용하여 상기 반도체 발광소자의 전극들과 서브마운트 기판을 플립칩 본딩하여 전기적으로 연결하는 방식이다.
전술한 바와 같이, 발광 반도체 패키지가 다양한 전자 기기들의 광원으로 이용되고 있다. 이러한 전자 기기들의 광원으로 이용되기 위해서 상기 발광 반도체 패키지는 고휘도, 고효율 및 우수한 방열 성능 등과 같은 요구 조건이 충족되어야 한다.
하지만, 아직까지 이러한 요구 조건을 모두 충족시킬 수 있는 발광 반도체 패키지는 제시되고 있지 않다.
또한, 발광 반도체 패키지는 정전기에 취약한 특성을 가지므로, 이러한 정전기로부터 상기 발광 반도체 패키지를 안전하게 보호할 수 있는 기능도 절실하다.
본 발명은 고휘도, 고효율 및 우수한 방열 성능을 갖는 발광 반도체 패키지를 제공함에 그 목적이 있다.
본 발명은 정전기에 강한 발광 반도체 패키지를 제공함에 다른 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 바람직한 일 실시예에 따른 발광 반도체 패키지는, 광을 반사시키는 반사판이 형성되고, 적어도 하나 이상의 제너 다이오드가 구비되며, 상면에 소정의 움푹 들어간 영역을 갖는 기판; 상기 움푹 들어간 영역에 실장된 반도체 발광소자; 상기 반도체 발광소자를 감싸도록 형성된 몰딩재; 및 상기 기판의 저면에 부착되고 상기 반도체 발광소자의 열을 방출하기 위한 방열판을 포함한다.
본 발명의 바람직한 다른 실시예에 따른 발광 반도체 패키지는, 광을 반사시키는 반사판이 형성되고, 적어도 하나 이상의 제너 다이오드가 구비되며, 상면에 소정의 움푹 들어간 영역을 갖는 기판; 상기 움푹 들어간 영역에 실장된 반도체 발광소자; 적어도 상기 기판을 감싸도록 형성된 몰딩재; 및 상기 서브마운트 기판의 저면에 부착되고 상기 반도체 발광소자의 열을 방출하기 위한 방열판을 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실 시예를 설명한다.
도 1은 본 발명의 바람직한 일 실시예에 따른 발광 반도체 패키지를 개략적으로 도시한 평면도이고, 도 2는 도 1의 I-I'라인을 따라 절단한 단면도이며, 도 3a 및 도 3b는 도 1의 반도체 발광소자의 구조를 도시한 도면이다.
도 1 및 도 2에 도시된 바와 같이, 본 발명에 일 실시예에 따른 발광 반도체 패키지는 적어도 하나 이상의 제너 다이오드가 구비되고, 상면에 소정의 움푹 들어간 영역(11)을 갖는 서브마운트 기판(1)과, 광을 발광하고 상기 움푹 들어간 영역(11)에 실장된 반도체 발광소자(2)와, 상기 반도체 발광소자(2)를 감싸도록 형성된 몰딩재(3)와, 상기 서브마운트 기판(1)의 저면에 부착되고 상기 반도체 발광소자(2)의 열을 방출하기 위한 방열판(4)을 구비한다.
상기 몰딩재(3)는 광이 투과될 수 있는 투명한 수지 계열 재질을 이용하여 상기 반도체 발광소자(2)를 감싸도록 몰딩 성형된다. 상기 몰딩재(3)는 상기 서브마운트 기판(1)의 적어도 움푹 들어간 영역(11)이 포함되도록 형성될 수 있다. 상기 몰딩재(3)는 상기 반도체 발광소자(2)를 외부로부터 보호하고 상기 반도체 발광소자(2)로부터의 광이 균일하게 방출되도록 한다.
상기 반도체 발광소자(2)는 pn 구조나 npn 구조를 가질 수 있다.
도 3a 도시된 바와 같이, 상기 반도체 발광소자(2)는 기판(21)과, 상기 기판(21) 상에 순차적으로 적층된 n형층(22), 활성층(23) 및 p형층(24)을 포함하는 반도체층(25)과, 상기 n형층(22) 및 상기 p형층(24) 상에 형성된 n형전극(26) 및 반사전극(27)을 구비한다. 따라서, 상기 반도체 발광소자(2)는 활성층(23)을 사이에 두고 p형층(24)과 n형층(22)을 갖는 pn 구조를 갖는다.
최근 들어, 도 3b에 도시된 바와 같이, 역전형 그레이딩 효과를 이용하여 저전압 구동이 가능한 npn 구조를 갖는 반도체층(36)을 구비한 반도체 발광소자(2)가 제안되었다. 즉, 상기 반도체 발광소자(2)는 기판(31)과, 상기 기판(31) 상에 순차적으로 적층된 제1 n형층(32), 활성층(33), p형층(34) 및 제2 n형층(35)을 포함하는 반도체층(36)과, 상기 제1 n형층(32) 및 상기 제2 n형층(35) 상에 형성된 n형전극(37) 및 반사전극(38)을 구비한다. 따라서, 상기 반도체 발광소자(2)는 활성층(33)을 사이에 두고 그 아래에 형성된 제1 n형층(32)과 그 위에 형성된 p형층(34) 및 제2 n형층(35)을 갖는 npn 구조를 갖는다.
본 발명은 pn 구조를 갖는 반도체 발광소자(2)나 npn 구조를 갖는 반도체 발광소자(2) 중 어느 것을 사용해도 상관없다.
상기 발광 반도체 패키지는 백색광을 구현하기 위해서 상기 몰딩재(3) 하부의 움푹 들어간 영역(11)에 형광체(10)가 더 구비될 수 있다. 즉, 상기 반도체 발광소자(2)는 그 고유 파장에 따라 적색, 녹색 청색 등의 광이 발광될 수 있다. 이러한 광으로부터 백색광이 방출되기 위해서는 상기 반도체 발광소자(2)로부터 발광된 광을 백색으로 파장 변환시킬 수 있는 형광체(10)가 필요하다. 이에 따라, 상기 반도체 발광소자(2)로부터 발광된 광은 상기 형광체(10)에 의해 흡수되어 2차 여기된 백색광으로 방출되게 된다. 만일 상기 반도체 발광소자(2)로부터 발광된 광(예컨대, 청색광)을 그대로 사용하는 경우에는 상기 형광체(10)는 상기 반도체 발광소자(2)의 둘레에 형성될 필요가 없다.
상기 서브마운트 기판(1)의 상면에는 상기 반도체 발광소자(2)와 상기 서브마운트 기판(1) 간의 쇼트를 방지하기 위한 절연층(5)이 형성된다. 상기 절연층(5)은 실리콘 옥사이드(SiOx) 재질로 형성될 수 있다.
상기 절연층(5) 상에는 광을 반사사키는 한편, 전압을 공급하기 위한 제1 및 제2 반사판(6, 7)이 형성된다. 상기 제1 및 제2 반사판(6, 7)은 상기 제1 및 제2 반사판(6, 7) 간의 쇼트를 방지하기 위해 상기 움푹 들어간 영역(11)에서 소정 간격 이격되도록 형성될 수 있다. 상기 제1 및 제2 반사판(6, 7)은 Re, Al, Ag, Au, Pd, Pt, Rh 중 하나 또는 적어도 하나 이상으로 형성될 수 있다.
상기 서브마운트 기판(1)의 탑 영역(15), 즉 상기 움푹 들어간 영역(11)을 제외한 영역에는 상기 제1 반사판(6)의 소정 영역에 제1 전극(8)이 형성되고, 상기 제2 반사판(7)의 소정 영역에 제2 전극(9)이 형성된다. 상기 제1 및 제2 전극(8, 9)은 Re, Ti, Cr, Pt, Al, Ni, Pd, Cu, W, Au 중 하나 또는 적어도 하나 이상으로 형성될 수 있다. 예를 들어, 상기 제1 전극(8)으로 양(+)의 전압이 인가되고, 상기 제2 전극(9)으로 음(-)의 전압이 인가될 수 있다. 물론, 그 반대의 전압이 인가될 수도 있다.
상기 서브마운트 기판(1)의 탑 영역(15)의 소정 부분에는 p 도핑(p+) 또는 n 도핑(n+)에 의한 적어도 하나 이상의 제너 다이오드가 구비될 수 있다. 예를 들어, p형 서브마운트 기판(1)인 경우에는 n 도핑(n+)이 수행되고, n형 서브마운트 기판(1)인 경우에는 p 도핑(p+)이 수행된다. 본 발명에서는 서브마운트 기판(1)이 n형으로 이루어진 것으로 한정하여 설명되고 있지만, 상기 서브마운트 기판(1)은 n형 또는 p형 중 어느 것으로 이루어지어도 상관없다. 상기 도핑은 열산화 방식 또는 임플랜테이션(implantation) 방식을 이용하여 수행될 수 있다. 따라서, p 도핑(p+)과 n형 서브마운트 기판(1) 간에 적어도 하나 이상의 제너 다이오드가 형성될 수 있다.
본 발명에서는 편의상 제1 전극(8) 및 제2 전극(9)에 상응하는 서브마운트 기판(1) 상에 2개의 제너 다이오드가 구비되고 있다. 하지만, p 도핑(p+)의 개수에 따라 제너다이오드의 개수 또한 증가될 수 있다. 이러한 제너 다이오드에 의해 정전기로부터 반도체 발광소자(2)를 안전하게 보호할 수 있으므로 반도체 발광소자(2)의 신뢰성을 향상시킬 수 있다.
상기 움푹 들어간 영역(11)의 측면은 소정의 경사각을 가질 수 있다. 이때, 상기 움푹 들어간 영역(11)의 깊이는 상기 반도체 발광소자(2)의 두께보다 적어도 크도록 형성될 수 있다. 따라서, 상기 반도체 발광소자(2)가 상기 움푹 들어간 영역(11) 내부로 완전히 잠기게 된다. 전술한 바와 같이, 상기 서브마운트 기판(1) 상에는 광을 반사시키기 위한 제1 및 제2 반사판(6, 7)이 형성된다. 따라서, 상기 반도체 발광소자(2)로부터 측면 또는 하부로 발광된 광이 상기 제1 및 제2 반사판(6, 7)에 의해 반사되어 전방으로 유도되게 됨으로써, 광효율을 극대화시킬 수 있다. 또한, 상기 움푹 들어간 영역(11)의 깊이를 상기 반도체 발광소자(2)의 두께보다 적어도 크도록 형성함으로써, 상기 반도체 발광소자(2)의 측면으로부터 발광된 모든 광을 전방으로 반사시킬 수 있어 광손실 없이 광효율을 향상시킬 수 있다.
상기 반도체 발광소자(2)는 본딩 범퍼(12)를 이용하여 플립칩 방식으로 상기 서브마운트 기판(1)의 움푹 들어간 영역(11)에 본딩될 수 있다. 즉, pn 구조를 갖는 반도체 발광소자(2)(도 3a 참조)나 npn 구조를 갖는 반도체 발광소자(2)(도 3b 참조)를 거꾸로 뒤집어 상기 서브마운트 기판(1)의 움푹 들어간 영역(11)에 형성된 제1 및 제2 반사판(6, 7)에 상응되도록 위치시킨 다음, 상기 반도체 발광소자(2)와 상기 제1 및 제2 반사판(6, 7) 사이에 본딩 범퍼(12)를 게재시킨 다음 가열, 가압함으로써, 플립칩 본딩이 이루어진다. 따라서, 상기 반도체 발광소자(2)의 전극들은 각각 제1 및 제2 반사판(6, 7)과 전기적으로 연결된다.
전술한 바와 같이, 상기 제1 및 제2 반사판(6, 7)은 제1 및 제2 전극(8, 9)과 상응되게 연결되므로, 상기 제1 및 제2 전극(8, 9)으로 인가된 전압은 상기 제1 및 제2 반사판(6, 7)을 경유하여 상기 반도체 발광소자(2)로 공급되고, 상기 반도체 발광소자(2)는 이러한 전압에 의해 소정의 광이 방출되게 된다.
한편, 상기 서브마운트 기판(1)의 저면에는 상기 반도체 발광소자(2)의 열을 외부로 방출하기 위한 방열판(4)이 부착된다. 상기 방열판(4)은 MCPCB(Metal Core PCB), 세라믹 패드가 부착된 Al 싱크 패드(Al sink pad attached ceramic pad), Cu 패드(Cu pad) 등을 포함할 수 있다. MCPCB는 요즘 범용화된 액정표시장치용 백라이트 광원에 적용되며, 방열판(4)이 부착된 인쇄회로기판(PCB) 상에 반도체 발광소자가 실장될 수 있다.
상기 서브마운트 기판(1)과 상기 방열판(4) 간에는 유테틱 본딩(Eutectic boding)을 이용하여 부착되도록 유도하는 부착재(13)가 구비될 수 있다. 통상, 유테틱 본딩은 칩의 이면에 금속 화합물을 증착하여 증착된 금속 화합물을 가열, 가 압하여 금속의 상호 확산에 의하여 접합 시키는 방식을 의미한다. 이러한 유테틱 본딩은 이미 널리 공지된 바 있으므로, 더 이상의 상세한 설명은 생략한다. 상기 부착재(13)는 AlSn, Pdln 등의 금속 화합물로 형성될 수 있다.
상기 반도체 발광소자(2)로부터 발생된 열은 상기 서브마운트 기판(1)을 경유하여 상기 방열판(4)을 통해 외부로 방출될 수 있다. 하지만, 상기 반도체 발광소자(2)와 상기 방열판(4) 사이가 멀리 이격됨으로써, 상기 서브마운트 기판(1)에 의해 상기 반도체 발광소자(2)로부터 발생된 열이 상기 방열판(4)을 통해 외부로 용이하게 방출되기 어렵다. 이러한 경우, 반도체 발광소자(2)로부터 발생된 열이 용이하게 방출되지 않아 지속적으로 반도체 발광소자(2) 내부에 축적되게 되고, 이러한 축적된 열에 의해 반도체 발광소자(2)의 온도가 상승하게 되어 반도체 발광소자(2)의 전기적 및/또는 광학적 특성을 저하시킬 수 있다. 특히, 반도체 발광소자(2)의 전기적 및/또는 광학적 특성은 온도에 매우 민감하다는 것이 여러 실험에서 증명되고 있다.
이러한 문제를 해결하기 위해 본 발명에서는 상기 움푹 들어간 영역(11)에 상응되는 서브마운트 기판(1)의 저면을 소정 깊이로 식각하고, 식각된 부분에 열전도율이 좋은 재질로 이루어진 열전도 부재(14)가 형성된다. 따라서, 상기 열전도 부재(14)에 의해 상기 반도체 발광소자(2)로부터 발생되어 상기 서브마운트 기판(1)으로 전달된 열이 신속하게 상기 방열판(4)으로 전달되어 외부로 방출됨으로써, 발광 반도체 패키지의 방열 특성을 향상시킬 수 있다.
도 4는 본 발명의 바람직한 다른 실시예에 따른 발광 반도체 패키지를 개략 적으로 도시한 평면도이고, 도 5는 도 4의 II-II'라인을 따라 절단한 단면도이다.
도 4 및 도 5는 도 1 및 도 2에 도시된 도면과 유사하다. 따라서, 도 4 및 도 5에서 도 1 및 도 2와 동일한 기능을 갖는 요소들(elements)에 대해서는 더 이상의 설명은 생략하여도 도 1 및 도 2에 대한 설명으로부터 충분히 이해될 수 있을 것이다.
도 4 및 도 5에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 발광 반도체 패키지는 적어도 하나 이상의 제너 다이오드가 구비되고, 상면에 소정의 움푹 들어간 영역(11)을 갖는 서브마운트 기판(1)과, 광을 발광하고 상기 움푹 들어간 영역(11)에 실장된 반도체 발광소자(2)와, 상기 서브마운트 기판(1)의 저면에 부착되고 상기 반도체 발광소자(2)의 열을 방출하기 위한 방열판(4)과, 상기 서브마운트 기판(1)으로부터 소정 거리 이격되어 상기 서브마운트 기판(1)의 둘레를 따라 상기 방열판(4) 상에 형성된 지지대(16)와, 상기 지지대(16) 내부에 상기 반도체 발광소자(2)가 실장된 서브마운트 기판(1)을 감싸도록 형성된 몰딩재(17)를 구비한다.
상기 몰딩재(17)는 전술한 바와 같이 투명한 수지 계열 재질을 이용하여 몰딩 성형될 수 있다. 이때, 상기 몰딩재(17)는 상기 반도체 발광소자(2)가 실장된 서브마운트 기판(1)의 둘레에 형성된다. 이와 같이 상기 서브마운트 기판(1)의 둘레에 상기 몰딩재(17)를 몰딩 성형하기 위해서는 몰딩재(17)의 테두리를 가이드 할 수 있는 지지대(16)가 필요하다. 따라서, 상기 투명한 수지 계열 재질은 상기 지지대(16) 내부에서 몰딩 성형될 수 있다. 필요한 경우, 상기 지지대(16)는 몰딩 성형 후 제거될 수 있다.
앞서 설명되지 않았지만, 본 발명의 실시예에서 제1 및 제2 전극(8, 9)은 몰딩 성형하기 전에 외부전원과 전기적으로 연결되어야 한다.
이상에서 살펴본 바와 같이, 본 발명에 의하면, 서브마운트 기판의 움푹 들어간 영역 내부로 반도체 발광소자를 실장하고, 서브마운트 기판의 상면에 반사판을 형성함으로써, 반도체 발광소자의 측면 또는 후방으로 진행된 광을 전방으로 반사시켜 고휘도 및 고효율을 얻을 수 있다.
본 발명에 의하면, 서브마운트 기판에 적어도 하나 이상의 제너 다이오드를 구비함으로써, 정전기로부터 반도체 발광소자를 안전하게 보호할 수 있어 소자에 대한 신뢰성을 향상시킬 수 있다.
본 발명에 의하면, 서브마운트 기판의 저면을 식각하고 식각된 부분에 열전도 부재를 형성한 후 서브마운트 기판을 방열판에 부착함으로써, 반도체 발광소자로부터 발생된 열을 신속하게 방열판으로 전달함으로써, 방열 성능을 강화하여 소자의 전기적 및/또는 광학적 특성을 향상시킬 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (17)

  1. 광을 반사시키는 반사판이 형성되고, 적어도 하나 이상의 제너 다이오드가 구비되며, 상면에 소정의 움푹 들어간 영역을 갖는 반도체 기판;
    상기 움푹 들어간 영역에 실장된 반도체 발광소자;
    상기 반도체 발광소자를 감싸도록 형성된 몰딩재; 및
    상기 반도체 기판의 저면에 부착되고 상기 반도체 발광소자의 열을 방출하기 위한 방열판
    을 포함하는 것을 특징으로 하는 발광 반도체 패키지.
  2. 제1항에 있어서, 상기 몰딩재는 상기 반도체 기판의 적어도 움푹 들어간 영역이 포함되도록 형성되는 것을 특징으로 하는 발광 반도체 패키지.
  3. 광을 반사시키는 반사판이 형성되고, 적어도 하나 이상의 제너 다이오드가 구비되며, 상면에 소정의 움푹 들어간 영역을 갖는 반도체 기판;
    상기 움푹 들어간 영역에 실장된 반도체 발광소자;
    적어도 상기 반도체 기판을 감싸도록 형성된 몰딩재; 및
    상기 반도체 기판의 저면에 부착되고 상기 반도체 발광소자의 열을 방출하기 위한 방열판
    을 포함하는 것을 특징으로 하는 발광 반도체 패키지.
  4. 제3항에 있어서, 상기 몰딩재 형성시, 형성될 몰딩재의 테두리를 가이드하기 위해 상기 반도체 기판의 둘레를 따라 상기 방열판 상에 형성된 지지대
    를 더 포함하는 것을 특징으로 하는 발광 반도체 패키지.
  5. 제4항에 있어서, 상기 지지대는 상기 몰딩재 형성 후 제거될 수 있는 것을 특징으로 하는 발광 반도체 패키지.
  6. 제1항 또는 제3항에 있어서, 상기 반사판은 상기 반도체 기판의 적어도 움푹 들어간 영역에 형성되는 것을 특징으로 하는 발광 반도체 패키지.
  7. 제1항 또는 제3항에 있어서, 상기 반사판은 상기 반도체 발광소자와 전기적으로 연결되는 것을 특징으로 하는 발광 반도체 패키지.
  8. 제1항 또는 제3항에 있어서, 상기 반도체 기판의 적어도 움푹 들어간 영역에는 상기 반도체 발광소자와 상기 반도체 기판 간의 전기적 쇼트를 방지하기 위한 절연층이 형성되는 것을 특징으로 하는 발광 반도체 패키지.
  9. 제8항에 있어서, 상기 절연층은 상기 반도체 기판 상에 형성된 반사판의 저면에 형성되는 것을 특징으로 하는 발광 반도체 패키지.
  10. 제1항 또는 제3항에 있어서, 상기 적어도 하나 이상의 제너 다이오드는 상기 반도체 기판의 도핑에 의해 형성되는 것을 특징으로 하는 발광 반도체 패키지.
  11. 제1항 또는 제3항에 있어서, 상기 몰딩재 하부의 움푹 들어간 영역에 형광체가 형성되는 것을 특징으로 하는 발광 반도체 패키지.
  12. 제11항에 있어서, 상기 형광체는 상기 반도체 발광소자로부터 방출된 광을 백색광으로 파장 변환할 수 있는 형광재질로 이루어지는 것을 특징으로 하는 발광 반도체 패키지.
  13. 제1항 또는 제3항에 있어서, 방열 성능을 강화하기 위해 상기 움푹 들어간 영역에 상응되는 상기 반도체 기판의 저면에 열전도 부재가 형성되는 것을 특징으로 하는 발광 반도체 패키지.
  14. 제13항에 있어서, 상기 열전도 부재는 상기 반도체 기판의 저면으로부터 소정 깊이 식각된 후, 그 식각된 내부에 형성되는 것을 특징으로 하는 발광 반도체 패키지.
  15. 제1항 또는 제3항에 있어서, 상기 반도체 기판과 상기 방열판은 유테틱 본딩에 의해 부착되는 것을 특징으로 하는 발광 반도체 패키지.
  16. 제1항 또는 제3항에 있어서, 상기 반도체 발광소자는 pn 구조 및 npn 구조 중 하나의 구조를 갖는 것을 특징으로 하는 발광 반도체 패키지.
  17. 제1항 또는 제3항에 있어서, 상기 반도체 발광소자는 상기 움푹 들어간 영역에 플립칩 본딩되는 것을 특징으로 하는 발광 반도체 패키지.
KR1020050000694A 2005-01-05 2005-01-05 발광 반도체 패키지 KR100696062B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050000694A KR100696062B1 (ko) 2005-01-05 2005-01-05 발광 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050000694A KR100696062B1 (ko) 2005-01-05 2005-01-05 발광 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20060080336A KR20060080336A (ko) 2006-07-10
KR100696062B1 true KR100696062B1 (ko) 2007-03-15

Family

ID=37171700

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050000694A KR100696062B1 (ko) 2005-01-05 2005-01-05 발광 반도체 패키지

Country Status (1)

Country Link
KR (1) KR100696062B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100646569B1 (ko) * 2005-12-15 2006-11-15 엘지전자 주식회사 발광 소자 패키지 및 그의 제조 방법
KR100788931B1 (ko) * 2006-10-27 2007-12-27 (주) 아모센스 전자부품 패키지
KR100845856B1 (ko) 2006-12-21 2008-07-14 엘지전자 주식회사 발광 소자 패키지 및 그 제조방법
KR101030493B1 (ko) * 2008-12-18 2011-04-21 주식회사 오디텍 고효율 열방출 공진 발광 다이오드 패키지 및 그 제조방법
KR101047801B1 (ko) * 2008-12-29 2011-07-07 엘지이노텍 주식회사 발광 디바이스 패키지 및 그 제조방법
KR101064098B1 (ko) 2009-02-23 2011-09-08 엘지이노텍 주식회사 발광소자 패키지 및 그 제조방법
KR101020993B1 (ko) * 2009-03-10 2011-03-09 엘지이노텍 주식회사 발광소자 패키지 및 그 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000053441A (ko) * 1999-01-11 2000-08-25 모리 가즈히로 복합 발광소자, 반도체 발광장치 및 반도체 발광장치의제조방법
KR20020065863A (ko) * 2001-02-07 2002-08-14 파텐트-트로이한트-게젤샤프트 퓌어 엘렉트리쉐 글뤼람펜 엠베하 반사기-포함 반도체 소자
JP2003318448A (ja) * 2002-02-19 2003-11-07 Nichia Chem Ind Ltd 発光装置とその形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000053441A (ko) * 1999-01-11 2000-08-25 모리 가즈히로 복합 발광소자, 반도체 발광장치 및 반도체 발광장치의제조방법
KR20020065863A (ko) * 2001-02-07 2002-08-14 파텐트-트로이한트-게젤샤프트 퓌어 엘렉트리쉐 글뤼람펜 엠베하 반사기-포함 반도체 소자
JP2003318448A (ja) * 2002-02-19 2003-11-07 Nichia Chem Ind Ltd 発光装置とその形成方法

Also Published As

Publication number Publication date
KR20060080336A (ko) 2006-07-10

Similar Documents

Publication Publication Date Title
JP7266316B2 (ja) 発光素子パッケージ
CA2751818C (en) Semiconductor light emitting device
CN102201525B (zh) 发光器件封装及具有该发光器件封装的照明系统
JP5999929B2 (ja) 発光素子パッケージ及びこれを利用した照明システム
TWI535077B (zh) 發光單元及其發光模組
JP4675906B2 (ja) 発光素子搭載用基板、発光素子収納用パッケージ、発光装置および照明装置
KR100851183B1 (ko) 반도체 발광소자 패키지
KR101360732B1 (ko) 발광 다이오드 패키지
JP5745495B2 (ja) 発光素子及びこれを備えた照明システム
JP4935514B2 (ja) 発光装置
US20180226552A1 (en) Light-emitting element package
KR100696062B1 (ko) 발광 반도체 패키지
KR101831410B1 (ko) 발광 소자 패키지 및 이를 구비한 발광 장치
CN103715338A (zh) 发光器件
KR20120020601A (ko) 발광 소자 및 조명 시스템
JP6010891B2 (ja) 半導体装置
KR100696063B1 (ko) 어레이 발광장치
JP2007173271A (ja) 発光素子収納用パッケージ
KR20120053412A (ko) Ｌｅｄ 패키지 및 이를 포함하는 백라이트 유닛
KR102109139B1 (ko) 발광 소자 및 이를 구비한 조명 시스템
KR20120138059A (ko) 발광 소자 및 발광 소자 패키지
KR101079280B1 (ko) 반도체 패키지 서브마운트, 반도체 패키지 및 반도체 패키지 제조방법
KR102119746B1 (ko) 발광소자 및 발광소자 패키지
KR20130119132A (ko) 발광 소자, 발광 모듈 및 조명 시스템
KR20130022055A (ko) 발광 소자 패키지 및 이를 포함하는 발광 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121210

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140206

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150205

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160205

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee