KR100696063B1 - 어레이 발광장치 - Google Patents

어레이 발광장치 Download PDF

Info

Publication number
KR100696063B1
KR100696063B1 KR1020050000696A KR20050000696A KR100696063B1 KR 100696063 B1 KR100696063 B1 KR 100696063B1 KR 1020050000696 A KR1020050000696 A KR 1020050000696A KR 20050000696 A KR20050000696 A KR 20050000696A KR 100696063 B1 KR100696063 B1 KR 100696063B1
Authority
KR
South Korea
Prior art keywords
light emitting
semiconductor light
emitting device
sub
mount substrate
Prior art date
Application number
KR1020050000696A
Other languages
English (en)
Other versions
KR20060080338A (ko
Inventor
장자순
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020050000696A priority Critical patent/KR100696063B1/ko
Publication of KR20060080338A publication Critical patent/KR20060080338A/ko
Application granted granted Critical
Publication of KR100696063B1 publication Critical patent/KR100696063B1/ko

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04F—FINISHING WORK ON BUILDINGS, e.g. STAIRS, FLOORS
    • E04F15/00—Flooring
    • E04F15/18—Separately-laid insulating layers; Other additional insulating measures; Floating floors
    • E04F15/20—Separately-laid insulating layers; Other additional insulating measures; Floating floors for sound insulation
    • E04F15/206—Layered panels for sound insulation
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04B—GENERAL BUILDING CONSTRUCTIONS; WALLS, e.g. PARTITIONS; ROOFS; FLOORS; CEILINGS; INSULATION OR OTHER PROTECTION OF BUILDINGS
    • E04B1/00—Constructions in general; Structures which are not restricted either to walls, e.g. partitions, or floors or ceilings or roofs
    • E04B1/62—Insulation or other protection; Elements or use of specified material therefor
    • E04B1/74—Heat, sound or noise insulation, absorption, or reflection; Other building methods affording favourable thermal or acoustical conditions, e.g. accumulating of heat within walls
    • E04B1/88—Insulating elements for both heat and sound
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04F—FINISHING WORK ON BUILDINGS, e.g. STAIRS, FLOORS
    • E04F15/00—Flooring
    • E04F15/02—Flooring or floor layers composed of a number of similar elements
    • E04F15/08—Flooring or floor layers composed of a number of similar elements only of stone or stone-like material, e.g. ceramics, concrete; of glass or with a top layer of stone or stone-like material, e.g. ceramics, concrete or glass
    • E04F15/082—Flooring or floor layers composed of a number of similar elements only of stone or stone-like material, e.g. ceramics, concrete; of glass or with a top layer of stone or stone-like material, e.g. ceramics, concrete or glass with a top layer of stone or stone-like material, e.g. ceramics, concrete or glass in combination with a lower layer of other material

Landscapes

  • Engineering & Computer Science (AREA)
  • Architecture (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Acoustics & Sound (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Led Device Packages (AREA)

Abstract

고휘도, 고효율 및 우수한 방열 성능을 갖는 어레이 발광장치가 개시된다.
본 발명의 어레이 발광장치는, 단일 픽셀을 구성하는 반도체 발광소자들을 반사판이 구비된 기판의 움푹 들어간 영영에 실장하고, 기판의 저면에 방열판을 구비한다. 또한, 반도체 발광소자들의 열을 신속하게 방열판에 전달하도록 기판의 저면의 식각된 부분에 열전도 부재가 구비된다. 단일 픽셀은 일방향 또는 매트릭스 형태로 배열될 수 있다.
따라서, 본 발명은 반도체 발광소자들의 광을 광손실 없이 반사시킴으로써, 고휘도 및 고효율을 얻을 수 있다. 또한, 본 발명은 단일 픽셀을 일정한 형태로 배열하여 화상을 표시할 수 있다. 아울러, 기판에 적어도 하나 이상의 제너 다이오드를 구비하여 정전기로부터 반도체 발광소자들을 보호할 수 있다.
발광장치, 반도체 발광소자, 어레이, 방열판, 반사판, 제너 다이오드

Description

어레이 발광장치{Array emitting device}
도 1은 본 발명의 바람직한 제1 실시예에 따른 단일 픽셀을 갖는 어레이 발광장치를 개략적으로 도시한 평면도.
도 2는 도 1의 A-A'라인을 따라 절단한 단면도.
도 3은 도 1의 어레이 발광장치를 확대 도시한 평면도.
도 4는 본 발명의 바람직한 제2 실시예에 따른 단일 픽셀을 갖는 어레이 발광장치를 개략적으로 도시한 평면도.
도 5는 도 4의 B-B'라인을 따라 절단한 단면도.
도 6은 도 1의 어레이 발광장치를 확대 도시한 평면도.
도 7은 본 발명의 바람직한 제3 실시예에 따른 어레이 발광장치를 개략적으로 도시한 평면도.
도 8은 도 7의 C-C'라인을 따라 절단한 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1, 2, 3, 4, 21, 22, 23, 24, 41, 42, 43 : 반도체 발광소자
5, 25, 44 : 서브마운트 기판
6, 26, 45 : 절연층
7, 8, 27, 28, 46, 47 : 반사판
11, 31, 50 : 몰딩재
12 : 방열판
13 : 열전도 부재
본 발명은 발광장치에 관한 것으로, 특히 고휘도, 고효율 및 우수한 방열 성능을 갖는 어레이 발광장치에 관한 것이다. 또한, 본 발명은 화상을 표시할 수 있는 배열 구조를 갖는 어레이 발광장치에 관한 것이다.
반도체 발광소자는 후레쉬용 고휘도 광원, 휴대용 전자제품(휴대폰, 캠코더, 디지털 카메라 및 PDA)에 사용되는 액정표시장치(LCD)용 백라이트 광원, 전광판용 광원, 조명 및 스위치 조명 광원, 표시등, 교통신호등에 사용된다.
다수의 반도체 발광소자들은 일렬 또는 매트릭스 형태로 배열된 어레이 발광장치로 제조될 수 있다. 상기 어레이 발광장치는 적색, 녹색 및 청색 반도체 발광소자들을 한 묶음으로 하여 백색 또는 풀 컬러가 구현될 수 있다. 따라서, 이와 같이 다수의 반도체 발광소자들이 배열된 어레이 발광장치는 전술한 바와 같이 다양한 분야에 적용될 수 있어 향후 더 급속한 발전이 기대되고 있다. 최근에는 이러한 어레이 발광장치가 액정표시장치의 백라이트의 광원으로 이용되고 있다.
상기 어레이 발광장치에는 다수의 반도체 발광소자들이 전기적으로 실장된다. 이러한 반도체 발광소자들을 전기적으로 실장하는 방식에는 와이어 본딩 방식과 플립칩 본딩 방식이 있다.
와이어 본딩 방식은 리드 프레임과 상기 반도체 발광소자의 전극들을 와이어 본딩하여 전기적으로 연결하는 방식이다. 이러한 경우, 상기 반도체 발광소자의 기판은 직접 서브마운트 기판 상에 부착된다.
플립칩 본딩 방식은 솔더 범퍼를 이용하여 상기 반도체 발광소자의 전극들과 서브마운트 기판을 플립칩 본딩하여 전기적으로 연결하는 방식이다.
전술한 바와 같이, 어레이 발광장치는 여러 분야에 적용되고 있다. 어레이 발광장치의 적용범위를 확대하기 위한 선결 조건은 고휘도, 고효율 및 신속한 방열 성능 등을 충족해야 한다.
하지만, 아직까지 이러한 요구 조건을 모두 충족시킬 수 있는 어레이 발광장치는 제시되고 있지 않다.
또한, 다수의 반도체 발광소자들의 어레이 배열에 대한 최적화된 구조가 제시되지 않고 있다.
아울러, 어레이 발광장치는 정전기에 취약한 특성을 가지므로, 이러한 정전기로부터 상기 어레이 발광장치를 안전하게 보호하기 어려운 문제가 있다.
본 발명은 고휘도, 고효율 및 우수한 방열 성능을 갖는 어레이 발광장치를 제공하는데 그 목적이 있다.
본 발명의 다른 목적은 반도체 발광소자들에 대한 최적 어레이 배열 구조를 갖는 어레이 발광장치를 제공한다.
본 발명의 또 다른 목적은 정전기에 강한 어레이 발광장치를 제공한다.
상기 목적을 달성하기 위한 본 발명의 바람직한 제1 실시예에 따른 어레이 발광장치는, 단일 픽셀을 구성하기 위해 배열된 다수의 반도체 발광소자들; 상기 반도체 발광소자들 각각을 실장하기 위한 다수의 움푹 들어간 영역들을 갖고, 상기 반도체 발광소자들 각각의 광을 반사시키는 반사판이 형성된 기판; 상기 반도체 발광소자들 각각을 감싸도록 형성된 몰딩재; 및 상기 기판의 저면에 부착되고 상기 반도체 발광소자들의 열을 방출하기 위한 방열판을 포함한다.
본 발명의 바람직한 제2 실시예에 따른 어레이 발광장치는, 단일 픽셀을 구성하기 위해 인접 배열된 다수의 반도체 발광소자들; 상기 반도체 발광소자들을 실장하기 위한 움푹 들어간 영역을 갖고, 상기 반도체 발광소자들의 광을 반사시키는 반사판이 형성된 기판; 상기 반도체 발광소자들을 감싸도록 형성된 몰딩재; 및 상기 기판의 저면에 부착되고 상기 반도체 발광소자들의 열을 방출하기 위한 방열판을 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
도 1은 본 발명의 바람직한 제1 실시예에 따른 단일 픽셀을 갖는 어레이 발 광장치를 개략적으로 도시한 평면도이고, 도 2는 도 1의 A-A'라인을 따라 절단한 단면도이며, 도 3은 도 1의 어레이 발광장치를 확대 도시한 평면도이다.
도 1 및 도 2를 참조하면, 본 발명의 제1 실시예에 따른 어레이 발광장치는 단일 픽셀을 구성하기 위해 인접 배열된 다수의 반도체 발광소자들(1 내지 4)과, 상기 반도체 발광소자들(1 내지 4) 각각을 실장하기 위한 다수의 움푹 들어간 영역들(15, 16)을 갖고, 상기 반도체 발광소자들(1 내지 4) 각각의 광을 반사시키는 반사판(7, 8)이 형성된 서브마운트 기판(5)과, 상기 반도체 발광소자들(1 내지 4) 각각을 감싸도록 형성된 다수의 몰딩재들(11)과, 상기 서브마운트 기판(5)의 저면에 부착되고 상기 반도체 발광소자들(1 내지 4)의 열을 방출하기 위한 방열판(12)을 구비한다.
상기 반도체 발광소자들(1 내지 4)은 인접 배열되어 단일 픽셀로 구성된다. 상기 단일 픽셀을 구성하는 반도체 발광소자들(1 내지 4)은 적색 반도체 발광소자(R), 제1 녹색 반도체 발광소자(G), 제2 녹색 반도체 발광소자(G) 및 청색 반도체 발광소자(B)를 포함한다. 또는, 상기 단일 픽셀을 구성하는 반도체 발광소자들(1 내지 4)은 적색 반도체 발광소자(R), 녹색 반도체 발광소자(G) 및 청색 반도체 발광소자(B)를 포함할 수 있다. 단일 픽셀에 의해 백색부터 흑색까지의 모든 색광이 표시될 수 있다.
상기 반도체 발광소자들(1 내지 4) 각각은 pn 구조를 갖는 반도체 발광소자 및 npn 구조를 갖는 반도체 발광소자 중 어느 하나를 사용해도 상관없다.
상기 서브마운트 기판(5)은 상면에 상기 단일 픽셀을 구성하는 반도체 발광 소자들(1 내지 4)에 대응된 다수의 움푹 들어간 영역들(15, 16)이 형성된다. 예를 들어, 단일 픽셀을 구성하는 반도체 발광소자들(1 내지 4)이 4개인 경우, 상기 움푹 들어간 영역들(15, 16) 또한 4개가 형성될 수 있다.
상기 움푹 들어간 영역들(15, 16) 각각에 상기 반도체 발광소자들(1 내지 4)이 대응되어 실장된다. 상기 반도체 발광소자들(1 내지 4) 각각은 플립칩 본딩 방식을 이용하여 상기 대응된 움푹 들어간 영역들(15, 16)에 실장될 수 있다. 즉, 반도체 발광소자의 기판이 전방을 향하도록 거꾸로 뒤집은 다음, 본딩 범퍼(미도시)를 이용하여 가열/가압하여 소정의 움푹 들어간 영역에 본딩한다.
상기 서브마운트 기판(5)의 상면에는 상기 반도체 발광소자들(1 내지 4)과 상기 서브마운트 기판(5) 간의 쇼트를 방지하기 위한 절연층(6)이 형성된다. 상기 절연층(6)은 실리콘 옥사이드(SiOx) 재질로 형성될 수 있다.
상기 절연층(6) 상의 상기 움푹 들어간 영역들(15, 16) 각각에는 광을 반사사키는 한편, 전압을 공급하기 위한 제1 및 제2 반사판(7, 8)이 형성된다. 상기 제1 및 제2 반사판(7, 8)은 상기 제1 및 제2 반사판(7, 8) 간의 쇼트를 방지하기 위해 상기 움푹 들어간 영역들(15, 16) 각각의 내부에서 소정 간격 이격되도록 형성될 수 있다. 상기 제1 및 제2 반사판(7, 8)은 Re, Al, Ag, Au, Pd, Pt, Rh 중 하나 또는 적어도 하나 이상으로 형성될 수 있다.
상기 서브마운트 기판(5)의 탑 영역(17), 즉 상기 움푹 들어간 영역들(15, 16)을 제외한 영역에는 상기 제1 반사판(7)의 소정 영역에 제1 전극(9)이 형성되고, 상기 제2 반사판(8)의 소정 영역에 제2 전극(10)이 형성된다. 이를 위해, 상기 제1 및 제2 반사판(7, 8) 각각의 일부는 상기 탑 영역(17)으로 연장 형성될 수 있다. 상기 제1 및 제2 전극(9, 10)은 Re, Ti, Cr, Pt, Al, Ni, Pd, Cu, W, Au 중 하나 또는 적어도 하나 이상으로 형성될 수 있다. 예를 들어, 상기 제1 전극(9)으로 양(+)의 전압이 인가되고, 상기 제2 전극(10)으로 음(-)의 전압이 인가될 수 있다. 물론, 그 반대의 전압이 인가될 수도 있다.
여기서, 도 1 및 도 2에 도시된 바와 같이 제 1전극(9)은 기판 탑 영역에서 "ㅜ" 형상으로 몰딩재(11)의 일측으로 형성되어, 외측 반사판(7)의 소정 영역과 전기적으로 연결된다. 제 2전극(10)은 기판 탑 영역에서 "ㅗ"자 형상으로 몰딩재(11)의 타측으로 형성되어, 외측 반사판(8)의 소정 영역과 전기적으로 연결된다. 이러한 상기 제 1 및 제 2전극(9,10)는 "ㅜ","ㅗ"자 형상이 발광소자들(1 내지 4)을 중앙에 두고 양측에서 서로 마주보게 형성되는 구조이다.
상기 서브마운트 기판(5)의 탑 영역(17)의 소정 부분에는 p 도핑(p+) 또는 n 도핑(n+)에 의한 적어도 하나 이상의 제너 다이오드가 구비될 수 있다. 예를 들어, p형 서브마운트 기판(5)인 경우에는 n 도핑(n+)이 수행되고, n형 서브마운트 기판(5)인 경우에는 p 도핑(p+)이 수행된다. 본 발명에서는 서브마운트 기판(5)이 n형으로 이루어진 것으로 한정하여 설명되고 있지만, 상기 서브마운트 기판(5)은 n형 또는 p형 중 어느 것으로 이루어져도 상관없다. 상기 도핑은 열산화 방식 또는 임플랜테이션(implantation) 방식을 이용하여 수행될 수 있다. 따라서, p 도핑(p+)과 n형 서브마운트 기판(5) 간에 적어도 하나 이상의 제너 다이오드가 형성될 수 있다.
본 발명에서는 편의상 제1 전극(9) 및 제2 전극(10)에 상응하는 서브마운트 기판(5) 상에 2개의 제너 다이오드가 구비되고 있다. 하지만, p 도핑(p+)의 개수에 따라 제너다이오드의 개수 또한 증가될 수 있다. 이러한 제너 다이오드에 의해 정전기로부터 반도체 발광소자를 안전하게 보호할 수 있으므로 반도체 발광소자의 신뢰성을 향상시킬 수 있다.
상기 움푹 들어간 영역들(15, 16) 각각의 측면은 소정의 경사각을 가질 수 있다. 이때, 상기 움푹 들어간 영역들(15, 16) 각각의 깊이는 상기 반도체 발광소자들(1 내지 4)의 두께보다 적어도 크도록 형성될 수 있다. 따라서, 상기 반도체 발광소자들(1 내지 4)이 상기 움푹 들어간 영역들(15, 16) 내부로 완전히 잠기게 된다. 전술한 바와 같이, 상기 서브마운트 기판(5) 상에는 광을 반사시키기 위한 제1 및 제2 반사판(7, 8)이 형성된다. 따라서, 상기 반도체 발광소자들(1 내지 4) 각각으로부터 측면 또는 하부로 발광된 광이 상기 제1 및 제2 반사판(7, 8)에 의해 반사되어 전방으로 유도되게 됨으로써, 광효율을 극대화시킬 수 있다. 또한, 상기 움푹 들어간 영역들(15, 16) 각각의 깊이를 상기 반도체 발광소자들(1 내지 4)의 두께보다 적어도 크도록 형성함으로써, 상기 반도체 발광소자들(1 내지 4) 각각의 측면으로부터 발광된 모든 광을 전방으로 반사시킬 수 있어 광손실 없이 광효율을 향상시킬 수 있다.
전술한 바와 같이, 상기 제1 및 제2 반사판(7, 8)은 제1 및 제2 전극(9, 10)과 상응되게 연결되므로, 상기 제1 및 제2 전극(9, 10)으로 인가된 전압은 상기 제1 및 제2 반사판(7, 8)을 경유하여 상기 반도체 발광소자로 공급되고, 상기 반도체 발광소자는 이러한 전압에 의해 소정의 광이 방출되게 된다.
한편, 상기 서브마운트 기판(5)의 저면에는 상기 반도체 발광소자들(1 내지 4) 각각의 열을 외부로 방출하기 위한 방열판(12)이 부착된다. 상기 방열판(12)은 MCPCB(Metal Core PCB), 세라믹 패드가 부착된 Al 싱크 패드(Al sink pad attached ceramic pad), Cu 패드(Cu pad) 등을 포함할 수 있다. MCPCB는 요즘 범용화된 액정표시장치용 백라이트 광원에 적용되며, 방열판이 부착된 인쇄회로기판(PCB) 상에 반도체 발광소자가 실장될 수 있다.
상기 서브마운트 기판(5)과 상기 방열판(12) 간에는 유테틱 본딩(Eutectic boding)을 이용하여 부착되도록 유도하는 부착재(미도시)가 구비될 수 있다. 통상, 유테틱 본딩은 칩의 이면에 금속 화합물을 증착하여 증착된 금속 화합물을 가열, 가압하여 금속의 상호 확산에 의하여 접합 시키는 방식을 의미한다. 이러한 유테틱 본딩은 이미 널리 공지된 바 있으므로, 더 이상의 상세한 설명은 생략한다. 상기 부착재는 AlSn, Pdln 등의 금속 화합물로 형성될 수 있다.
상기 반도체 발광소자들(1 내지 4) 각각으로부터 발생된 열은 상기 서브마운트 기판(5)을 경유하여 상기 방열판(12)을 통해 외부로 방출될 수 있다. 하지만, 상기 반도체 발광소자들(1 내지 4)과 상기 방열판(12) 사이가 멀리 이격됨으로써, 상기 서브마운트 기판(5)에 의해 상기 반도체 발광소자들(1 내지 4) 각각으로부터 발생된 열이 상기 방열판(12)을 통해 외부로 용이하게 방출되기 어렵다. 이러한 경우, 반도체 발광소자들(1 내지 4) 각각으로부터 발생된 열이 용이하게 방출되지 않아 지속적으로 반도체 발광소자들(1 내지 4)의 내부에 축적되게 되고, 이러한 축적된 열에 의해 반도체 발광소자들(1 내지 4)의 온도가 상승하게 되어 반도체 발광소자들(1 내지 4)의 전기적 및/또는 광학적 특성을 저하시킬 수 있다. 특히, 반도체 발광소자들(1 내지 4)의 전기적 및/또는 광학적 특성은 온도에 매우 민감하다는 것이 여러 실험에서 증명되고 있다.
이러한 문제를 해결하기 위해 본 발명에서는 상기 움푹 들어간 영역들(15, 16) 각각에 상응되는 서브마운트 기판(5)의 저면을 소정 깊이로 식각하고, 식각된 부분에 열전도율이 좋은 재질로 이루어진 다수의 열전도 부재들(13)이 형성된다. 따라서, 상기 열전도 부재들(13)에 의해 상기 반도체 발광소자들(1 내지 4) 각각으로부터 발생되어 상기 서브마운트 기판(5)으로 전달된 열이 신속하게 상기 방열판(12)으로 전달되어 외부로 방출됨으로써, 어레이 발광장치의 방열 특성을 향상시킬 수 있다.
지금까지는 단일 픽셀을 구성하는 반도체 발광소자들(1 내지 4)에 한정하여 설명되었다. 이러한 단일 픽셀은 다수개로 배열되어 소정의 화상이 표시될 수 있다.
도 3에 도시된 바와 같이, 상기 서브마운트 기판(5) 상에는 상기 반도체 발광소자들(1 내지 4)로 구성된 단일 픽셀이 일방향을 따라 주기적으로 배열될 수 있다. 또는, 상기 서브마운트 기판(5) 상에는 상기 반도체 발광소자들(1 내지 4)로 구성된 단일 픽셀이 매트릭스 형태로 배열될 수 있다. 여기서, 상기 반도체 발광소자들(1 내지 4)은 상기 서브마운트 기판(5)에 상기 반도체 발광소자들(1 내지 4)에 대응되는 다수의 움푹 들어간 영역 각각에 형성된다.
따라서, 본 발명의 제1 실시예에 따른 어레이 발광장치는 다수의 반도체 발광소자들(1 내지 4)로 구성된 단일 픽셀을 일방향 또는 매트릭스 형태로 배열함으로써, 소정의 화상을 표시할 수 있으므로, 표시장치에 적용될 수 있다.
또한, 본 발명의 제1 실시예에 따른 어레이 발광장치는 단일 픽셀을 구성하는 반도체 발광소자들(1 내지 4) 각각을 움푹 들어간 영역들(15, 16)에 실장하고, 움푹 들어간 영역들(15, 16)마다 반사판(7, 8)을 형성함으로써, 보다 많은 광을 전 방으로 반사시켜 고휘도 및 고효율을 얻을 수 있다.
또한, 본 발명의 제1 실시예에 따른 어레이 발광장치는 서브마운트 기판(5)의 탑 영역(17)에 적어도 하나 이상의 제너다이오드를 형성함으로써, 정전기로부터 반도체 발광소자들(1 내지 4)을 안전하게 보호할 수 있다.
여기서, 도 3에 도시된 바와 같이 제 1전극(9)은 기판 탑 영역에서 "ㅜ" 형상으로 각 몰딩재(11)의 일측으로 분기되는 형태로 형성되고, 제 2전극(10)은 기판 탑 영역에서 "ㅗ"자 형상으로 각 몰딩재(11)의 타측으로 분기되는 형태로 형성되어, 매트릭스 형태로 배열되는 발광소자들(1 내지 4)를 따라 배열된다. 상기 제 1 및 제 2전극(9,10)는 "ㅜ","ㅗ"자 형상이 발광소자들(1 내지 4)을 중앙에 두고 양측에서 서로 대향되게 형성되는 구조이다.
도 4는 본 발명의 바람직한 제2 실시예에 따른 단일 픽셀을 갖는 어레이 발광장치를 개략적으로 도시한 평면도이고, 도 5는 도 4의 B-B'라인을 따라 절단한 단면도이며, 도 6은 도 1의 어레이 발광장치를 확대 도시한 평면도이다. 도 4 내지 도 6은 앞서 설명된 도 1 내지 도 3과 유사하다. 따라서, 본 발명의 제2 실시예에 따른 어레이 발광장치 중 앞서 설명된 부분은 설명의 편의를 위해 과감히 생략한다. 하지만, 여기서 생략된 부분들은 앞서 설명된 본 발명의 제1 실시예에 따른 어레이 발광장치로부터 충분히 이해될 수 있을 것이다.
도 4 및 도 5를 참조하면, 본 발명의 제2 실시예에 따른 어레이 발광장치는, 단일 픽셀을 구성하기 위해 인접 배열된 다수의 반도체 발광소자들(21 내지 24)과, 상기 반도체 발광소자들(21 내지 24)을 실장하기 위한 움푹 들어간 영역(35)을 갖고, 상기 반도체 발광소자들(21 내지 24)의 광을 반사시키는 반사판(27, 28)이 형성된 서브마운트 기판(25)과, 상기 반도체 발광소자들(21 내지 24)을 감싸도록 형성된 몰딩재(31)와, 상기 서브마운트 기판(25)의 저면에 부착되고 상기 반도체 발광소자들(21 내지 24)의 열을 방출하기 위한 방열판(12)을 구비한다.
상기 움푹 들어간 영역(35)에 대응되도록 상기 서브마운트 기판(25) 상에 절연층(26)이 형성된다. 상기 절연층(26)은 상기 서브마운트 기판(25)과 상기 반도체 발광소자들(21 내지 24) 간의 전기적 쇼트를 방지하기 위해 형성된다.
상기 절연층(26) 상의 상기 움푹 들어간 영역(35)에는 광을 반사사키는 한편, 전압을 공급하기 위한 제1 및 제2 반사판(27, 28)이 형성된다.
상기 단일 픽셀을 구성하는 반도체 발광소자들(21 내지 24)은 상기 서브마운트 기판(25)의 상면에 형성된 단일 움푹 들어간 영역(35)에 모두 실장된다. 더욱 정확히는 상기 반도체 발광소자들(21 내지 24)은 상기 제1 및 제2 반사판(27, 28)에 실장된다. 상기 반도체 발광소자들(21 내지 24) 각각은 플립칩 본딩 방식을 이용하여 상기 제1 및 제2 반사판(27, 28)에 실장될 수 있다. 결국, 상기 제1 및 제2 반사판(27, 28) 상에 상기 반도체 발광소자들(21 내지 24)이 모두 실장된다.
본 발명의 제1 실시예에 따른 어레이 발광장치에서는 반도체 발광소자들(1 내지 4)이 대응되는 움푹 들어간 영역들(15, 16)에 각각 실장되었음에 주목할 필요가 있다.
상기 서브마운트 기판(25)의 탑 영역(37), 즉 상기 움푹 들어간 영역(35)을 제외한 영역에는 상기 제1 반사판(27)의 소정 영역에 제1 전극(9)이 형성되고, 상기 제2 반사판(28)의 소정 영역에 제2 전극(10)이 형성된다. 이를 위해, 상기 제1 및 제2 반사판(27, 28) 각각의 일부는 상기 탑 영역(37)으로 연장 형성될 수 있다.
여기서, 상기 제 1전극(9)은 기판(25)의 탑 영역(37)에서 몰딩재(31)의 일측에 "ㅜ" 형상으로 형성되어, 제 1반사판(27)의 소정 영역과 전기적으로 연결된다. 상기 제 2전극(10)은 기판(25)의 탑 영역(37)에서 몰딩재(31)의 타측에 "ㅗ"형상으로 형성되어, 제 2반사판(28)의 소정 영역과 전기적으로 연결된다. 상기 제 1 및 제 2전극(9,10)은 기판(25)의 탑 영역(37)에서 몰딩재(31)의 양측에 대향되는 구조로 형성된다.
상기 서브마운트 기판(25)의 탑 영역(37)의 소정 부분에는 p 도핑(p+) 또는 n 도핑(n+)에 의한 적어도 하나 이상의 제너 다이오드가 구비될 수 있다. 이러한 제너 다이오드에 의해 정전기로부터 반도체 발광소자를 안전하게 보호할 수 있으므로 반도체 발광소자의 신뢰성을 향상시킬 수 있다.
상기 움푹 들어간 영역(35)(35)의 측면은 소정의 경사각을 가질 수 있다. 이때, 상기 움푹 들어간 영역(35)의 깊이는 상기 반도체 발광소자들(21 내지 24)의 두께보다 적어도 크도록 형성될 수 있다. 따라서, 상기 반도체 발광소자들(21 내지 24) 각각으로부터 측면 또는 하부로 발광된 광이 상기 제1 및 제2 반사판(27, 28)에 의해 반사되어 전방으로 유도되게 됨으로써, 광효율을 극대화시킬 수 있다.
상기 서브마운트 기판(25)의 저면에는 상기 반도체 발광소자들(21 내지 24) 각각의 열을 외부로 방출하기 위한 방열판(12)이 부착된다.
상기 반도체 발광소자들(21 내지 24)로부터 발생된 열이 신속하게 상기 방열판(12)으로 전달되도록 하기 위해 상기 움푹 들어간 영역(35)에 상응되는 서브마운트 기판(25)의 저면을 소정 깊이로 식각하고, 식각된 부분에 열전도율이 좋은 재질로 이루어진 열전도 부재(13)가 형성된다. 따라서, 상기 열전도 부재(13)에 의해 상기 반도체 발광소자들(21 내지 24)로부터 발생되어 상기 서브마운트 기판(25)으로 전달된 열이 신속하게 상기 방열판(12)으로 전달되어 외부로 방출됨으로써, 어레이 발광장치의 방열 특성을 향상시킬 수 있다.
지금까지는 단일 픽셀을 구성하는 반도체 발광소자들(21 내지 24)에 한정하여 설명되었다. 이러한 단일 픽셀은 다수개로 배열되어 소정의 화상이 표시될 수 있다.
도 6에 도시된 바와 같이, 상기 서브마운트 기판(25) 상에는 상기 반도체 발광소자들(21 내지 24)로 구성된 단일 픽셀이 일방향을 따라 주기적으로 배열될 수 있다. 또는, 상기 서브마운트 기판(25) 상에는 상기 반도체 발광소자들(21 내지 24)로 구성된 단일 픽셀이 매트릭스 형태로 배열될 수 있다. 여기서, 상기 반도체 발광소자들(21 내지 24)은 상기 서브마운트 기판(25)의 단일 움푹 들어간 영역(35)에 형성된다.
따라서, 본 발명의 제2 실시예에 따른 어레이 발광장치는 다수의 반도체 발광소자들(21 내지 24)로 구성된 단일 픽셀을 일방향 또는 매트릭스 형태로 배열함으로써, 소정의 화상을 표시할 수 있으므로, 표시장치에 적용될 수 있다.
또한, 본 발명의 제2 실시예에 따른 어레이 발광장치는 단일 픽셀을 구성하는 반도체 발광소자들(21 내지 24)을 단일 움푹 들어간 영역(35)에 실장하고, 움푹 들어간 영역(35)에 반사판을 형성함으로써, 보다 많은 광을 전방으로 반사시켜 고휘도 및 고효율을 얻을 수 있다.
또한, 본 발명의 제2 실시예에 따른 어레이 발광장치는 서브마운트 기판(25)의 탑 영역(37)에 적어도 하나 이상의 제너다이오드를 형성함으로써, 정전기로부터 반도체 발광소자들(21 내지 24)을 안전하게 보호할 수 있다.
도 7은 본 발명의 바람직한 제3 실시예에 따른 어레이 발광장치를 개략적으로 도시한 평면도이고, 도 8은 도 7의 C-C'라인을 따라 절단한 단면도이다.
본 발명의 제3 실시예에 따른 어레이 발광장치 중 앞서 설명된 부분은 설명의 편의를 위해 과감히 생략한다. 하지만, 여기서 생략된 부분들은 앞서 설명된 본 발명의 제1 실시예에 따른 어레이 발광장치로부터 충분히 이해될 수 있을 것이다.
도 7 및 도 8을 참조하면, 본 발명의 제3 실시예에 따른 어레이 발광장치는, 단일 픽셀을 구성하기 위해 동일 선상에 배열된 다수의 반도체 발광소자들(41 내지 43)과, 상기 반도체 발광소자들(41 내지 43) 각각을 실장하기 위한 다수의 움푹 들어간 영역들(52 내지 54)을 갖고, 상기 반도체 발광소자들(41 내지 43) 각각의 광을 반사시키는 반사판(46, 47)이 형성된 서브마운트 기판(44)과, 상기 반도체 발광소자들(41 내지 43) 각각을 감싸도록 형성된 다수의 몰딩재들(50)과, 상기 서브마운트 기판(44)의 저면에 부착되고 상기 반도체 발광소자들(41 내지 43)의 열을 방출하기 위한 방열판(12)을 구비한다.
상기 단일 픽셀을 구성하는 반도체 발광소자들(41 내지 43)은 동일 선상에 배열된다. 상기 단일 픽셀을 구성하는 반도체 발광소자들(41 내지 43)은 적색 반도체 발광소자(R), 녹색 반도체 발광소자(G) 및 청색 반도체 발광소자(B)를 포함한다. 또는, 도 7 및 도 8에 도시되지 않았지만 단일 픽셀을 구성하는 반도체 발광소자들(41 내지 43)은 적색 반도체 발광소자(R), 제1 녹색 반도체 발광소자(G), 제2 녹색 반도체 발광소자(G) 및 청색 반도체 발광소자(B)를 포함할 수 있다. 이러한 단일 픽셀을 구성하는 반도체 발광소자들(41 내지 43)에 의해 원하는 어떠한 색광도 표시될 수 있으므로, 디스플레이 분야에 응용될 수 있다.
즉, 이러한 단일 픽셀이 다수개로 배열되어 소정의 화상이 표시될 수 있다. 상기 서브마운트 기판(44) 상에는 상기 반도체 발광소자들(41 내지 43)로 구성된 단일 픽셀이 일방향을 따라 주기적으로 배열될 수 있다. 또는, 상기 서브마운트 기판(44) 상에는 상기 반도체 발광소자들(41 내지 43)로 구성된 단일 픽셀이 매트릭스 형태로 배열될 수 있다. 여기서, 상기 반도체 발광소자들(41 내지 43) 각각은 상기 서브마운트 기판(44)의 대응하는 움푹 들어간 영역들(52 내지 54) 각각에 형 성된다.
각 반도체 발광소자가 실장된 움푹 들어간 영역들(52 내지 54) 각각에 대응되도록 상기 서브마운트 기판(44) 상에 다수의 절연층들(45)이 형성된다. 상기 절연층들(45)은 상기 서브마운트 기판(44)과 상기 반도체 발광소자들(41 내지 43) 간의 전기적 쇼트를 방지하기 위해 형성된다.
상기 절연층들(45) 상의 상기 움푹 들어간 영역들(52 내지 54) 각각에는 광을 반사사키는 한편, 전압을 공급하기 위한 제1 및 제2 반사판(46, 47)이 형성된다.
여기서, 상기 제 1전극(9)은 기판(44)의 탑 영역(56)에서 몰딩재(50)의 일측에 "ㅜ" 형상으로 각각 형성되어, 제 1반사판(46)의 소정 영역과 전기적으로 연결된다. 상기 제 2전극(10)은 기판(44)의 탑 영역(56)에서 몰딩재(50)의 타측에 "ㅗ"형상으로 형성되어, 제 2반사판(47)의 소정 영역과 전기적으로 연결된다. 상기 제 1 및 제 2전극(9,10)은 기판(44)의 탑 영역(56)에서 몰딩재(50)의 양측에 대향되는 구조로 형성된다.
상기 서브마운트 기판(44)의 탑 영역(56), 즉 상기 움푹 들어간 영역들(52 내지 54)을 제외한 영역에는 상기 움푹 들어간 영역들(52 내지 54) 각각에 형성된 제1 및 제2 반사판(46, 47)에 전압을 공급하기 위한 제1 및 제2 전극(9, 10)이 형성된다. 즉, 상기 제1 전극(9)은 상기 제1 반사판(46)의 소정 영역에 형성되고, 제2 전극(10)은 상기 제2 반사판(47)의 소정 영역에 형성된다. 이를 위해, 상기 제1 및 제2 반사판(46, 47) 각각의 일부는 상기 탑 영역(56)으로 연장 형성될 수 있다.
각 반도체 발광소자들(41 내지 43)은 상기 서브마운트 기판(44)의 상면에 대응으로 움푹 들어간 영역들(52 내지 54) 각각에 실장된다. 더욱 정확히는 상기 반도체 발광소자들(41 내지 43) 각각은 대응되는 제1 및 제2 반사판(46, 47)에 실장된다. 상기 반도체 발광소자들(41 내지 43) 각각은 플립칩 본딩 방식을 이용하여 상기 제1 및 제2 반사판(46, 47)에 실장될 수 있다. 결국, 상기 제1 및 제2 반사판(46, 47) 상에 단일 반도체 발광소자가 실장된다. 즉, 제1 움푹 들어간 영역(52)에 는 적색 반도체 발광소자(R)가 대응되는 제1 및 제2 반사판(46, 47)에 실장되고, 제2 움푹 들어간 영역(53)에는 녹색 반도체 발광소자(G)가 대응되는 제1 및 제2 반사판(46, 47)에 실장되며, 제3 움푹 들어간 영역(54)에는 청색 반도체 발광소자(B)가 대응되는 제1 및 제2 반사판(46, 47)에 실장될 수 있다. 이와 같이, 각 움푹 들어간 영역(52 내지 54)마다 각 반도체 발광소자들(41 내지 43)이 개별적으로 그에 상응되는 제1 및 제2 반사판(46, 47)에 형성될 수 있다.
본 발명의 제2 실시예에 따른 어레이 발광장치에서는 단일 픽셀을 구성하는 반도체 발광소자들(21 내지 24)이 하나의 움푹 들어간 영역(35)에 모두 실장되었음에 주목할 필요가 있다.
상기 서브마운트 기판(44)의 탑 영역(56)의 소정 부분에는 p 도핑(p+) 또는 n 도핑(n+)에 의한 적어도 하나 이상의 제너 다이오드가 구비될 수 있다. 이러한 제너 다이오드에 의해 정전기로부터 반도체 발광소자를 안전하게 보호할 수 있으므로 반도체 발광소자의 신뢰성을 향상시킬 수 있다.
상기 움푹 들어간 영역들(52 내지 54) 각각의 측면은 소정의 경사각을 가질 수 있다. 이때, 상기 움푹 들어간 영역들(52 내지 54) 각각의 깊이는 상기 반도체 발광소자들(41 내지 43)의 두께보다 적어도 크도록 형성될 수 있다. 따라서, 상기 반도체 발광소자들(41 내지 43) 각각으로부터 측면 또는 하부로 발광된 광이 상기 제1 및 제2 반사판(46, 47)에 의해 반사되어 전방으로 유도되게 됨으로써, 광효율을 극대화시킬 수 있다.
상기 서브마운트 기판(44)의 저면에는 상기 반도체 발광소자들(41 내지 43) 각각의 열을 외부로 방출하기 위한 방열판(12)이 부착된다.
상기 반도체 발광소자들(41 내지 43)로부터 발생된 열이 신속하게 상기 방열판(12)으로 전달되도록 하기 위해 상기 움푹 들어간 영역들(52 내지 54) 각각에 상응되는 서브마운트 기판(44)의 저면을 소정 깊이로 식각하고, 식각된 부분에 열전도율이 좋은 재질로 이루어진 다수의 열전도 부재들(13)이 형성된다. 따라서, 상기 열전도 부재들(13)에 의해 상기 반도체 발광소자들(41 내지 43) 각각으로부터 발생되어 상기 서브마운트 기판(44)으로 전달된 열이 신속하게 상기 방열판(12)으로 전달되어 외부로 방출됨으로써, 어레이 발광장치의 방열 특성을 향상시킬 수 있다.
따라서, 본 발명의 제3 실시예에 따른 어레이 발광장치는 다수의 반도체 발광소자들(41 내지 43)로 구성된 단일 픽셀을 일방향 또는 매트릭스 형태로 배열함으로써, 소정의 화상을 표시할 수 있으므로, 표시장치에 적용될 수 있다.
또한, 본 발명의 제3 실시예에 따른 어레이 발광장치는 반도체 발광소자들(41 내지 43) 각각을 대응하는 움푹 들어간 영역들(52 내지 54) 각각에 실장하고, 움푹 들어간 영역들(52 내지 54) 각각에 반사판을 형성함으로써, 보다 많은 광을 전방으로 반사시켜 고휘도 및 고효율을 얻을 수 있다.
또한, 본 발명의 제3 실시예에 따른 어레이 발광장치는 서브마운트 기판(44)의 탑 영역(56)에 적어도 하나 이상의 제너다이오드를 형성함으로써, 정전기로부터 반도체 발광소자들(41 내지 43)을 안전하게 보호할 수 있다.
이상에서 살펴본 바와 같이, 본 발명에 의하면, 반도체 발광소자들로 구성된 단일 픽셀을 라인 상으로 배열하든지 또는 매트릭스 형태로 배열함으로써, 화상을 표시할 수 있는 표시장치로 응용될 수 있다.
본 발명에 의하면, 반사판을 구비한 서브마운트 기판의 움푹 들어간 영역에 단일 반도체 발광소자 또는 다수의 반도체 발광소자들을 실장함으로써, 고휘도 및 고 광효율을 얻을 수 있다.
본 발명에 의하면, 서브마운트 기판에 적어도 하나 이상의 제너 다이오드를 형성함으로써, 정전기로부터 반도체 발광소자를 안전하게 보호할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (26)

  1. 단일 픽셀을 구성하기 위해 배열된 다수의 반도체 발광소자들;
    상기 반도체 발광소자들 각각을 실장하기 위한 다수의 움푹 들어간 영역들을 갖고, 상기 반도체 발광소자들 각각의 광을 반사시키는 반사판이 형성된, 서브 마운트기판;
    상기 반도체 발광소자들 각각을 감싸도록 형성된 몰딩재; 및
    상기 서브 마운트기판의 저면에 부착되고 상기 반도체 발광소자들의 열을 방출하기 위한 방열판을 포함하는 것을 특징으로 하는 어레이 발광장치.
  2. 제1항에 있어서, 상기 반도체 발광소자들은 인접 배열되거나 동일 선상에 배열되는 것을 특징으로 하는 어레이 발광장치.
  3. 제1항에 있어서, 상기 움푹 들어간 영역들을 제외한 상기 서브 마운트기판의 탑 영역에 적어도 하나 이상의 제너 다이오드가 구비되는 것을 특징으로 하는 어레이 발광장치.
  4. 제1항에 있어서, 상기 몰딩재들 각각은 적어도 상기 움푹 들어간 영역들 각각이 포함되도록 형성되는 것을 특징으로 하는 어레이 발광장치.
  5. 제1항에 있어서, 방열 성능을 강화하기 위해 상기 움푹 들어간 영역들 각각에 상응되는 상기 서브 마운트기판의 저면에 열전도 부재가 형성되는 것을 특징으로 하는 어레이 발광장치.
  6. 제5항에 있어서, 상기 열전도 부재는 상기 서브 마운트기판의 저면으로부터 소정 깊이 식각된 후, 그 식각된 내부에 형성되는 것을 특징으로 하는 어레이 발광장치.
  7. 제1항에 있어서, 상기 반도체 발광소자들 각각은 상기 움푹 들어간 영역들 각각에 플립칩 본딩되는 것을 특징으로 하는 어레이 발광장치.
  8. 단일 픽셀을 구성하기 위해 인접 배열된 다수의 반도체 발광소자들;
    상기 반도체 발광소자들을 실장하기 위한 움푹 들어간 영역을 갖고, 상기 반도체 발광소자들의 광을 반사시키는 반사판이 형성된, 서브 마운트기판;
    상기 반도체 발광소자들을 감싸도록 형성된 몰딩재; 및
    상기 서브 마운트기판의 저면에 부착되고 상기 반도체 발광소자들의 열을 방출하기 위한 방열판을 포함하는 것을 특징으로 하는 어레이 발광장치.
  9. 제8항에 있어서, 상기 움푹 들어간 영역을 제외한 상기 서브 마운트기판의 탑 영역에 적어도 하나 이상의 제너 다이오드가 구비되는 것을 특징으로 하는 어레이 발광장치.
  10. 제8항에 있어서, 상기 몰딩재는 상기 서브 마운트기판의 적어도 움푹 들어간 영역이 포함되도록 형성되는 것을 특징으로 하는 어레이 발광장치.
  11. 제8항에 있어서, 방열 성능을 강화하기 위해 상기 움푹 들어간 영역에 상응되는 상기 서브 마운트기판의 저면에 열전도 부재가 형성되는 것을 특징으로 하는 어레이 발광장치.
  12. 제11항에 있어서, 상기 열전도 부재는 상기 서브 마운트기판의 저면으로부터 소정 깊이 식각된 후, 그 식각된 내부에 형성되는 것을 특징으로 하는 어레이 발광장치.
  13. 제8항에 있어서, 상기 반도체 발광소자들 모두는 상기 움푹 들어간 영역에 플립칩 본딩되는 것을 특징으로 하는 어레이 발광장치.
  14. 제1항 또는 제8항에 있어서, 상기 서브 마운트기판 상에는 상기 반도체 발광소자들로 구성된 단일 픽셀이 일방향을 따라 주기적으로 배열되는 것을 특징으로 하는 어레이 발광장치.
  15. 제1항 또는 제8항에 있어서, 상기 서브 마운트기판 상에는 상기 반도체 발광소자들로 구성된 단일 픽셀이 매트릭스 형태로 배열되는 것을 특징으로 하는 어레이 발광장치.
  16. 제1항 또는 제8항에 있어서, 상기 반사판은 상기 서브 마운트기판의 적어도 움푹 들어간 영역에 형성되는 것을 특징으로 하는 어레이 발광장치.
  17. 제1항 또는 제8항에 있어서, 상기 반사판은 상기 반도체 발광소자들 각각에 전기적으로 연결되는 것을 특징으로 하는 어레이 발광장치.
  18. 제1항 또는 제8항에 있어서, 상기 서브 마운트기판의 적어도 움푹 들어간 영역에는 상기 반도체 발광소자들과 상기 서브마운트 간의 전기적 쇼트를 방지하기 위한 절연층이 형성되는 것을 특징으로 하는 어레이 발광장치.
  19. 제18항에 있어서, 상기 절연층은 상기 서브 마운트기판상에 형성된 반사판의 저면에 형성되는 것을 특징으로 하는 어레이 발광장치.
  20. 제3항 또는 제9항에 있어서, 상기 제너 다이오드는 서브 마운트기판의 도핑에 의해 형성되는 것을 특징으로 하는 어레이 발광장치.
  21. 제1항 또는 제8항에 있어서, 상기 기판과 상기 방열판은 유테틱 본딩에 의해 부착되는 것을 특징으로 하는 어레이 발광장치.
  22. 제1항 또는 제8항에 있어서, 상기 반도체 발광소자들 각각은 pn 구조 및 npn 구조 중 하나의 구조를 갖는 것을 특징으로 하는 어레이 발광장치.
  23. 단일 픽셀을 구성하기 위해 배열된 다수의 반도체 발광소자들;
    상기 반도체 발광소자들 각각을 실장하기 위한 다수의 움푹 들어간 영역들을 갖고, 상기 반도체 발광소자들 각각의 광을 반사시키는 반사판이 형성된, n형 또는 p형 도핑이 이루어진 서브 마운트기판;
    상기 반도체 발광소자들 각각을 감싸도록 형성된 몰딩재; 및
    상기 서브 마운트기판의 저면에 부착되고 상기 반도체 발광소자들의 열을 방출하기 위한 방열판을 포함하는 것을 특징으로 하는 어레이 발광장치.
  24. 단일 픽셀을 구성하기 위해 인접 배열된 다수의 반도체 발광소자들;
    상기 반도체 발광소자들을 실장하기 위한 움푹 들어간 영역을 갖고, 상기 반도체 발광소자들의 광을 반사시키는 반사판이 형성된, n형 또는 p형 도핑이 이루어진 서브 마운트기판;
    상기 반도체 발광소자들을 감싸도록 형성된 몰딩재; 및
    상기 서브 마운트기판의 저면에 부착되고 상기 반도체 발광소자들의 열을 방출하기 위한 방열판을 포함하는 것을 특징으로 하는 어레이 발광장치.
  25. 제 23항 또는 제 24항에 있어서, 상기 움푹 들어간 영역을 제외한 상기 서브 마운트기판의 탑 영역에 상기 서브 마운트기판의 도핑에 의해 적어도 하나 이상의 제너 다이오드가 구비되는 것을 특징으로 하는 어레이 발광장치.
  26. 제 23항 또는 제24항에 있어서, 상기 기판의 탑 영역 및 상기 몰딩재의 양측으로 "ㅗ","ㅜ"자 형상으로 형성되며, 상기 반사판에 전기적으로 연결된 전극들을 포함하는 것을 특징으로 하는 어레이 발광장치.
KR1020050000696A 2005-01-05 2005-01-05 어레이 발광장치 KR100696063B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050000696A KR100696063B1 (ko) 2005-01-05 2005-01-05 어레이 발광장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050000696A KR100696063B1 (ko) 2005-01-05 2005-01-05 어레이 발광장치

Publications (2)

Publication Number Publication Date
KR20060080338A KR20060080338A (ko) 2006-07-10
KR100696063B1 true KR100696063B1 (ko) 2007-03-15

Family

ID=37171702

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050000696A KR100696063B1 (ko) 2005-01-05 2005-01-05 어레이 발광장치

Country Status (1)

Country Link
KR (1) KR100696063B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101047801B1 (ko) 2008-12-29 2011-07-07 엘지이노텍 주식회사 발광 디바이스 패키지 및 그 제조방법
KR100936399B1 (ko) * 2009-08-28 2010-01-12 (주)윌넷 Ｌｅｄ 전광판의 동적 구동장치
KR101489159B1 (ko) 2011-12-23 2015-02-05 주식회사 잉크테크 금속 인쇄회로기판의 제조방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000261039A (ja) 1999-03-12 2000-09-22 Mitsubishi Electric Corp 光源装置
JP2003243718A (ja) * 2002-02-14 2003-08-29 Matsushita Electric Works Ltd 発光装置
JP2004095969A (ja) 2002-09-02 2004-03-25 Stanley Electric Co Ltd 波長変換素子
JP2004119981A (ja) 2002-09-27 2004-04-15 Kokuren Koden Kagi Kofun Yugenkoshi 高パワー発光ダイオードの平面実装構造、及びその製造方法
JP2004241509A (ja) * 2003-02-04 2004-08-26 Matsushita Electric Ind Co Ltd Ｌｅｄ光源、ｌｅｄ照明装置、およびｌｅｄ表示装置
WO2004111156A1 (en) * 2003-05-17 2004-12-23 Phosphortech Corporation Light emitting devices having silicate fluorescent phosphors

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000261039A (ja) 1999-03-12 2000-09-22 Mitsubishi Electric Corp 光源装置
JP2003243718A (ja) * 2002-02-14 2003-08-29 Matsushita Electric Works Ltd 発光装置
JP2004095969A (ja) 2002-09-02 2004-03-25 Stanley Electric Co Ltd 波長変換素子
JP2004119981A (ja) 2002-09-27 2004-04-15 Kokuren Koden Kagi Kofun Yugenkoshi 高パワー発光ダイオードの平面実装構造、及びその製造方法
JP2004241509A (ja) * 2003-02-04 2004-08-26 Matsushita Electric Ind Co Ltd Ｌｅｄ光源、ｌｅｄ照明装置、およびｌｅｄ表示装置
WO2004111156A1 (en) * 2003-05-17 2004-12-23 Phosphortech Corporation Light emitting devices having silicate fluorescent phosphors

Also Published As

Publication number Publication date
KR20060080338A (ko) 2006-07-10

Similar Documents

Publication Publication Date Title
TWI440208B (zh) 低側面的側發光之發光二極體
JP6567482B2 (ja) 紫外線発光素子パッケージ及びこれを含む発光ユニット
CN102201525B (zh) 发光器件封装及具有该发光器件封装的照明系统
US20170234491A1 (en) Package for light emitting device and method for packaging the same
KR100851183B1 (ko) 반도체 발광소자 패키지
JP4758921B2 (ja) 線状光源装置、及びバックライト装置
JP4935514B2 (ja) 発光装置
US8870402B2 (en) Backlight assembly having light emitting diode package and display apparatus having the same
JP2006134992A (ja) 光源ユニット、それを用いた照明装置及びそれを用いた表示装置
JP2013046072A (ja) 発光素子パッケージ、光源モジュール及びこれを含む照明システム
US7375384B2 (en) Side structure of a bare LED and backlight module thereof
KR20150037680A (ko) 광원 모듈 및 이를 구비한 백라이트 유닛
TW201109589A (en) Remote wavelength converting material configuration for lighting
KR101850434B1 (ko) 광원 모듈 및 이를 포함하는 조명시스템
KR101025543B1 (ko) 백라이트 유닛 및 이를 포함하는 디스플레이 장치
CN103715338A (zh) 发光器件
KR100696062B1 (ko) 발광 반도체 패키지
KR100696063B1 (ko) 어레이 발광장치
KR20120053412A (ko) Ｌｅｄ 패키지 및 이를 포함하는 백라이트 유닛
KR101006658B1 (ko) 발광 소자 장착 기판, 발광 소자 장착 패키지 및 면 광원장치
KR102423437B1 (ko) 광원 모듈 및 이를 이용한 백라이트 유닛과 표시장치
KR100737093B1 (ko) 반도체발광소자
CN110176438B (zh) 发光二极管
KR101978941B1 (ko) 발광소자 패키지
KR100828878B1 (ko) 반도체발광소자 및 이를 구비한 반도체 발광장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121210

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140206

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150205

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160205

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170207

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180205

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190213

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200211

Year of fee payment: 14