JP2663851B2 - 光半導体装置 - Google Patents
光半導体装置Info
- Publication number
- JP2663851B2 JP2663851B2 JP5292634A JP29263493A JP2663851B2 JP 2663851 B2 JP2663851 B2 JP 2663851B2 JP 5292634 A JP5292634 A JP 5292634A JP 29263493 A JP29263493 A JP 29263493A JP 2663851 B2 JP2663851 B2 JP 2663851B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- semiconductor device
- light receiving
- optical semiconductor
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
- H01L2924/13033—TRIAC - Triode for Alternating Current - A bidirectional switching device containing two thyristor structures with common gate contact
Landscapes
- Light Receiving Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は光半導体装置に関し、特
に受光素子のサージ特性を改善した光半導体装置に関す
るものである。
に受光素子のサージ特性を改善した光半導体装置に関す
るものである。
【０００２】
【従来の技術】図３は受光素子のサージ特性の改善を図
った従来の光半導体装置の例を示す図であり、特開平４
−１０６９８５号公報に開示された高耐圧フォトカプラ
の例である。 フォトカプラの一般的構造は図３（Ａ）
に示す如くなっており、リードフレーム１９ａに発光ダ
イオード１７が搭載され、これに対向する他のリードフ
レーム１９ｂに受光素子であるフォトトランジスタ１８
が搭載されている。そして、これ等素子が遮光性エポキ
シ樹脂２１及び透光性エポキシ樹脂２２によってモール
ドされた構造となっている。尚、２０はボンディングワ
イヤである。
った従来の光半導体装置の例を示す図であり、特開平４
−１０６９８５号公報に開示された高耐圧フォトカプラ
の例である。 フォトカプラの一般的構造は図３（Ａ）
に示す如くなっており、リードフレーム１９ａに発光ダ
イオード１７が搭載され、これに対向する他のリードフ
レーム１９ｂに受光素子であるフォトトランジスタ１８
が搭載されている。そして、これ等素子が遮光性エポキ
シ樹脂２１及び透光性エポキシ樹脂２２によってモール
ドされた構造となっている。尚、２０はボンディングワ
イヤである。
【０００３】図３（Ｂ）はその等価回路図であり、１は
フォトトランジスタ１８のエミッタ端子、２はコレクタ
出力端子、２８は負荷抵抗、３０はバイアス端子を夫々
示している。尚、２４は等価的な寄生容量を示してお
り、この寄生容量２４の存在に起因してサージ電流がフ
ォトダイオード１７からフォトトランジスタ１８の受光
面へ流れる。
フォトトランジスタ１８のエミッタ端子、２はコレクタ
出力端子、２８は負荷抵抗、３０はバイアス端子を夫々
示している。尚、２４は等価的な寄生容量を示してお
り、この寄生容量２４の存在に起因してサージ電流がフ
ォトダイオード１７からフォトトランジスタ１８の受光
面へ流れる。
【０００４】そこで、このサージ電流を軽減してサージ
特性を良好とすべく、ポリシリコン等の透光性導伝膜２
５をフォトトランジスタ１８のベース受光面上に被着形
成するようになっている。
特性を良好とすべく、ポリシリコン等の透光性導伝膜２
５をフォトトランジスタ１８のベース受光面上に被着形
成するようになっている。
【０００５】図３（Ｃ）にこの透光性導伝膜が形成され
たフォトトランジスタの断面構造を示している。図にお
いて、Ｎ+ 型のサブストレート８上にＮ- 型の層７がエ
ピタキシャル成長にて形成され，このエピタキシャル層
７内にＰ型ベース領域６及びＮ型エミッタ領域９がこの
順に拡散法にて形成されている。
たフォトトランジスタの断面構造を示している。図にお
いて、Ｎ+ 型のサブストレート８上にＮ- 型の層７がエ
ピタキシャル成長にて形成され，このエピタキシャル層
７内にＰ型ベース領域６及びＮ型エミッタ領域９がこの
順に拡散法にて形成されている。
【０００６】これ等表面にシリコン酸化膜５とポリシリ
コン層２５とがこの順に被着形成され、表裏面がメタラ
イズされた構造となっている。尚、１はエミッタ電極、
２はコレクタ電極、４はアルミ酸線層、１６は裏面電極
を夫々示している。
コン層２５とがこの順に被着形成され、表裏面がメタラ
イズされた構造となっている。尚、１はエミッタ電極、
２はコレクタ電極、４はアルミ酸線層、１６は裏面電極
を夫々示している。
【０００７】かかる構成において、電気信号により駆動
された発光ダイオード１７から出た光信号はフォトトラ
ンジスタ１８にて受光され電気信号に変換されるが、発
光素子側と受光素子側との間のグランド電位差が急峻に
変化すると、図３（Ｂ）に示す寄生容量２４を介してサ
ージ電流が流れ、フォトトランジスタが誤動作を生じ
る。
された発光ダイオード１７から出た光信号はフォトトラ
ンジスタ１８にて受光され電気信号に変換されるが、発
光素子側と受光素子側との間のグランド電位差が急峻に
変化すると、図３（Ｂ）に示す寄生容量２４を介してサ
ージ電流が流れ、フォトトランジスタが誤動作を生じ
る。
【０００８】このサージ電流はフォトトランジスタのベ
ース電流として作用するので、このトランジスタの電流
増幅率ｈfeだけ増幅されてコレクタ電流が流れ、その影
響は大となる。そこで、フォトトランジスタのベース面
をポリシリコン等の透光性導伝膜２５で被い、当該サー
ジ電流をベース電流として寄与させることなくエミッタ
端子１（すなわちグランド）へ逃がす様にしているので
ある。
ース電流として作用するので、このトランジスタの電流
増幅率ｈfeだけ増幅されてコレクタ電流が流れ、その影
響は大となる。そこで、フォトトランジスタのベース面
をポリシリコン等の透光性導伝膜２５で被い、当該サー
ジ電流をベース電流として寄与させることなくエミッタ
端子１（すなわちグランド）へ逃がす様にしているので
ある。
【０００９】図４（Ａ），（Ｂ）は受光素子としてフォ
トトランジスタの代わりにフォトダイオードを用いた場
合のサージ特性の改善を図った従来例を示す図であり、
特開平２−２７５６８０号、特開平４−２８０６７４号
の各公報に開示のものである。
トトランジスタの代わりにフォトダイオードを用いた場
合のサージ特性の改善を図った従来例を示す図であり、
特開平２−２７５６８０号、特開平４−２８０６７４号
の各公報に開示のものである。
【００１０】図４（Ａ）は等価回路図であり、（Ｂ）は
フォトダイオード２７の構造を示す図であって、図３と
同等部分は同一符号により示している。
フォトダイオード２７の構造を示す図であって、図３と
同等部分は同一符号により示している。
【００１１】図において、Ｐ+ 型のサブストレート１５
上にＮ- 型のエピタキシャル層７が形成され、このエピ
タキシャル層７内に、Ｐ型層２６が拡散され、更にこの
Ｐ型層２６内のチップ表面（受光面）に浅いＮ+ 型層３
が形成されている。
上にＮ- 型のエピタキシャル層７が形成され、このエピ
タキシャル層７内に、Ｐ型層２６が拡散され、更にこの
Ｐ型層２６内のチップ表面（受光面）に浅いＮ+ 型層３
が形成されている。
【００１２】尚、１１はフォトダイオード２７のアノー
ド端子、１２はカソード端子、１３はカソード電極用Ｎ
型領域、１４はアイソレーション領域を夫々示してい
る。
ド端子、１２はカソード端子、１３はカソード電極用Ｎ
型領域、１４はアイソレーション領域を夫々示してい
る。
【００１３】この図４の構造でも、寄生容量２４により
サージ電流が流れてフォトダイオード２７の誤動作を生
じることになる。そこで、フォトダイオード２７のアノ
ード２６である受光面上に浅いＮ+ 型の拡散層３を設
け、この拡散層３をアノード端子１１に電気的に接続す
る構造とすることにより、この拡散層３を介してサージ
電流をアノード端子１１すなわちグランドへ逃す様にし
ているのである。
サージ電流が流れてフォトダイオード２７の誤動作を生
じることになる。そこで、フォトダイオード２７のアノ
ード２６である受光面上に浅いＮ+ 型の拡散層３を設
け、この拡散層３をアノード端子１１に電気的に接続す
る構造とすることにより、この拡散層３を介してサージ
電流をアノード端子１１すなわちグランドへ逃す様にし
ているのである。
【００１４】図５は従来のフォトサイリスタチップの断
面構造を示しており、Ｎ- 型のサブストレート３３の裏
面から拡散によりＰ+ 型層３４が形成さ、端子３２がサ
イリスタのアノードとなっている。そして、サブストレ
ート３３の表面から拡散によりＰ型層３１、Ｎ型層３６
をこの順に形成し、カソード端子３５を設けることによ
り、フォトサイリスタが得られている。そして、Ｐ型層
３１がゲートとして作用する。
面構造を示しており、Ｎ- 型のサブストレート３３の裏
面から拡散によりＰ+ 型層３４が形成さ、端子３２がサ
イリスタのアノードとなっている。そして、サブストレ
ート３３の表面から拡散によりＰ型層３１、Ｎ型層３６
をこの順に形成し、カソード端子３５を設けることによ
り、フォトサイリスタが得られている。そして、Ｐ型層
３１がゲートとして作用する。
【００１５】尚、フォトトライアックもこのフォトサイ
リスタと同様な構造となっている。
リスタと同様な構造となっている。
【００１６】
【発明が解決しようとする課題】従来例として示した図
３のフォトトランジスタを用いた光半導体装置では、サ
ージ電流を逃がすために透過性導伝性膜としてポリシリ
コン膜を用いているが、その抵抗率は大であるために、
サージ特性の大幅な改善は期待できないという欠点があ
る。また、受光表面での再結合電流を低減し、高Ｓ／Ｎ
とすることができないという欠点もある。
３のフォトトランジスタを用いた光半導体装置では、サ
ージ電流を逃がすために透過性導伝性膜としてポリシリ
コン膜を用いているが、その抵抗率は大であるために、
サージ特性の大幅な改善は期待できないという欠点があ
る。また、受光表面での再結合電流を低減し、高Ｓ／Ｎ
とすることができないという欠点もある。
【００１７】図４に示したフォトダイオードを用いた光
半導体装置では、受光面のＮ+ 型の層３の作用によりサ
ージ耐量は格段に向上するが、アノード側に負荷抵抗を
設けてこのアノード側から信号を取出すべく、アノード
を直接次段の増幅器等に接続する必要があるときには、
サージ電流も信号電流と共に流出するので、サージに対
する効果は全くなくなるという欠点がある。
半導体装置では、受光面のＮ+ 型の層３の作用によりサ
ージ耐量は格段に向上するが、アノード側に負荷抵抗を
設けてこのアノード側から信号を取出すべく、アノード
を直接次段の増幅器等に接続する必要があるときには、
サージ電流も信号電流と共に流出するので、サージに対
する効果は全くなくなるという欠点がある。
【００１８】更に、図５に示したフォトトライアックや
フォトサイリスタにおいては、サージ電流に対する対策
は何等施されていないので、耐ノイズ性の向上やＳ／Ｎ
の向上は期待できないという欠点がある。
フォトサイリスタにおいては、サージ電流に対する対策
は何等施されていないので、耐ノイズ性の向上やＳ／Ｎ
の向上は期待できないという欠点がある。
【００１９】本発明の目的は、サージやノイズに対して
強い特性を有する光半導体装置を提供することである。
強い特性を有する光半導体装置を提供することである。
【００２０】
【課題を解決するための手段】本発明による光半導体装
置は、フォトトランジスタ、フォトトライアック及びフ
ォトサイリスタ等の受光素子の受光表面において、ベー
スやゲートとして機能する第１の不純物領域内に、エミ
ッタやカソードとして機能する第２の不純物領域と、こ
の第２の不純物領域の深さよりも浅く設けられこの第２
の不純物領域と同一導電型の不純物層が形成されてお
り、前記不純物層を前記第２の不純物領域に接続してな
ることを特徴とする。
置は、フォトトランジスタ、フォトトライアック及びフ
ォトサイリスタ等の受光素子の受光表面において、ベー
スやゲートとして機能する第１の不純物領域内に、エミ
ッタやカソードとして機能する第２の不純物領域と、こ
の第２の不純物領域の深さよりも浅く設けられこの第２
の不純物領域と同一導電型の不純物層が形成されてお
り、前記不純物層を前記第２の不純物領域に接続してな
ることを特徴とする。
【００２１】
【実施例】次に、本発明の実施例について図面を用いて
説明する。
説明する。
【００２２】図１は本発明の一実施例のフォトトランジ
スタの構造を示す図であり、（Ａ）はその平面図、
（Ｂ）は（Ａ）のＡ−Ａ’線に沿う矢視方向断面図であ
る。尚、図１において図３〜図５と同等部分は同一符号
により示している。
スタの構造を示す図であり、（Ａ）はその平面図、
（Ｂ）は（Ａ）のＡ−Ａ’線に沿う矢視方向断面図であ
る。尚、図１において図３〜図５と同等部分は同一符号
により示している。
【００２３】フォトトランジスタの受光領域すなわちベ
ース領域６の表面に、エミッタ領域（Ｎ+ 不純物領域）
９の深さよりも浅く、このエミッタ領域９と同一導電型
の不純物層３が例えばイオン注入法により形成されてい
る。そして、このＮ+ 不純物拡散層３はエミッタ領域９
と短絡された構造となっており、電気的に両者は接続さ
れている。
ース領域６の表面に、エミッタ領域（Ｎ+ 不純物領域）
９の深さよりも浅く、このエミッタ領域９と同一導電型
の不純物層３が例えばイオン注入法により形成されてい
る。そして、このＮ+ 不純物拡散層３はエミッタ領域９
と短絡された構造となっており、電気的に両者は接続さ
れている。
【００２４】Ｎ+ 型サブストレート８は厚さ２００μ
ｍ，チップサイズ１ｍｍ角程度の半導体であり、この一
主表面上に、比抵抗数１０Ω−ｃｍのＮ- 型エピタキシ
ャル層７が５０μｍ程度被着形成されている。しかる後
に、ボロン等の不純物を用いてＰ型ベース領域６が５〜
１０μｍ程度に形成され、更に、リン等の不純物を用い
てＮ+ 型エミッタ領域９が３〜７μｍ程度に形成され
る。これ等、ベース領域６及びエミッタ領域９の形成
は、熱拡散により形成される。
ｍ，チップサイズ１ｍｍ角程度の半導体であり、この一
主表面上に、比抵抗数１０Ω−ｃｍのＮ- 型エピタキシ
ャル層７が５０μｍ程度被着形成されている。しかる後
に、ボロン等の不純物を用いてＰ型ベース領域６が５〜
１０μｍ程度に形成され、更に、リン等の不純物を用い
てＮ+ 型エミッタ領域９が３〜７μｍ程度に形成され
る。これ等、ベース領域６及びエミッタ領域９の形成
は、熱拡散により形成される。
【００２５】そして、リン等の不純物を用いて１μｍ程
度の浅いＮ+ 型不純物層３が、イオン注入法により形成
される。最後に、表裏面に電極がメタライズすることに
より生成される。
度の浅いＮ+ 型不純物層３が、イオン注入法により形成
される。最後に、表裏面に電極がメタライズすることに
より生成される。
【００２６】ここで、ベース領域６の深さは素子耐圧を
決定する一つのパラメータとなるもので、通常数μｍの
オーダとされる。また、浅いＮ+ 型層３を１μｍ程度の
薄い層とするのは、このＮ+ 型層３の不純物濃度が高い
ために、入射した光により発生する電子と正孔との対が
直ちに再結合して受光に寄与できなくなって光感度が低
下することを抑止するためである。
決定する一つのパラメータとなるもので、通常数μｍの
オーダとされる。また、浅いＮ+ 型層３を１μｍ程度の
薄い層とするのは、このＮ+ 型層３の不純物濃度が高い
ために、入射した光により発生する電子と正孔との対が
直ちに再結合して受光に寄与できなくなって光感度が低
下することを抑止するためである。
【００２７】かかる構成において、コレクタ端子２がプ
ラス電位に、エミッタ端子１がマイナス電位に夫々バイ
アスされ、Ｐ型ベース６に正孔が注入されると、これ等
正孔は熱拡散してその一部はエミッタ下部（トランジス
タのベース機能部）に達し、これによって、ｈfe倍され
たコレクタ電流が流れる。残りの正孔は浅いＮ+ 型層３
へ達し、（ｈfe倍されることなく）そのままエミッタ９
へ流れることになる。
ラス電位に、エミッタ端子１がマイナス電位に夫々バイ
アスされ、Ｐ型ベース６に正孔が注入されると、これ等
正孔は熱拡散してその一部はエミッタ下部（トランジス
タのベース機能部）に達し、これによって、ｈfe倍され
たコレクタ電流が流れる。残りの正孔は浅いＮ+ 型層３
へ達し、（ｈfe倍されることなく）そのままエミッタ９
へ流れることになる。
【００２８】上述と同一のバイアス条件のとき、光と同
じ方向にサージ電流が入射した場合、その大半は高濃度
の浅いＮ+ 型層３を介してエミッタ９を通ってエミッタ
端子１へ流れることになる。このとき、サージ電流はエ
ミッタ９のチップ表面付近を通るために、ｈfe倍される
ことはない。この場合、表面再結合電流はこの高濃度不
純物層３を介してエミッタ９へ流出するので、ノイズ源
となることはない。
じ方向にサージ電流が入射した場合、その大半は高濃度
の浅いＮ+ 型層３を介してエミッタ９を通ってエミッタ
端子１へ流れることになる。このとき、サージ電流はエ
ミッタ９のチップ表面付近を通るために、ｈfe倍される
ことはない。この場合、表面再結合電流はこの高濃度不
純物層３を介してエミッタ９へ流出するので、ノイズ源
となることはない。
【００２９】図２は本発明の他の実施例のフォトトラン
ジスタの構造を示す図であり、（Ａ）はその平面図、
（Ｂ）は（Ａ）のＡ−Ａ’線に沿う矢視方向の断面図で
ある。尚、図２において図１と同等部分は同一符号にて
示す。
ジスタの構造を示す図であり、（Ａ）はその平面図、
（Ｂ）は（Ａ）のＡ−Ａ’線に沿う矢視方向の断面図で
ある。尚、図２において図１と同等部分は同一符号にて
示す。
【００３０】本例において、図１との相違点はエミッタ
領域９が１箇所ではなく装置表面に分散配置して設けら
れている点である。この様な構造とすることにより、光
の入射によって生じるキャリアが、浅い不純物層３へ流
れ込むよりも、エミッタ９の下部へ到達し易くなり、ベ
ース電流として寄与する割合が大となるのである。
領域９が１箇所ではなく装置表面に分散配置して設けら
れている点である。この様な構造とすることにより、光
の入射によって生じるキャリアが、浅い不純物層３へ流
れ込むよりも、エミッタ９の下部へ到達し易くなり、ベ
ース電流として寄与する割合が大となるのである。
【００３１】尚、図５に示したフォトサイリスタやフォ
トトライアック等の受光素子にも本発明は同様に適用で
きることは明らかである。この場合、Ｎ+ 型の浅い不純
物層３は図５のカソード３６のＮ型領域に短絡して設け
られることになる。
トトライアック等の受光素子にも本発明は同様に適用で
きることは明らかである。この場合、Ｎ+ 型の浅い不純
物層３は図５のカソード３６のＮ型領域に短絡して設け
られることになる。
【００３２】
【発明の効果】以上述べた如く、本発明によれば、フォ
トトランジスタの機能そのものは維持してサージ電流は
ｈfe倍することなくそのまま（１倍）エミッタ側へ逃し
光信号はｈfe倍して出力可能となるので、サージ電流の
相対信号強度は１／ｈfeに小さくなり、またエミッタ９
を表面に分散配置することで、入射光により生ずるキャ
リアがベース電流として寄与する割合を多くすること
で、光感度の低下が防止されることになる。従って、従
来はｄｖ／ｄｔ＝２００ｖ／μｓ程度であったノイズ耐
量が５００ｖ／μｓ程度まで大幅に上昇することにな
る。
トトランジスタの機能そのものは維持してサージ電流は
ｈfe倍することなくそのまま（１倍）エミッタ側へ逃し
光信号はｈfe倍して出力可能となるので、サージ電流の
相対信号強度は１／ｈfeに小さくなり、またエミッタ９
を表面に分散配置することで、入射光により生ずるキャ
リアがベース電流として寄与する割合を多くすること
で、光感度の低下が防止されることになる。従って、従
来はｄｖ／ｄｔ＝２００ｖ／μｓ程度であったノイズ耐
量が５００ｖ／μｓ程度まで大幅に上昇することにな
る。
【００３３】更に、信号出力側に負荷抵抗を接続したと
き、あるいは直接後段の増幅器へ接続する際にも、サー
ジ電流は信号電流に対して１／ｈfeとなり、サージ電流
に対する誤動作が低減可能となる。
き、あるいは直接後段の増幅器へ接続する際にも、サー
ジ電流は信号電流に対して１／ｈfeとなり、サージ電流
に対する誤動作が低減可能となる。
【００３４】更にまた、表面の高濃度層により、ノイズ
源となる表面で再結合するキャリアを低減することがで
き、高Ｓ／Ｎの受光素子とすることが可能となる。
源となる表面で再結合するキャリアを低減することがで
き、高Ｓ／Ｎの受光素子とすることが可能となる。
【図１】（Ａ）は本発明の一実施例の平面図、（Ｂ）は
（Ａ）のＡ−Ａ’線に沿う断面図である。
（Ａ）のＡ−Ａ’線に沿う断面図である。
【図２】（Ａ）は本発明の他の実施例の平面図、（Ｂ）
は（Ａ）のＡ−Ａ’線に沿う断面図である。
は（Ａ）のＡ−Ａ’線に沿う断面図である。
【図３】（Ａ）は光半導体装置の一般的構造を示す図、
（Ｂ）は従来の光半導体装置の等価回路図、（Ｃ）はそ
の光受光素子の断面構造を示す図である。
（Ｂ）は従来の光半導体装置の等価回路図、（Ｃ）はそ
の光受光素子の断面構造を示す図である。
【図４】（Ａ）は従来の他の光半導体装置の等価回路
図、（Ｂ）はその光受光素子の断面構造を示す図であ
る。
図、（Ｂ）はその光受光素子の断面構造を示す図であ
る。
【図５】従来の更に他の光半導体装置のフォトサイリス
タの断面構造を示す図である。
タの断面構造を示す図である。
１ エミッタ端子 ２ コレクタ端子 ３ Ｎ+ 型不純物層 ４ アルミ電極 ５ シリコン酸化膜 ６ Ｐ型ベース領域 ７ Ｎ- 型エピタキシャル層 ８ Ｎ+ 型サブストレート ９ エミッタ １２ カソード端子 １６ 裏面電極
Claims (3)
- 【請求項１】 フォトトランジスタ、フォトトライアッ
ク及びフォトサイリスタ等の受光素子の受光表面におい
て、ベースやゲートとして機能する第１の不純物領域内
に、エミッタやカソードとして機能する第２の不純物領
域と、この第２の不純物領域の深さよりも浅く設けられ
この第２の不純物領域と同一導電型の不純物層が形成さ
れており、前記不純物層を前記第２の不純物領域に接続
してなることを特徴とする光半導体装置。 - 【請求項２】 前記不純物層は前記受光表面の略全体に
亘って設けられていることを特徴とする請求項１記載の
光半導体装置。 - 【請求項３】 前記エミッタとして機能する領域を分散
配置したことを特徴とする請求項１，２いずれかの光半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5292634A JP2663851B2 (ja) | 1993-10-27 | 1993-10-27 | 光半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5292634A JP2663851B2 (ja) | 1993-10-27 | 1993-10-27 | 光半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07122775A JPH07122775A (ja) | 1995-05-12 |
| JP2663851B2 true JP2663851B2 (ja) | 1997-10-15 |
Family
ID=17784334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5292634A Expired - Fee Related JP2663851B2 (ja) | 1993-10-27 | 1993-10-27 | 光半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2663851B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6410661A (en) * | 1987-07-03 | 1989-01-13 | Canon Kk | Photoelectric conversion device |
| JPH04280674A (ja) * | 1991-03-08 | 1992-10-06 | Sharp Corp | 回路内蔵受光素子 |
-
1993
- 1993-10-27 JP JP5292634A patent/JP2663851B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07122775A (ja) | 1995-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4831430A (en) | Optical semiconductor device and method of manufacturing the same | |
| US3925801A (en) | Photon isolator with improved photodetector transistor stage | |
| US4926231A (en) | Integrated pin photo-detector | |
| US4318115A (en) | Dual junction photoelectric semiconductor device | |
| JPH08316471A (ja) | 半導体装置 | |
| CN101373782A (zh) | 半导体器件及其制造方法 | |
| US3745424A (en) | Semiconductor photoelectric transducer | |
| JPS62109376A (ja) | 受光用半導体装置 | |
| US20070284624A1 (en) | Optical semiconductor device with sensitivity improved | |
| US4903103A (en) | Semiconductor photodiode device | |
| JP2663851B2 (ja) | 光半導体装置 | |
| JP2005026279A (ja) | 半導体装置 | |
| JP2998646B2 (ja) | 受光演算素子 | |
| JP2746883B2 (ja) | 光電変換装置 | |
| JP2764776B2 (ja) | バイポーラ型フォトトランジスタ装置。 | |
| JPS623987B2 (ja) | ||
| FR2488046A1 (fr) | Dispositif de puissance a commande par transistor dmos | |
| JPH09223791A (ja) | 半導体装置 | |
| JPH04242980A (ja) | 受光素子 | |
| JPH10190041A (ja) | ホトダイオード | |
| JPH02294070A (ja) | 受光素子内蔵集積回路装置 | |
| JP2560203B2 (ja) | 集積化受光素子 | |
| JP3213131B2 (ja) | フォトトランジスタ及びこれを用いたフォトカプラ | |
| JPS61185979A (ja) | 集積型光電変換素子 | |
| JP3041362B2 (ja) | リニアイメージセンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080620 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 13 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 13 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |