JP2018174292A - 発光装置の製造方法及び発光装置 - Google Patents

発光装置の製造方法及び発光装置 Download PDF

Info

Publication number
JP2018174292A
JP2018174292A JP2017196225A JP2017196225A JP2018174292A JP 2018174292 A JP2018174292 A JP 2018174292A JP 2017196225 A JP2017196225 A JP 2017196225A JP 2017196225 A JP2017196225 A JP 2017196225A JP 2018174292 A JP2018174292 A JP 2018174292A
Authority
JP
Japan
Prior art keywords
substrate
emitting device
light emitting
wafer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017196225A
Other languages
English (en)
Other versions
JP7319507B2 (ja
Inventor
真吾 谷坂
Shingo Tanisaka
真吾 谷坂
真吾 枡井
Shingo Masui
真吾 枡井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Chemical Industries Ltd
Original Assignee
Nichia Chemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Chemical Industries Ltd filed Critical Nichia Chemical Industries Ltd
Priority to US15/938,059 priority Critical patent/US10193301B2/en
Publication of JP2018174292A publication Critical patent/JP2018174292A/ja
Application granted granted Critical
Publication of JP7319507B2 publication Critical patent/JP7319507B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

【課題】放熱性の向上を図ることができる発光装置の製造方法及び発光装置を提供することを目的とする。【解決手段】導電性の第1基板の上側に形成されたレーザの素子構造と、前記素子構造の上面に形成された上面電極とを有するウェハを準備し、前記ウェハの上面電極側を、第2基板に貼り合せ、前記第1基板の一部を除去して前記ウェハを薄膜化し、薄膜化した前記第1基板の下面に下面電極を形成し、前記ウェハを個片化してレーザ素子を得、前記下面電極をサブマウント側にして、前記レーザ素子をサブマウントに実装することを含む発光装置の製造方法。【選択図】図2

Description

本発明は、発光装置の製造方法及び発光装置に関する。
半導体レーザは、成長用基板の上に半導体層を積層することにより形成されるが、種々の目的のために、半導体層が形成されたウェハを支持基板に貼り合わせ、その後、成長用基板を剥離する手法が採られることがある。
例えば、劈開性の向上を目的として、より劈開性の良好な支持基板に半導体層を貼り合わせた後に成長用基板を除去する手法(特許文献1等)、半導体層の厚みの差に起因するクラックの発生を抑制することを目的として、段差が設けられた支持基板に半導体層を貼り合わせた後に成長用基板を除去する手法(特許文献2等)が提案されている。
特開2002−299739 特開2009−123939
半導体レーザにおいては、高出力化するほど発熱量が大きくなるため、放熱性の向上がより一層求められている。
本発明は、放熱性の向上を図ることができる発光装置の製造方法及び発光装置を提供することを目的とする。
本願は以下の発明を含む。
(1)導電性の第1基板の上側に形成されたレーザの素子構造と、前記素子構造の上面に形成された上面電極とを有するウェハを準備し、
前記ウェハの上面電極側を、第2基板に貼り合わせ、
前記第1基板の一部を除去して前記ウェハを薄膜化し、
薄膜化した前記第1基板の下面に下面電極を形成し、
前記ウェハを個片化してレーザ素子を得、
前記下面電極をサブマウント側にして、前記レーザ素子をサブマウントに実装することを含む発光装置の製造方法。
(2)サブマウント及びレーザ素子を備える発光装置であって、
前記レーザ素子は、
導電性の第1基板及び該第1基板の上側に形成されたレーザの素子構造と、
前記第1基板の下面に形成された下面電極と、
前記素子構造の上面に形成された上面電極と、
前記上面電極に接合され、前記第1基板よりも厚膜の導電性の第2基板とを有し、
前記サブマウントは、前記下面電極と対向して接合された発光装置。
本発明によれば、放熱性の向上を図ることができる発光装置の製造方法及び発光装置を提供することができる。
実施例1の発光装置の製造方法を示す概略断面図である。 実施例1の発光装置の製造方法を示す概略断面図である。 実施例1の発光装置の製造方法を示す概略平面図である。 実施例1の発光装置の製造方法を示す概略断面図である。 実施例1の発光装置の製造方法を示す概略断面図である。 実施例1の発光装置の製造方法を示す概略断面図である。 実施例1の発光装置の製造方法を示す概略平面図である。 実施例1の発光装置の製造方法を示す概略断面図である。 実施例1の発光装置の製造方法を示す概略断面図である。 実施例1の発光装置の製造方法を示す概略断面図である。 比較例のレーザ装置を示す概略断面図である。 実施例1のレーザ装置と比較例のレーザ装置との電圧−電流曲線を示すグラフである。 実施例2の発光装置を示す概略断面図である。 実施例3の発光装置を示す概略断面図である。
以下に示す形態は、本発明の技術思想を具体化するための例示であって、本発明を以下に限定するものではない。また、各図面が示す部材の大きさや位置関係等は、説明を明確にするために誇張していることがある。さらに、同一の名称、符号については、原則として同一もしくは同質の部材を示しており、重複した説明は適宜省略する。
〔発光装置の製造方法〕
一実施形態の発光装置の製造方法は、
導電性の第1基板の上側に形成されたレーザの素子構造と、前記素子構造の上面に形成された上面電極とを有するウェハを準備し、
前記ウェハの上面電極側を、第2基板に貼り合わせ、
前記第1基板の一部を除去して前記ウェハを薄膜化し、
薄膜化した前記第1基板の下面に下面電極を形成し、
前記ウェハを個片化してレーザ素子を得、
前記下面電極をサブマウント側にして、前記レーザ素子をサブマウントに実装することを含む。
このように、レーザの素子構造を形成したウェハを薄膜化してサブマウント実装することにより、熱源であるレーザ素子の発光点(つまり、活性層)をサブマウントに近付けることができる。そのために、サブマウントに熱を逃がし易くなり、レーザ素子の熱抵抗を低減することができる。さらに、レーザ素子の発光点とサブマウントとの間に絶縁膜を設ける必要がないため、レーザ素子の熱抵抗をより低減することができる。
また、第1基板の一部を除去してウェハを薄膜化することにより、第1基板を完全除去する場合と比較して発光点をサブマウントから離すことができる。これにより、実装精度の誤差を考慮してレーザ素子の光出射端面をサブマウントから大きく突出させる必要がなくなるため、光出射端面をサブマウントから突出させなくてよいか、もしくは突出量を小さくすることができる。したがって、光出射端面及びその付近の熱をサブマウントに逃がし易くなり、レーザ素子の熱抵抗を低減することができる。
(ウェハの準備)
導電性の第1基板の上側に形成されたレーザの素子構造と、前記素子構造の上面に形成された上面電極とを有するウェハを準備する。
まず、図1Aに示すように、導電性の第1基板11上に、任意のレーザの素子構造12を結晶成長させる。
導電性の第1基板11としては、GaN基板やGaAs基板等の化合物半導体基板、シリコン等の元素半導体基板等が挙げられる。それらのうちでも、劈開性を有する結晶性基板であることが好ましい。ここで、劈開性を有するとは、劈開が容易である劈開容易面を有することを指す。例えば、第1基板11がGaN基板の場合は、M面(すなわち(10−10)面)が劈開容易面である。この場合、M面と垂直をなす面であるC面(すなわち(0001)面)を主面として素子構造12を形成することが好ましい。ウェハを準備する工程において、第1基板の厚みは、例えば、50μm〜2mmが挙げられる。第1基板11は、その表面に凹凸を有するもであってもよいし、オフ角を有するものであってもよい。オフ角としては、例えば、1度以内であるものが好ましい。
レーザの素子構造として、半導体積層体を形成する。半導体積層体は、例えば、第1基板側から順に、n側半導体層、活性層及びp側半導体層を有する。n側半導体層及びp側半導体層は、それぞれ、n型半導体層及びp型半導体層を含み、一部にアンドープの層を有していてもよい。活性層は、例えば、多重量子井戸構造または単一量子井戸構造を有する。半導体積層体は、第1基板上にエピタキシャル成長により形成することができる。半導体積層体を構成する材料としては、GaN系半導体、GaP系半導体、GaAs系半導体などのIII−V族化合物半導体等が挙げられ、例えば、一般式InxAlyGa1-x-yN(0≦x、0≦y、x+y≦1)の窒化物半導体を用いる。
半導体積層体には、公知の方法で導波路が形成されている。例えば、フォトリソグラフィ及びエッチング工程により、半導体積層体の上面、つまりp側半導体層の表面にストライプ状のリッジが形成されるように半導体積層体の一部を除去する。これにより、導波路を形成することができる。
そして、レーザの素子構造の上面に上面電極を形成する。
上面電極は、p側半導体層に電気的に接続されている。上面電極としては、例えば、p側半導体層の上面に接触する第1p電極と、外部接続のために第1p電極上に配置されたパッド電極である第2p電極とを備えるものが挙げられる。第1p電極は、導波路に対応するp側半導体層の上面に形成することが好ましく、リッジの上面のみに形成してもよい。第2p電極は、リッジ上にのみ配置するものでもよいし、リッジ上からp側半導体層の上面にわたって形成してもよい。
上面電極は、例えば、パラジウム、白金、ニッケル、金、チタン、タングステン、銅、銀、亜鉛、スズ、インジウム、クロム、アルミニウム、イリジウム、ロジウム等の金属又は合金の単層膜又は積層膜により形成することができる。ITO等の導電性酸化物膜を用いてもよい。この電極では、後述する第2基板との貼り合わせを容易にするために、最上層を、金とすることができる。あるいは、液相拡散接合を行うために、最上層をスズ等の低融点材料、その直下をニッケル等の合金化用材料とした積層構造膜によって形成してもよい。これにより、例えば、スズが約232℃で溶融し、ニッケルとNi3Sn4合金を形成する液相拡散接合を行うことができる。液相拡散接合を用いれば、後述する接合の際に、リッジ以外の部分まで接合箇所を広げることができる。
例えば、第1p電極の膜厚は、10nm〜1000nm、第2p電極の膜厚は1000nm〜1μmが挙げられる。
なお、上面電極を形成する前後に、上面電極と半導体層との接触領域以外の領域、例えば、p側半導体層の上面及び側面に対して絶縁膜を形成することが好ましい。窒化物半導体を用いたレーザの素子構造の場合、素子構造の上面にリッジを形成し、リッジ以外の領域に比較的低屈折率の絶縁膜を形成することによって、光導波路に効率的に光を閉じ込めることができる。絶縁膜は、Zr、Si、V、Nb、Hf、Ta、Al、Ce、In、Sb、Zn等の酸化物、窒化物、酸窒化物等の絶縁膜で形成することができる。比較的低屈折率の絶縁膜としては、半導体層(例えばGaN)との屈折率差が大きい方が好ましく、このような材料としては例えばSiO2が挙げられる。膜厚は、例えば、100nm〜1500nm程度が挙げられる。
また、窒化物半導体を用いたレーザ素子の場合、電極材料や絶縁膜に酸化膜等の熱抵抗が比較的高い材料を使用することがある。この場合、ジャンクションダウン実装では、レーザ素子とサブマウントとの間にこれら熱抵抗の高い材料が配置され、それによって、放熱性が阻害される。そこで、レーザの素子構造が形成されたウェハにおける第1基板の下面電極(n電極)側を、サブマウントに実装することにより、ジャンクションダウン実装した場合よりも、より熱抵抗を低減することができる。さらに、後述するように、第2基板として、第1基板よりも電気抵抗率の低い基板(例えば、ボロンをドープしたSi基板など)を用いる場合には、第2基板の厚膜の第1基板を有するレーザ素子をジャンクションダウン実装する場合と比較して電気抵抗を下げ、レーザ素子の駆動電圧を低減することができる。
したがって、これらの2つの作用、つまり、熱抵抗低減及び電圧低減によって、レーザ素子をさらに高効率化することができる。
(ウェハの第2基板への貼り合わせ)
レーザの素子構造に貼り合わせる第2基板は、第1基板及び/又はレーザの素子構造と共に劈開させることができるものが好ましく、よって、劈開性を有している材料によって形成されているものが好ましい。つまり、劈開容易面を有する結晶性基板であることが好ましい。また、レーザ素子の実装後に第2基板に通電することを考慮して、導電性を有するものが好ましく、電気抵抗が低いもの、例えば、電気抵抗がGaN基板よりも低いものがより好ましい。第2基板としては、Si基板、GaAs基板などが挙げられる。レーザ素子を安価に製造するという観点から、Si基板が好ましい。
第2基板は、少なくとも一面、つまり、レーザの素子構造に対面する一面に導電層を有するものが好ましい。導電層は、パラジウム、白金、ニッケル、金、チタン、タングステン、銅、銀、亜鉛、スズ、インジウム、クロム、アルミニウム、イリジウム、ロジウム等の金属又は合金の単層膜又は積層膜によって形成することができる。ITO等の導電性酸化物膜を用いてもよい。なかでも、接合を容易にするために、その最上面は、素子構造の上面電極の最上面の材料と同じものとすることが好ましく、金とすることがより好ましい。また、一面とは反対側の他面にも導電層を形成することができる。第2基板の他面側にワイヤを接続する場合は、例えば金などのワイヤとの密着性に優れた材料を最上層とする導電層を設けることが好ましい。
第2基板の厚みは、強度を確保するという観点から、後述するウェハの薄膜化後の第1基板よりも厚膜とする。第2基板の厚みは、第1基板による反りの影響が緩和できる程度に厚いことが好ましく、具体的には、300μm〜500μm程度が好ましい。後述する第1基板薄膜化の後、第2基板も研磨することができる。この研磨後の第2基板の厚みも、薄膜化後の第1基板よりも厚膜であり、100μm〜1000μmが挙げられ、200μm〜700μmが好ましい。
このような第2基板を、レーザの素子構造に貼り合わせる。つまり、第2基板の導電層に、レーザの素子構造の上面に形成された上面電極を対面させて、両者を接続する。この際、第1基板と、第2基板とは、それぞれの劈開方向が平行になるように、つまり、第1基板の劈開容易面と第2基板の劈開容易面とが平行になるようアライメントして、貼り合わせることが好ましい。ただし、後述する実施例1のように、第1基板の劈開容易面は主面に対して垂直である一方、第2基板の劈開容易面は主面に対して垂直ではなく傾斜している場合があるため、これらは厳密に平行でなくてもよい。これにより、第2基板を劈開することによって第1基板も劈開することができる。レーザの素子構造の劈開容易面も第1基板及び第2基板の劈開容易面と平行であると尚良い。さらには、レーザ素子の共振器端面は劈開によって形成することが好ましいことから、劈開容易面によって劈開される面が共振器端面となるように、アライメントすることが好ましい。このようなことから、第1基板としてGaN基板、第2基板としてSi基板を用いることが好ましい。なお、第1基板及び第2基板の劈開容易面が平行であるとは、第2基板の劈開によって第1基板が劈開可能である程度に平行であることを指す。例えば±0.2度程度のズレは許容される。
分割する位置に電極などの金属層が存在していると、分割時に金属層が伸びて分割面に付着する虞がある。このため、分割する位置、特に共振器端面形成用に分割する位置には、上面電極と下面電極と導電層のいずれも存在しないことが好ましい。このような位置関係とするためには、上面電極と下面電極と導電層とをそれぞれ分割予定位置を避けて形成することが好ましい。
貼り合わせの方法は、液相拡散接合、固相拡散接合、加熱圧接などを利用することができる。例えば加熱圧接を利用する場合、実質的に電極表面の変形が発生しない。このため、素子構造の上面の上面電極を、例えば、リッジの上面に形成した場合には、上面電極のうちリッジ上の最も凸の頂部分と、第2基板の導電層とが接合されることとなり、それ以外の部分が空隙となることがある。後述のように第2基板を残す場合は、加熱圧接よりも接合力の強い固相拡散接合などの拡散接合を利用することが好ましいと考えられる。
(ウェハの薄膜化)
ウェハを薄膜化するために、第1基板の一部を下方から除去する。除去は、研磨及び/又はドライエッチングを利用することが好ましい。研磨を行う場合、ウェハの反りの影響を抑制するために、第2基板よりも厚膜の仮基板に第2基板側をワックス等で仮貼りして、第1基板の一部を除去することが好ましい。仮基板の材料としては、例えばサファイアが挙げられ、その厚みとしては例えば2mm程度が挙げられる。
上述の特許文献2に記載のように、例えば、第1基板と素子構造の間にレーザ照射によって熱分解する熱分解層を配置しておき、これを熱分解することで第1基板を素子構造から剥離する手法を用いると、熱分解する際の熱による活性層へのダメージが懸念される。一方、本実施形態では、ウェハの薄膜化を研磨及び/又はドライエッチングにより行う。これにより、このような熱ダメージを与えるレーザ照射を不要とすることができる。
機械研磨の最終的な仕上げに化学機械研磨(CMP)及び/又はドライエッチングを組み合わせてもよい。
研磨又はドライエッチング等によって、第1基板を、例えば、0.5μm〜8μmに薄膜化することが好ましい。例えば約3μm程度に薄膜化する。また、薄膜化後の第1基板の下面から活性層(特に井戸層)までの最短距離は、2μm〜9.5μmとすることが好ましい。これにより、出射するレーザ光がサブマウントに当たりにくい。
(下面電極の形成)
ウェハの薄膜化を行った面(第1基板のレーザの素子構造とは反対側の面)に、下面電極を形成する。下面電極は、上面電極と同じ材料及び/又は積層構造であってもよいし、異なる材料及び/又は積層構造であってもよい。電極の膜厚は、用いる材料等により適宜設定することができる。下面電極は、例えば、パラジウム、白金、ニッケル、金、チタン、タングステン、銅、銀、亜鉛、スズ、インジウム、クロム、アルミニウム、イリジウム、ロジウム等の金属又は合金の単層膜又は積層膜により形成することができる。下面電極の膜厚は、例えば、100nm〜5μmが挙げられる。
先の工程で仮貼りの基板を設けた場合は、下面電極を形成した後に除去することが好ましい。また、必要に応じて、第2基板を任意の厚みに薄膜化してもよい。この第2基板の薄膜化は、後工程でのウェハの個片化を容易にすることができる。
また、第2基板を薄膜化する場合には、薄膜化した後の任意の工程において、第2基板の薄膜化処理を行った面(他面)に導電層を形成することが好ましい。ここでの導電層は、第2基板の一面の導電層、下面電極又は上面電極と同じ材料及び/又は積層構造でもよいし、異なる材料及び/又は積層構造でもよい。この他面の導電層は、得られた発光装置を回路基板等に実装した後、通電のためのワイヤ等と接続するために利用される。
(ウェハの個片化)
第1基板の下面に下面電極を形成した後、第1基板及び第2基板を一緒に個片化する。個片化は、通常、共振器端面の形成のための分割と、共振器端面に交差する方向における分割により行われ、いずれの分割を先に行ってもよい。例えば、第1基板及び第2基板の少なくともいずれか一方に、分割用の溝を形成する。第1基板及び第2基板の双方に溝を形成する場合には、平面視で、第1基板の溝と第2基板の溝とが、同じライン上に配置されるように、それぞれ溝を形成することが好ましい。第1基板及び第2基板の少なくともいずれか一方が不透明な材料を含む場合は、それぞれの溝を平面視で同じライン上に配置することが困難である。このため、第2基板のみに溝を形成することがより好ましい。第1基板及びレーザの素子構造が薄膜であることにより、第2基板のみに溝を形成することでウェハを分割することが可能である。ウェハの第2基板を除いた膜厚は第2基板よりも薄膜とする。溝は、例えば、レーザスクライブ装置を利用して形成することができる。溝は、ライン状又は破線状に形成すればよい。第2基板が劈開性を有する場合、溝は劈開容易面に沿った破線状であることが好ましい。ウェハを横断するライン状の溝を形成する場合は、劈開容易面と完全に一致しなければ分割方向が蛇行等しやすいが、破線状であれば完全一致していなくても破線状の溝の間が劈開容易面に沿った方向に劈開されるためである。溝を形成した後、その溝に沿って、第1基板及び第2基板を一緒に劈開する。この劈開は、溝を設けた面と反対側の面にブレード等をあてて行うことができる。
共振器端面に交差する方向とは、共振器端面に対して90±1度程度で交差する方向とすることができる。
このような2方向の分割によって、ウェハがレーザ素子に個片化される。
共振器端面を形成した後、任意の工程において、光出射側の面及びその反対側になる光反射側の面に、反射ミラーを形成することが好ましい。例えば、共振器端面を形成する第1分割工程を行い、反射ミラー形成行程を行い、その後、共振器端面に交差する方向の第2分割工程を行うことができる。反射ミラーは、酸化膜、窒化膜、酸窒化膜、これらの組み合わせ等により形成することができる。例えば、SiO2、ZrO2、TiO2、Al23、Nb25、SiN、AlN、SiON、AlON等からなる誘電体多層膜によって形成することができる。劈開によって形成された共振器端面であれば、反射ミラーを再現性よく形成することができる。
(サブマウントへの実装工程)
レーザの素子構造が第2基板に貼り合わせられた状態を保持しながら、レーザ素子の下面電極をサブマウントに対向させて、個片化されたレーザ素子をサブマウントに実装することができる。サブマウントは、放熱性の良好な材料によって形成されていることが好ましく、例えば、SiC、AlN等によって形成されている。
ここでの実装は、例えば、AuSn共晶半田等の導電性の接合材料を用いて行う。
〔発光装置〕
発光装置30は、図1Jに示すように、サブマウント22及びレーザ素子を備えて構成されている。レーザ素子は、導電性の第1基板11a及びこの第1基板11aの上側に形成されたレーザの素子構造である半導体積層体12と、第1基板11aの下面に形成された下面電極であるn電極20と、半導体積層体12の上面に形成された上面電極である第1p電極14及び第2p電極16と、上面電極に接合された第2基板17aとを有する。第1基板11は前記第2基板17aよりも薄く、サブマウント22は、n電極20と対面して、レーザ素子と、例えば、AuSn共晶半田等による接合部材24によって接合されている。
これにより、レーザ素子の発光点をサブマウントに近付けることができるため、サブマウントに熱を逃がし易くなり、レーザ素子の熱抵抗を低減することができる。さらに、レーザ素子の発光点とサブマウントとの間に絶縁膜を設ける必要がないため、レーザ素子の熱抵抗をより低減することができる。
また、第1基板の一部が残っていることにより、第1基板が無い場合と比較して発光点をサブマウントから離すことができる。これにより、光出射端面をサブマウントから突出させなくてよいか、もしくは突出量を小さくすることができる。したがって、レーザ素子の熱抵抗を低減することができる。
なお、発光装置30は、第2p電極16と第2基板17aの素子構造に対面する導電層18との間に空隙19を有する構造とすることができ(図1Jの19、図4の59)、また、空隙を有さない構造とすることができる(図5)。
レーザの素子構造は、ストライプ状のリッジ13を有することができる(図1J)。また、さらに、メサ型のリッジ53を有していてもよい(図4、図5)
さらに、半導体積層体12の上面であって、リッジ13の両側に、絶縁膜15を配置することができる。
なお、発光装置の製造方法において述べた各部材の構造や材料を発光装置30の各部材に採用することができることはいうまでもない。
実施例1:発光装置の製造方法
(ウェハの準備)
まず、図1Aに示すように、第1基板11として、φ50.8mmのGaN基板の+C面上に、n側半導体層、活性層、p側半導体層を順に形成した半導体積層体12を形成した。ここでは、各層として、InxAlyGa1-x-yN(0≦x≦1、0≦y≦1、0≦x+y≦1)を用いた。その後、p側半導体層の上面にストライプ状のリッジ13(幅35μm、深さ270nm)を形成した。
次いで、図1B、1Cに示すように、リッジ13上の略全面に、幅32μm、膜厚200nmのITO膜からなる第1p電極14を形成した。その後、膜厚200nmのSiO2からなる絶縁膜15を、p側半導体層の上面からリッジ13の側面に形成した。続いて、第1p電極14に電気的に接続される第2p電極16(例えば、Ni/Pd/Au/Pt/Au(膜厚:8nm/200nm/400nm/200nm/700nm))を、第1p電極14の上面を被覆し、絶縁膜15上に渡って形成した。
(ウェハの第2基板への貼り合わせ)
図1Dに示すように、面方位{100}、電気抵抗率0.005Ω・cm以下、厚さ400μmのSi基板を、第2基板17として準備した。なお、面方位{100}とは、主面の面方位が{100}であることを指す。
この第2基板17は、その一面に、スパッタ装置を用いて、Pt/Au(200nm/700nm)が成膜されており、これを導電層18として備える。
第2基板17の導電層18の最上層である金と、ウェハにおけるレーザの素子構造の上面電極である第2p電極16の最上層である金とを、7kN、280℃で熱圧着して、金属接合(Au−Au加熱圧接)を形成し、ウェハを第2基板17に貼り合わせた。この接合では、実質的に金属表面は変形しないため、リッジ13と第1p電極14との上に形成された第2p電極16の上面に、リッジ13及びリッジ上の第1p電極14に起因して生じる凸部の両側に、空隙19が生じる。
また、この貼り合わせの際、第2基板17であるSi基板の{111}面が、ウェハの第1基板11のm面と概ね一致する(平行となる)ようにアライメントした。ただし、第2基板17の{111}面は、基板の主面の{100}面から垂直ではなく傾斜を有しているため、第2基板17の{111}面と第1基板11のm面は厳密には平行ではない。
(ウェハの薄膜化)
図1Eに示すように、第1基板11の厚み方向の一部を除去して、ウェハを薄膜化した。
貼り合わせた第2基板17側を、第1基板11の薄膜化の際のウェハの反り抑制のため、厚さ2mmのサファイア基板にワックスで仮貼りし、第1基板11を、厚さ約5μmになるまで研磨した。この際、研磨の最終的な仕上げとして、CMPを用いた。厚みの面内分布は、φ50.8mmの基板内で±1.0μm以内であった。
(下面電極の形成)
図1F、1Gに示すように、薄膜化した第1基板11aの研磨した面(n側半導体層側)に、スパッタ装置を用いて、Ti/Pt/Au(6nm/200nm/300nm)を成膜し、下面電極としてn電極20を形成した。
その後、仮貼りしていたサファイア基板を剥離した。続いて、第1基板11側を、同様に、厚さ2mmのサファイア基板にワックスで仮貼りし、図1Hに示すように、厚さ400μmの第2基板17を、厚さ75μmまで研磨した。この研磨により、第2基板17を、後工程における個片化の際の劈開に適した厚さにすることができる。第2基板17の研磨後、仮貼りしていたサファイア基板を剥離し、薄膜化した第2基板17aの研磨した面に、スパッタ装置を用いて、Pt/Au(200nm/700nm)を成膜し、実装後のワイヤーボンディングに用いる導電層21を形成した。
このようにして、実装した際に第2基板17を通して第1基板11に通電するような構造を形成した。
(ウェハの個片化)
得られた貼り合わせ構造の基板を、第1基板11と第2基板17とのそれぞれに、平面視で同じライン上、例えば、図1Gの点線X上に、レーザスクライブ装置で溝を形成した。溝を形成した後、基板ブレイク装置を用いて溝に沿って両基板を劈開し、レーザ素子の共振器端面を形成した。
その後、共振器端面に誘電体多層膜を形成し、共振器端面で劈開した貼り合わせ構造の基板を、基板ブレイク装置を用いて、共振器端面に垂直方向、例えば、図1Gの点線Y方向にレーザスクライブ装置で溝を形成した後に切断し、図1Iに示すように、チップに個片化し、レーザ素子23を得た。
(サブマウントへの実装工程)
図1Jに示すように、第2基板17に貼り合わせ、個片化したレーザ素子23を、SiCからなるサブマウント22に、共晶半田からなる接合部材24を介して、レーザ素子23のn電極20側を対向させて実装し、発光装置30を得た。
〔発光装置の評価〕
(熱抵抗低減効果)
上述したように得られた発光装置30と、図2に示す比較例の発光装置40の熱抵抗を、それぞれ測定した。比較例の発光装置40は、貼り合わせ構造を有さず、基板41が第1基板11aよりも厚く、レーザ素子がジャンクションダウン実装されていること以外は実施例1の発光装置30と実質的に同様の構成を有する。
実施例1のレーザ素子23では、第1基板11aの厚さが5μm、第2基板17aの厚さが75μmであるため、比較例のレーザ素子の基板41の厚さを80μmとした。
また、比較例のレーザ素子は、基板41の一方の主面側に、半導体積層体12を有し、実施例1のレーザ素子23と同様にストライプ状のリッジ13を有する。基板41の他方の主面側には、実施例1のレーザ素子23のn電極20と同様の電極が形成されている。半導体積層体12の表面には、第1p電極44(膜厚200nmのITO膜、熱伝導率:8W/(m・K))、実施例1と同様の絶縁膜15及び第2p電極16が形成されており、このレーザ素子が、実施例1と同様のサブマウント22に、AuSn共晶半田からなる接合部材24によって実装されている。
実施例1の発光装置30及び比較例の発光装置40のそれぞれについて、パッケージに実装し、冷却法(スタティック法)を用いた過渡熱抵抗測定を行い各材料での熱抵抗を見積もった。その結果、パッケージ及びサブマウントの熱抵抗は実施例1と比較例とで大きな違いはなかったが、レーザ素子の熱抵抗について、実施例1の発光装置では、比較例の発光装置よりも低かった(−0.52K/W)。
比較例のレーザ素子では、熱源である導波路部分(リッジ部分の活性層付近)とサブマウントとの間に、熱伝導率の低いp電極(膜厚200nmのITO膜、熱伝導率:8W/(m・K))、絶縁膜(膜厚200nmのSiO2膜、熱伝導率:1W/(m・K))が存在しているのに対し、実施例1のレーザ素子では、熱伝導率の高いn電極(Ti/Pt/Au、膜厚:6nm/200nm/300nm、熱伝導率:Ti_17W/(m・K)、Pt_70W/(m・K)、Au_320W/(m・K))が存在しているため、結果として低い熱抵抗値が得られたと説明できる。
(電圧低減効果)
上述した実施例1の発光装置30と、図2に示す比較例の発光装置40とを連続発振させて、その電圧低減効果をそれぞれ測定した。
電流−電圧測定結果を図3に示す。
図3によれば、実施例1の発光装置では、比較例のレーザ素子を用いた発光装置の電圧よりも低い電圧が測定された(−0.17V@3.0A)。
比較例のレーザ素子では、基板41(厚さ:80μm、電気抵抗率:0.01Ω・cm)を備えるが、実施例1のレーザ素子では、厚さ5μmの第1基板11aと、厚さ75μmのSiからなる第2基板17a(電気抵抗率:≦0.005Ω・cm)を用いたことにより、良好な電圧低減効果を示した。
実施例2:発光装置の製造方法
この実施例2では、第2基板として、面方位{111}のSi基板を用いた。そして、{111}面と垂直に交差する{110}面を劈開面として利用した。
これにより、第2基板の主面の{111}面に対して実質的に垂直な劈開面を得ることができた。
また、この実施例2では、第2基板の面方位以外は、実質的に実施例1と同様にして発光装置を製造したため、実施例1と同様に、熱抵抗低減効果と電圧低減効果とが期待できる。
実施例3:発光装置の製造方法
この実施例3の発光装置50では、図4に示したように、ウェハの素子構造として、ストライプ状のリッジではなく、リッジ側面を第2半導体層の上面から5μm離間する溝を有するメサ型のリッジ53の構造とした以外は実施例1と同様に作製した。
この素子構造を有するウェハは、実施例1と同様に、第2基板17に貼り合わせを行う場合、両者の接合面積が異なる。つまり、この実施例3では、素子構造となる半導体積層体52が、メサ型のリッジ構造を有するため、リッジ側面から幅5μmの溝以外がリッジと同じ高さであり、第1p電極14(膜厚200nmのITO膜)と絶縁膜15(膜厚200nmのSiO2膜)の膜厚も等しいため、幅5μmの溝以外が第2p電極56(幅120μm)全体の高さが等しくなり、第2p電極56の略全面で、第2基板17の導電層18と加熱圧接によって接合することができる。
その結果、空隙59が、リッジ側面から幅5μmの溝部分のみとなった。これにより、実施例1と比較して、第1基板11と第2基板17との接合強度の向上が期待できる。
実施例4:発光装置の製造方法
この実施例4の発光装置60では、素子構造の上面電極の一つである第2p電極56と、第2基板17a上の導電層18の双方において、最上層のAuの上に、それぞれNi/Sn(500nm/1100nm)をさらに成膜する以外は実施例3と同様に作製した。 これらを対面させて、図5に示すように、実施例1と同様に、熱圧着して、NiSn接合層57を形成し、2つの基板を貼り合わせた。
その結果、実施例3で発生していたリッジ側面から幅5μm部分の空隙を、NiSnによる液相接合により埋めることができる。よって、この発光装置60は、実施例3よりも接合面積を拡大することができる。これにより、接合強度の向上が期待できる。
11、11a :第1基板
12、52 :半導体積層体(レーザの素子構造)
13、53 :リッジ
14、44 :第1p電極(上面電極)
15 :絶縁膜
16、56 :第2p電極(上面電極)
17、17a :第2基板
18、21 :導電層
19、59 :空隙
20 :n電極(下面電極)
22 :サブマウント
23 :レーザ素子
24 :接合部材
30、40、50、60 :発光装置
41 :基板
57 :NiSn接合層

Claims (11)

  1. 導電性の第1基板の上側に形成されたレーザの素子構造と、前記素子構造の上面に形成された上面電極とを有するウェハを準備し、
    前記ウェハの上面電極側を、第2基板に貼り合わせ、
    前記第1基板の一部を除去して前記ウェハを薄膜化し、
    薄膜化した前記第1基板の下面に下面電極を形成し、
    前記ウェハを個片化してレーザ素子を得、
    前記下面電極をサブマウント側にして、前記レーザ素子をサブマウントに実装することを含む発光装置の製造方法。
  2. 前記レーザ素子を得る工程において、前記第2基板に分割用の溝を形成して、前記ウェハを個片化する請求項1に記載の発光装置の製造方法。
  3. 前記レーザ素子を得る工程において、前記分割用の溝を、平面視において破線状に形成する請求項2に記載の発光装置の製造方法。
  4. 前記ウェハを薄膜化する工程において、前記第1基板の一部を研磨及び/又はドライエッチングにより除去する請求項1〜3のいずれか1項に記載の発光装置の製造方法。
  5. 前記第1基板及び第2基板がそれぞれ劈開容易面を有する結晶性基板であり、
    前記第2基板に貼り合わせる工程において、前記第1基板の劈開容易面と前記第2基板の劈開容易面とを平行に配置するように、前記ウェハを前記第2基板に貼り合わせる請求項1〜4のいずれか1項に記載の発光装置の製造方法。
  6. 前記第1基板はGaN基板であり、前記第2基板はSi基板である請求項1〜5のいずれか1項に記載の発光装置の製造方法。
  7. 前記ウェハを準備する工程において、前記素子構造は上側にストライプ状のリッジを備えており、前記ウェハは前記リッジ両側の前記素子構造の上面に形成された絶縁膜をさらに有する請求項1〜6のいずれか1項に記載の発光装置の製造方法。
  8. サブマウント及びレーザ素子を備える発光装置であって、
    前記レーザ素子は、
    導電性の第1基板と、
    前記第1基板の上側に形成されたレーザの素子構造と、
    前記第1基板の下面に形成された下面電極と、
    前記素子構造の上面に形成された上面電極と、
    前記上面電極に接合された第2基板とを有し、
    前記第1基板は前記第2基板よりも薄く、
    前記サブマウントは、前記下面電極と対向して接合されている発光装置。
  9. 前記第2基板は、電気抵抗率が前記第1基板の電気抵抗率よりも低い請求項8に記載の発光装置。
  10. 前記第1基板はGaN基板であり、前記第2基板はSi基板である請求項8又は9に記載の発光装置。
  11. 前記素子構造は、上側にストライプ状のリッジを備え、
    前記リッジ両側の前記素子構造の上面に設けられた絶縁膜をさらに有する請求項8〜10のいずれか1項に記載の発光装置。
JP2017196225A 2017-03-31 2017-10-06 発光装置の製造方法及び発光装置 Active JP7319507B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/938,059 US10193301B2 (en) 2017-03-31 2018-03-28 Method of manufacturing light emitting device and light emitting device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017070631 2017-03-31
JP2017070631 2017-03-31

Publications (2)

Publication Number Publication Date
JP2018174292A true JP2018174292A (ja) 2018-11-08
JP7319507B2 JP7319507B2 (ja) 2023-08-02

Family

ID=64108812

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017196225A Active JP7319507B2 (ja) 2017-03-31 2017-10-06 発光装置の製造方法及び発光装置

Country Status (1)

Country Link
JP (1) JP7319507B2 (ja)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1041586A (ja) * 1996-07-19 1998-02-13 Sony Corp 半導体発光素子の光放出端面の形成方法
JP2000323797A (ja) * 1999-05-10 2000-11-24 Pioneer Electronic Corp 窒化物半導体レーザ及びその製造方法
JP2005142347A (ja) * 2003-11-06 2005-06-02 Sharp Corp 半導体レーザ装置とその製造方法
JP2006032406A (ja) * 2004-07-12 2006-02-02 Sony Corp 半導体レーザ装置
JP2008294421A (ja) * 2007-04-27 2008-12-04 Sanyo Electric Co Ltd 半導体レーザ素子およびその製造方法
JP2009123939A (ja) * 2007-11-15 2009-06-04 Sanyo Electric Co Ltd 窒化物系半導体素子およびその製造方法
JP2009212179A (ja) * 2008-03-03 2009-09-17 Sanyo Electric Co Ltd 半導体レーザ素子および半導体レーザ素子の製造方法
JP2009289898A (ja) * 2008-05-28 2009-12-10 Seiko Epson Corp 半導体レーザ装置および光部品
JP2010192882A (ja) * 2009-01-26 2010-09-02 Sanyo Electric Co Ltd 半導体レーザ素子の製造方法、半導体レーザ素子および光装置
JP2011119521A (ja) * 2009-12-04 2011-06-16 Sharp Corp 半導体レーザチップ、半導体レーザ装置および半導体レーザチップの製造方法
JP2013062468A (ja) * 2011-09-15 2013-04-04 Rohm Co Ltd フォトダイオード内蔵サブマウントおよび発光素子モジュール
JP2013143550A (ja) * 2012-01-12 2013-07-22 Japan Oclaro Inc 半導体レーザ装置
US20150111325A1 (en) * 2013-10-18 2015-04-23 Soraa Laser Diode, Inc. Gallium and nitrogen containing laser device having confinement region

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1041586A (ja) * 1996-07-19 1998-02-13 Sony Corp 半導体発光素子の光放出端面の形成方法
JP2000323797A (ja) * 1999-05-10 2000-11-24 Pioneer Electronic Corp 窒化物半導体レーザ及びその製造方法
JP2005142347A (ja) * 2003-11-06 2005-06-02 Sharp Corp 半導体レーザ装置とその製造方法
JP2006032406A (ja) * 2004-07-12 2006-02-02 Sony Corp 半導体レーザ装置
JP2008294421A (ja) * 2007-04-27 2008-12-04 Sanyo Electric Co Ltd 半導体レーザ素子およびその製造方法
JP2009123939A (ja) * 2007-11-15 2009-06-04 Sanyo Electric Co Ltd 窒化物系半導体素子およびその製造方法
JP2009212179A (ja) * 2008-03-03 2009-09-17 Sanyo Electric Co Ltd 半導体レーザ素子および半導体レーザ素子の製造方法
JP2009289898A (ja) * 2008-05-28 2009-12-10 Seiko Epson Corp 半導体レーザ装置および光部品
JP2010192882A (ja) * 2009-01-26 2010-09-02 Sanyo Electric Co Ltd 半導体レーザ素子の製造方法、半導体レーザ素子および光装置
JP2011119521A (ja) * 2009-12-04 2011-06-16 Sharp Corp 半導体レーザチップ、半導体レーザ装置および半導体レーザチップの製造方法
JP2013062468A (ja) * 2011-09-15 2013-04-04 Rohm Co Ltd フォトダイオード内蔵サブマウントおよび発光素子モジュール
JP2013143550A (ja) * 2012-01-12 2013-07-22 Japan Oclaro Inc 半導体レーザ装置
US20150111325A1 (en) * 2013-10-18 2015-04-23 Soraa Laser Diode, Inc. Gallium and nitrogen containing laser device having confinement region

Also Published As

Publication number Publication date
JP7319507B2 (ja) 2023-08-02

Similar Documents

Publication Publication Date Title
USRE44163E1 (en) Semiconductor light emitting device and method for manufacturing the same
JP3685306B2 (ja) 2波長半導体レーザ素子及びその製造方法
JP2008186959A (ja) Iii−v族半導体素子、およびその製造方法
JP2000228537A (ja) InXAlYGaZN発光素子及びその製造方法
US10804424B2 (en) Method for manufacturing light emitting element
US10763641B2 (en) Method of manufacturing light emitting device
US9008138B2 (en) Laser diode device
JP6197845B2 (ja) 半導体レーザ素子、および半導体レーザ装置の製造方法
JP2009123939A (ja) 窒化物系半導体素子およびその製造方法
JP2006032406A (ja) 半導体レーザ装置
US9287481B2 (en) Vertical nitride semiconductor device and method for manufacturing same
KR100953661B1 (ko) 수직 전극 구조 발광 소자 및 그 제조 방법
US6268230B1 (en) Semiconductor light emitting device
JP2004349595A (ja) 窒化物半導体レーザ装置およびその製造方法
JP4697488B2 (ja) マルチビーム半導体レーザ
JP5280119B2 (ja) 半導体レーザ装置
JP7319507B2 (ja) 発光装置の製造方法及び発光装置
JP2005101149A (ja) 半導体発光装置及びその製造方法
US10193301B2 (en) Method of manufacturing light emitting device and light emitting device
JP4810808B2 (ja) 半導体レーザ発光装置の製造方法
JP2001251018A (ja) Iii族窒化物系化合物半導体レーザ
JP7411483B2 (ja) 量子カスケードレーザ素子の製造方法
JP2008294421A (ja) 半導体レーザ素子およびその製造方法
JP2005229021A (ja) 半導体発光装置及びその製造方法
JP2008130664A (ja) 半導体発光素子および発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200910

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230222

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230524

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20230531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230620

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230703

R151 Written notification of patent or utility model registration

Ref document number: 7319507

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151