JP2004172613A - ＧａＮ系化合物半導体が使われた発光素子の製造方法 - Google Patents

Abstract

【課題】 ＧａＮ系化合物半導体が使われた発光素子の製造方法を提供する。
【解決手段】 光が放出される活性層上に少なくとも１つの層のｐ型化合物半導体層が存在し、前記ｐ型化合物半導体層上にｐ型電極を具備する発光素子の製造方法において、前記活性層上に前記ｐ型化合物半導体層を形成した後、その結果物を２回にわたってアニーリングする段階及び前記２回にわたってアニーリングされた前記ｐ型化合物半導体層上に前記ｐ型電極を形成する段階を含むことを特徴とする発光素子の製造方法。本発明を利用すれば、２回にわたってのアニーリングによってｐ−ＧａＮ層の抵抗が低くなるので、ｐ型電極が単一金属層である場合にもｐ型電極とｐ−ＧａＮ層間の接触抵抗が低くなり、その結果、発光素子の駆動電圧が低くなる。また従来に比べてより多様な金属層をｐ型電極を形成するのに使用できる。それゆえに、多様な工程を利用してｐ型電極が形成できる。
【選択図】 図１８

Description

本発明は、半導体発光素子の製造方法に係り、より詳細には、ＧａＮ系化合物半導体が使われた発光素子の製造方法に関する。

半導体発光素子の代表的なものとして、レーザーダイオード（Ｌａｓｅｒ Ｄｉｏｄｅ、ＬＤ）と光放出ダイオード（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、ＬＥＤ）がある。高密度にデータ記録可能な記録媒体、例えばＣＤ−Ｒ、ＣＤ−ＲＷまたはＤＶＤなどのような光記録媒体の開発につれて、これらの記録媒体にデータをより効率的に記録できる光記録手段としてＬＤが広く使われている。特に、ＧａＮ系化合物半導体で製作される青色及び緑色の短波長レーザービームを放出するＬＤはＤＶＤシステム、そしてＦＣＤ（Ｆｕｌｌ Ｃｏｌｏｒ Ｄｉｓｐｌａｙ）の光源として応用分野が広い。

ＬＥＤは、光通信分野での光源や電子機器の動作状態を視覚的に表示するための発光源として広く使われている。

図１及び図２は、それぞれ従来の技術によるＧａＮ系化合物半導体ＬＥＤ及びＬＤの断面を示す。

まず、図１を参照すれば、従来のＬＥＤは基板１０上にｎ−ＧａＮ層１２が具備されている。ｎ−ＧａＮ層１２は第１及び第２領域Ｒ１、Ｒ２に区分されている。第１領域Ｒ１と第２領域Ｒ２間に段差が存在する。第１領域Ｒ１より第２領域Ｒ２の厚さが薄い。ｎ−ＧａＮ層１２の第１領域Ｒ１上に活性層１４、ｐ−ＧａＮ層１６及びｐ型電極１８が順次に形成されている。ｎ−ＧａＮ層１２の第２領域Ｒ２上にｎ型電極２２が形成されている。

一方、図２を参照すれば、従来のＬＤは基板１０上にｎ−ＧａＮ層１２を具備する。ｎ−ＧａＮ層１２は図１に示されたＬＥＤのそれと同一に第１及び第２領域Ｒ１、Ｒ２に区分されており、第２領域Ｒ２上にｎ型電極４０が形成されている。ｎ−ＧａＮ層１２の第１領域Ｒ１上に共振器層が具備されている。前記共振器層はｎ−クラッド層２４とそれより屈折率の高いｎ−導波層２６、ｎ−導波層２６より屈折率の高い活性層２８、活性層２８より屈折率の低いｐ−導波層３０で構成される。ｐ−導波層３０上にこれより屈折率の低いｐ−クラッド層３２が具備されている。

ｐ−クラッド層３２の上部の真中領域は上に突出されている。すなわち、ｐ−クラッド層３２は上部面にリッジを具備する。ｐ−クラッド層３２の前記突出された部分上にコンタクト層としてｐ−ＧａＮ層３４が形成されている。ｐ−クラッド層３２の全面は保護膜３６で覆われているが、保護膜３６はｐ−ＧａＮ層３４の縁領域も覆っている。保護膜３６上にｐ−ＧａＮ層３４と接触されるｐ型電極３８が形成されている。

一方、図１に示された従来のＬＥＤのｐ型電極１８及び図２に示されたＬＤのｐ型電極３８は図３及び図４に示されたように形成される。便宜上、図３及び図４でｐ型電極の番号は共に“３８”にする。

図３を参照すれば、コンタクト層として使われたｐ−ＧａＮ層（１６または３４）上に酸化ポテンシャルの低い第１金属層３８ａ及び酸化ポテンシャルの高い第２金属層３８ｂが順次に形成されてｐ型電極３８が形成される。第１及び第２金属層３８ａ、３８ｂはそ
れぞれＮｉ層及びＡｕ層で形成される。このようにｐ型電極３８が形成された後、その結果物はアニーリングされるが、前記アニーリングによって第２金属層３８ｂを構成する元素が第１金属層３８ａを通過してｐ−ＧａＮ層（１６または３４）に拡散される。この結果、図４に示されたようにｐ−ＧａＮ層（１６または３４）と第１金属層３８ａとの間に第２金属層３８ｂが形成される。このようにして、ｐ−ＧａＮ層１６または３４とｐ型電極３８間の接触抵抗が低くなる。

従来技術によるＧａＮ系化合物半導体が使われた発光素子の製造方法において、ｐ型電極はｐ−ＧａＮ層上に順次に形成される第１及び第２金属層の熱力学的関係に依存してＬＥＤ及びＬＤのｐ型電極１８、３８が形成されるために、ｐ型電極を形成するのに使用できる物質が非常に制限される問題がある。

本発明が解決しようとする技術的課題は、前述した従来技術の問題点を改善するためのものであって、ｐ型電極とｐ−ＧａＮ層間の接触抵抗を下げて駆動電圧が下げられ、ｐ型電極として使用できる金属層に対する選択の幅を広げられるＧａＮ系化合物半導体が使われた発光素子の製造方法を提供するところにある。

前記技術的課題を達成するために、本発明は光が放出される活性層上に少なくとも１つの層のｐ型化合物半導体層が存在し、前記ｐ型化合物半導体層上にｐ型電極を具備する発光素子の製造方法において、前記活性層上に前記ｐ型化合物半導体層を形成した後、その結果物を２回にわたってアニーリングする段階及び前記２回にわたってアニーリングされた前記ｐ型化合物半導体層上に前記ｐ型電極を形成する段階を含むことを特徴とするＧａＮ系化合物半導体が使われた発光素子の製造方法を提供する。

前記結果物を２回にわたってアニーリングする段階は、再び前記ｐ型化合物半導体層を形成した後、その結果物を窒素雰囲気で第１アニーリングする段階と前記第１アニーリングされた結果物を酸素を含む雰囲気で第２アニーリングする段階とに分けられる。この時、前記第１アニーリングは常圧で実施し、３００℃〜１０００℃で３０秒〜３時間間実施する。そして、前記第２アニーリングは常圧で実施し、３００℃〜１０００℃で３０秒〜１０時間間実施する。

前記発光素子がＬＥＤである場合、前記ｐ型化合物半導体層はｐ−ＧａＮ層で形成する。

前記発光素子がＬＤである場合、前記ｐ型化合物半導体層は複層で形成するが、前記ｐ型電極と接触される最上層はｐ−ＧａＮ層で形成する。

本発明はさらに前記技術的課題を達成するために、基板上に少なくとも１つの層のｎ型化合物半導体層を形成する第１段階、前記ｎ型化合物半導体層上に光が放出される活性層を形成する第２段階、前記活性層上に少なくとも１つの層のｐ型化合物半導体層を形成する第３段階、前記ｐ型化合物半導体層上にｐ型電極を形成する第４段階及び前記ｎ型化合物半導体層と接触されるようにｎ型電極を形成する第５段階を含むが、前記第４段階で前記ｐ型電極は前記ｐ型化合物半導体層が形成された結果物を２回にわたってアニーリングした後で形成することを特徴とするＧａＮ系化合物半導体が使われた発光素子の製造方法を提供する。

このような本発明を利用すれば、前記２回にわたってのアニーリングによってｐ−Ｇａ
Ｎ層の抵抗が低くなる。それゆえに、ｐ型電極が単一金属層である場合にもｐ型電極とｐ−ＧａＮ層間の接触抵抗が低くなる。その結果、発光素子の駆動電圧が低くなる。また、本発明の目的を達成できるならば、ｐ型電極はいかなる金属層でも形成できる。したがって、従来と比較する時、本発明はｐ型電極として使用できる金属層に対する選択の幅が広い。すなわち、従来に比べてより多様な金属層をｐ型電極の形成に使用できる。このように多様な金属層でｐ型電極が形成できるので、ｐ型電極は多様な工程で形成できる。

本発明によるＧａＮ系化合物半導体が使われた発光素子の製造方法は、ｐ型電極を形成する過程で前記ｐ型電極が形成されるｐ−ＧａＮ層を２回にわたってアニーリングした後、前記ｐ−ＧａＮ層上に前記ｐ型電極を形成する。前記２回にわたってのアニーリングのうちから特に第２アニーリングは酸素雰囲気で実施する。このような本発明を利用すれば、前記２回にわたってのアニーリングによってｐ−ＧａＮ層の抵抗が低くなるので、ｐ型電極が単一金属層である場合にもｐ型電極とｐ−ＧａＮ層間の接触抵抗が低くなり、その結果、発光素子の駆動電圧が低くなる。また本発明の目的を達成できるならば、いかなる金属層でもｐ型電極が形成できる。したがって、従来と比較する時、本発明はｐ型電極として使われうる金属層に対する選択の幅が広い。すなわち、従来に比べてより多様な金属層をｐ型電極を形成するのに使用できる。このように多様な金属層をｐ型電極として使用できるので、ｐ型電極を形成するのに多様な工程を適用できる。

本発明の実施例によるＧａＮ系化合物半導体の使われた発光素子の製造方法を図面を参照して詳細に説明する。この過程で図面に示された層や領域などの厚さは明細書の明確性のために誇張されて示されたものである。

本発明の実施例による発光素子の製造方法、すなわちＬＤ及びＬＥＤ製造方法の主要特徴はｐ−ＧａＮ層上にｐ型電極を形成する前に実施される前記ｐ−ＧａＮ層の熱処理過程にあり、これについては半導体発光素子、特に後述するＧａＮ系化合物半導体ＬＤの製造過程でより詳細に説明する。

図５ないし図１２は、本発明の実施例によるＧａＮ系化合物半導体発光素子のＬＤの製造方法を段階別に示した断面図である。

まず、図５を参照すれば、基板２０１上に上部層との接触を円滑にするためのバッファ層２０２、ｎ型化合物半導体層２０３、ｎ型クラッド層２０４、レーザービームの放出される活性層２０５及びｐ型クラッド層２０６を順次に形成する。バッファ層２０２はＧａＮ層で、ｎ型化合物半導体層２０３はｎ−ＧａＮ層で、ｎ型クラッド層２０４はｎ−ＡｌＧａＮ層で、活性層２０５はＩｎＧａＮ層で、ｐ型クラッド層２０６はｐ−ＡｌＧａＮ層でそれぞれ形成する。

図６を参照すれば、ｐ型クラッド層２０６上にｐ型クラッド層２０６の一部領域を限定するマスクＭを形成する。次いで、写真エッチング工程を利用してｐ型クラッド層２０６のマスクＭの形成されていない領域を所定深さでドライエッチングした後、マスクＭを除去する。このようにして、ｐ型クラッド層２０６のマスクＭで覆われた領域にリッジストライプ２０７が形成される。この時、前記ドライエッチングによる損傷でリッジストライプ２０７の両側のｐ型クラッド層２０６にＮ空乏部が形成される。Ｎ空乏部はドーナー準位を形成してリッジストライプ２０７両側のｐ型クラッド層２０６は半絶縁体となる。こうして電流はリッジストライプ２０７を通じてのみ注入されるので、ＬＤの単一横モード動作が容易になる。

引続き、図７を参照すれば、リッジストライプ２０７上にｐ−ＧａＮ層２０８を形成する。ｐ−ＧａＮ層２０８はコンタクト層として使われる。ｐ−ＧａＮ層２０８を形成した後、ｐ−ＧａＮ層２０８を２回にわたってアニーリングするが、これは後続工程でｐ−ＧａＮ層２０８上に形成されるｐ型電極（図１１の２０９参照）とｐ−ＧａＮ層２０８間の接触抵抗を下げるためである。

まず、ｐ−ＧａＮ層２０８の形成された結果物を第１アニーリングする。前記第１アニーリングによってｐ−ＧａＮ層２０８が活性化されてその中に含有された不純物、例えば、水素（Ｈ）が外に排出される。

前記第１アニーリングは炉で実施するのが望ましいが、他のアニーリング装置でも実施できる。前記第１アニーリングは常圧及びＮ_２雰囲気（窒素雰囲気）で実施するのが望ましく、３００℃〜１０００℃で実施できるが、５００℃で実施するのがより望ましい。また、第１アニーリングは前記圧力、雰囲気及び温度条件で３０秒〜３時間実施することもできるが、１分間実施するのがより望ましい。

図８で、２０８ａはｐ−ＧａＮ層２０８が前記第１アニーリングによって熱処理された結果として形成された、すなわち、１回アニーリングされたＧａＮ層を示す。

次に、前記第１アニーリングに次いでｐ−ＧａＮ層２０８を２回目のアニーリングするために、１回アニーリングされたＧａＮ層２０８ａを第２アニーリングする。前記第２アニーリングは常圧下で実施するが、前記第１アニーリングとは違がってＯ_２を含む雰囲気で実施するのが望ましく、３００℃〜１０００℃で実施できる。５００℃で実施するのがより望ましい。また、第２アニーリングは、このような条件下で３０秒〜１０時間実施できる。３０分間実施するのがより望ましい。前記第１アニーリングと同様に前記第２アニーリングは炉で実施するのが望ましいが、他のアニーリング装置で実施できる。

図９で、２０８ｂは１回アニーリングされたＧａＮ層２０８ａが前記第２アニーリングによって熱処理された結果として形成された、すなわち、２回アニーリングされたＧａＮ層を示す。

前記第１及び第２アニーリングによってｐ−ＧａＮ層２０８が最終的に２回アニーリングされたＧａＮ層２０８ｂになる。２回アニーリングされたＧａＮ層２０８ｂと後続工程で形成されるｐ型電極（図１１の２０９参照）間の接触抵抗が低くなるが、その原因の１つは前記１回目のアニーリング後にも１回アニーリングされたＧａＮ層２０８ａに残っていた、ｐ型ドーピング物質として使われる不純物、例えばＭｇと結合されて１回アニーリングされたＧａＮ層２０８ａの抵抗を大きくするＨが前記２回目のアニーリング過程で酸素と直接反応するか、酸素に間接的に助けられて１回アニーリングされたＧａＮ層２０８ａから除去されるためであると推察される。さらに他の原因に推察されることは、前記２回目のアニーリングの間に酸素と関連した欠陥が１回アニーリングされたＧａＮ層２０８ａ内に発生し、この欠陥を通じて電流伝導が大きくなることによって２回アニーリングされたＧａＮ層２０８ｂの接触抵抗が低くできるということである。

図１０を参照すれば、２回アニーリングされたＧａＮ層２０８ｂが形成された結果物上に、該２回アニーリングされたＧａＮ層２０８ｂを覆う金属層２０９（以下、ｐ型電極）が形成される。ｐ型電極２０９は仕事関数の大きい金属層を使用して単一層に形成するのが望ましいが、複層に形成しても関係ない。例えば、ｐ型電極２０９は仕事関数が大きい金属層のＰｄ層、Ｎｉ層、Ｐｔ層またはＡｕ層を使用して単一層に形成するのが望ましい。しかし、このような金属層よりなった群から選択された少なくとも２種類以上の金属層を含む複層（例えば、Ｎｉ／Ａｕ層）に形成してもいい。

このようにｐ型電極２０９を形成した後、ｎ型電極が形成される領域を確保するために図１１に示したようにｐ型電極２０９の中から２回アニーリングされたＧａＮ層２０８ｂから離隔された一部領域をエッチングする。前記エッチング過程で２回アニーリングされたＧａＮ層２０８ｂはマスク（図示せず）によって保持される。前記エッチングはｎ型化合物半導体層２０３の一部が除去されるまで実施する。前記エッチング後、前記マスクを除去する。

図１２を参照すれば、前記エッチングによって露出されたｎ型化合物半導体層２０３の所定領域上にｎ型電極２１０を形成する。こうしてＧａＮ系化合物半導体を使用したＬＤが完成される。

一方、ｐ型電極２０９を形成する過程で、ｐ型電極２０９は２回アニーリングされたＧａＮ層２０８ｂ上にだけ形成し、その周りには保護膜が形成できる。

前述したような本発明の実施例による発光素子の製造方法の特徴、すなわちｐ型電極を形成する前にｐ型電極と接触されるｐ−ＧａＮ層とを２回にわたってアニーリングする過程は、図１２に示したＬＤと構造の異なる多様な形態のＬＤ、例えば図１３ないし図１５に示したＬＤの製造過程にも同一に適用される。

具体的に、図１３に示したＧａＮ系化合物半導体ＬＤは上下にｎ型及びｐ型電極２９０、３１４が具備されており、これらの間にレーザーを放出させるためのいろいろな要素が具備されたことが分かる。

すなわち、ｎ型電極２９０上に基板３００が形成されている。基板３００はｎ型化合物半導体基板であって、ｎ−ＧａＮ基板である。基板３００上にｎ型クラッド層３０２、電子と正孔との結合によってレーザーが放出される多重陽子ウェル（ＭＱＷ）構造の活性層３０４及びｐ型第１クラッド層３０６が順次に積層されている。ｎ型クラッド層３０２は活性層３０４より屈折率の低いｎ型化合物半導体層であり、例えばｎ−ＡｌＧａＮ層である。ｐ型第１クラッド層３０６は活性層３０４より屈折率の低いｐ型化合物半導体層であり、例えばｐ−ＩｎＡｌＧａＮ層である。活性層３０４とｎ型クラッド層３０２とｐ型第１クラッド層３０６とはレーザー発振のための共振器層をなす。

ｐ型第１クラッド層３０６上に第１及び第２電流遮断層３０８ａ、３０８ｂが形成されているが、所定の距離ほど離隔されている。レーザー発振のための電流は第１及び第２電流遮断層３０８ａ、３０８ｂ間にだけ流入される。結局、第１及び第２電流遮断層３０８ａ、３０８ｂは所定の幅を有するチャンネル領域Ｃを定義する。チャンネル領域Ｃはストライプ状になる。第１及び第２電流遮断層３０８ａ、３０８ｂ上にチャンネル領域Ｃを通じて露出されるｐ型第１クラッド層３０６と接触されるｐ型第２クラッド層３１０が形成されている。

ｐ型第１及び第２クラッド層３０６、３１０は同じｐ型化合物半導体層である。ところが、第１及び第２電流遮断層３０８ａ、３０８ｂはｎ型化合物半導体層であるので、ｐ型第１及び第２クラッド層３０６、３１０と第１及び第２電流遮断層３０８ａ、３０８ｂは相互ｐ−ｎ−ｐ接合をなすことになる。したがって、ｐ型第１及び第２クラッド層３０６、３１０と第１及び第２電流遮断層３０８ａ、３０８ｂ間の界面に空乏層が形成される。結局、第１及び第２電流遮断層３０８ａ、３０８ｂはチャンネル領域Ｃを除外した他の領域を通じて電流が活性層３０４に流入されることを遮断する。

図１３を参照し続ければ、第１及び第２電流遮断層３０８ａ、３０８ｂを覆うｐ型第２
クラッド層３１０のチャンネル領域Ｃに対応する部分は他の部分に比べて多少へこんでいるが、これは第１及び第２電流遮断層３０８ａ、３０８ｂとチャンネル領域Ｃ間に存在する段差のためである。このようなｐ型第２クラッド層３１０上に表面が平らなｐ型コンタクト層３１２が形成されている。ｐ型コンタクト層３１２はｐ−ＧａＮ層である。ｐ型コンタクト層３１２上にオーミック接続されたｐ型電極３１４が形成されている。

前記ＬＤの製造方法で、ｐ型コンタクト層３１２上にｐ型電極３１４の形成に先立ち、ｐ型コンタクト層３１２は前述したアニーリング条件下で２回にわたって熱処理できる。

次いで、図１４に示したＧａＮ系化合物半導体が使われたＬＤの構成を述べれば、高抵抗性基板４００、例えばサファイア基板上にｎ型化合物半導体層４０２が存在する。ｎ型化合物半導体層４０２はＧａＮ系列のＩＩＩ−Ｖ族窒化物化合物半導体層であって、直接遷移型であることが望ましく、その中でもｎ−ＧａＮ層であるのがより望ましい。

高抵抗性基板４００には、入口が下方に形成されたビアホール４０４が形成されている。

ｎ型化合物半導体層４０２の底面一部はこのようなビアホール４０４を通じて露出される。ビアホール４０４を通じて露出されるｎ型化合物半導体層４０２の一部領域と接触される導電層４０６が高抵抗性基板４００の底面に形成されている。導電層４０６は下部電極である。ｎ型化合物半導体層４０２上にｎ型クラッド層４０８が存在する。ｎ型クラッド層４０８上に共振器層を構成する第１導波層５００、活性層５０２及び第２導波層５０４が順次に形成されている。第１及び第２導波層５００、５０４はＧａＮ系列のＩＩＩ−Ｖ族窒化物化合物半導体層であり、それぞれはｎ−ＧａＮ層及びｐ−ＧａＮ層であるのが望ましい。

第１及び第２導波層５００、５０４の屈折率は、ｎ型クラッド層４０８の屈折率より高い。活性層５０２はＧａＮ系列のＩＩＩ−Ｖ族窒化物化合物半導体層、例えばＩｎを所定割合で含有するＩｎＧａＮ層である。活性層５０２の屈折率は第１及び第２導波層５００、５０４より高い。これによって共振器層の屈折率は中心から周辺に行くほど屈折率が減少する形態であるので、光損失を減らすことができ、その結果、活性層５０２でのレーザー発振効率が高くなる。

第２導波層５０４上にｐ型クラッド層５０６が形成されている。ｐ型クラッド層５０６の上部真中部分は突出されている。ｐ型クラッド層５０６の前記突出された部分の上部面にｐ型化合物半導体層５０８が具備されている。ｐ型化合物半導体層５０８は、例えばｐ−ＧａＮ層である。ｐ型クラッド層５０６の全面は保護膜５１０で覆われており、保護膜５１０はｐ型化合物半導体層５０８の両側とも接触される。保護膜５１０上に導電層５１２が具備されており、導電層５１２は上部電極としてｐ型化合物半導体層５０８と接触されている。

このような構成要素を含む図１４のＬＤ製造方法で、導電層５１２を形成する前にｐ型化合物半導体層５０８は前述したような条件下で２回にわたってアニーリングされる。この時、前記２回にわたってのアニーリングは保護膜５１０を形成する前または後で実施できる。

図１５は、高抵抗性基板及び下部電極の形態を除いては図１４に示したようなＬＤを示す。図１４及び図１５で同じ参照番号は同じ部材を示す。

具体的に図１５を参照すれば、ｎ型化合物半導体層５１４の底面の真中に高抵抗性基板
パターン５１６が具備されており、その周りのｎ型化合物半導体層５１４の底面と高抵抗性基板パターン５１６の全面とは導電層５１８で覆われている。導電層５１８は下部電極として使われる。ｎ型化合物半導体層５１４上に順次に積層された積層物の構成は図１４と同一なので、これについての説明は省略する。

図１５に示したようなＬＤの製造方法でもｐ型電極のコンタクト層であるｐ型化合物半導体層５０８に対する２回にわたってのアニーリングは前記したように保護膜５１０形成前または後で実施できる。

一方、本発明の実施例による発光素子の製造方法は図１２ないし図１５に示したような構造を有するＬＤの製造方法だけでなく、多様な構造を有するＬＥＤの製造方法にも適用できる。

例えば、図１６は上部及び下部電極６１２、６０４が上下に対向するように具備されており、その間にサファイア基板６００、ｎ型化合物半導体層６０６、活性層６０８及びｐ型化合物半導体層６１０が順次に積層された構造のＬＥＤを示す。サファイア基板６００に入口が下方に形成されたビアホール６０２が形成されている。ビアホール６０２を通じてｎ型化合物半導体層６０６の底面一部が露出される。下部電極６０４はサファイア基板６００の全面に形成されているが、ｎ型化合物半導体層６０６の前記露出された部分と接続されている。

このような構成要素を含むＬＥＤの製造方法で、ｎ型化合物半導体層６１０上にｐ型電極６１２が形成される前にｎ型化合物半導体層６１０は２回にわたってアニーリングされる。この時、前記２回にわたってのアニーリングは前述したような条件下で実施される。

図１７は、図１６に示したＬＥＤと同じであるが、ｎ化合物半導体層６０６底面の一部領域上にだけサファイア基板パターン６００ａが具備されており、残りの領域は露出されており、下部電極６１４がｎ型化合物半導体層６０６の前記露出された底面及びサファイア基板パターン６００ａの全面を覆うように具備されたＬＥＤを示す。ここで、ｎ型化合物半導体層６０６上に積層された積層物は図１６に示したＬＥＤでの該当積層物と同一であり、その形成方法も同一である。

前述したような発光素子の製造方法は図１８に示したように整理できる。

具体的に、図１８を参照すれば、本発明の実施例による発光素子製造方法（以下、製造方法）の第１段階７００は、基板上にｎ型化合物半導体層を形成する段階である。この時、基板はＧａＮ基板のように化合物半導体基板が使われるのが望ましいが、サファイア基板のように高抵抗性基板が使われうる。いかなる場合でもｎ型化合物半導体層はｎ型ＧａＮ層で形成するのが望ましい。

一方、発光素子がＬＤとＬＥＤのどちらかによって前記ｎ型化合物半導体層の形成方法は変わる。電子の場合、ｎ型化合物半導体層は図１２ないし図１５で分かるようにｎ型クラッド層及び／またはｎ型導波層まで含むことができるので、複層に形成するのが望ましいが、後者の場合にクラッド層や導波層は不要な要素であるので、図１６及び図１７で分かるように単一層に形成するのが望ましい。

製造方法の第２段階７１０は、前記ｎ型化合物半導体層上に活性層を形成する段階である。この時、前記活性層はＭＱＷ構造を有する化合物半導体層で形成するのが望ましい。

製造方法の第３段階７２０は、前記活性層上にｐ型化合物半導体層を形成する段階であ
る。

具体的に、前記ｎ型化合物半導体層と同じく、形成しようとする発光素子の種類によって前記ｐ型化合物半導体層は複層または単一層に形成される。前記発光素子がＬＤである場合、図１２ないし図１５で分かるように、前記ｐ型化合物半導体層は活性層３０４とｐ型電極３１４間に積層された積層物全体を意味することである。したがって、前記ｐ型化合物半導体層にｐ型電極と接触されるコンタクト層（例えば、ｐ−ＧａＮ層）が含まれることもでき、図１４に示したＬＤの場合、保護膜５１０も含まれうる。

製造方法の第４段階７３０は、このようなｐ型化合物半導体層が形成された結果物を１回目のアニーリングする段階である。前記１回目のアニーリングは前述したような条件下で実施される。

製造方法の第５段階７４０は、前記１回アニーリングされた結果物に２回目のアニーリングを実施する段階である。前記２回目のアニーリングは前述したような条件下で実施される。

製造方法の第６段階７５０は、前記２回目のアニーリングされた前記ｐ型化合物半導体層上にｐ型電極を形成する段階である。

前記発光素子がＬＤである場合、図１４及び図１５で分かるように、前記ｐ型電極は前記ｐ型化合物半導体層のコンタクト層５１２上に形成する。前記発光素子がＬＥＤである場合、図１６及び１７で分かるようにｐ型電極は活性層６０８上に形成されたｐ型化合物半導体層６１０全面に形成する。

製造方法の第７段階７６０は、前記ｎ型化合物半導体層と接触されるようにｎ型電極を形成する段階である。

第７段階７６０で前記ｎ型電極は前記ｐ型電極と同じ方向に形成するか、前記ｐ型電極と対向するように形成できる。

前者の場合、図１及び図１２に示したＬＤがその例になるが、前記活性層１４および活性層２０５、を除去した後、前記ｎ型化合物半導体層１２、２０３の一部を露出させる。この過程で前記ｎ型化合物半導体層１２、２０３の露出された一部領域も所定の厚さほど除去される。前記ｎ型化合物半導体層の前記露出された領域上に前記ｎ型電極２２、２１０を形成する。

後者の場合、図１３ないし図１５に示したＬＤと図１６及び図１７に示したＬＥＤとのようにｐ型電極３１４、５１２、６１２を形成した後、ｐ型電極３１４、５１２、６１２と対向する位置にｎ型電極２９０、４０６、５１８、６０４、６１４が形成される。図１４でｎ型電極４０６はｎ型化合物半導体層４０２の１つの領域に連結される。前記領域は基板４００に形成されたビアホール４０４を通じて露出される。

本発明者はこのような本発明の実施例による製造方法によって形成した発光素子及び従来技術によって形成した発光素子を対象にして電流−電圧特性、ｐ型電極とｐ−ＧａＮ層間の接触抵抗及びシート抵抗特性を比較した。

図１９から図２１は、このような比較結果を示すグラフであり、図１９は、電流−電圧特性を、図２０は、コンタクト抵抗特性を、図２１は、シート抵抗の変化を示す。

まず、図９を参照すれば、“■（黒塗り四角）”は、本発明の実施例による発光素子製造方法によって形成した発光素子に関するものであって、２回にわたってアニーリングされたｐ−ＧａＮ層と単一金属層とで形成されたｐ型電極を有する発光素子に関する場合（以下、第１の場合）である。

図中、“□（白抜き四角）”及び“○（白抜き丸）”はそれぞれ従来技術による製造方法によって形成した発光素子に関するものである。“□”はｐ型電極を単一金属層で形成した後、その結果物を通常の方法に活性化した場合（以下、第２の場合）で、“○”はｐ型電極を複層に形成した後、その結果物を通常の方法で活性化した場合（以下、第３の場合）である。

前記第１及び第２の場合を比較したところ、ｐ型電極を単一金属層、例えばＮｉ層で形成することにおいて、従来技術による製造方法より本発明による製造方法でｐ型電極を形成する時、電流−電圧特性が優秀であることが分かった。

また、前記第１及び第３の場合を比較したところ、本発明による製造方法によってｐ型電極を単一金属層、例えばＮｉ層で形成する時と従来技術による製造方法によってｐ型電極を複層、例えばＮｉ層／Ａｕ層で形成する時と、両側の電流−電圧特性は非常に類似であることが分かった。

図２０を参照すれば、Ｐ１及びＰ２はそれぞれ前記第２及び第３の場合でのｐ型電極とｐ−ＧａＮ層間のコンタクト抵抗を示す。そして、Ｐ３ないしＰ５は前記第１の場合でのｐ型電極のコンタクト抵抗を示すが、Ｐ３はｐ型電極をＰｔ層で形成した時、Ｐ４はｐ型電極をＡｕ層で形成した時、Ｐ５はｐ型電極をＮｉ層で形成した時のコンタクト抵抗をそれぞれ表す。

前記第２の場合でのコンタクト抵抗Ｐ１と第１場合でのコンタクト抵抗Ｐ３、Ｐ４、Ｐ５とを比較したところ、本発明の製造方法によってｐ型電極を単一金属層で形成した時、従来技術による方法によってｐ型電極を単一金属層で形成した時よりコンタクト抵抗がはるかに低くなることが分かった。

また、前記第３の場合でのコンタクト抵抗Ｐ２と前記第１の場合でのコンタクト抵抗Ｐ３、Ｐ４、Ｐ５とを比較したところ、本発明の製造方法によって多様な単一金属層でｐ型電極を形成した時と従来技術による製造方法によってｐ型電極を複層として形成した時と、両側のコンタクト抵抗は殆ど同様であることが分かった。

次いで、図２１を参照する。図２１でＰ１’及びＰ２’とはそれぞれ前記第２及び第３の場合でのｐ型電極とオーミック接触されるｐ−ＧａＮ層のシート抵抗を示す。そして、Ｐ３’ないしＰ５’は前記第１の場合でのｐ型電極とオーミック接続されるｐ−ＧａＮ層のシート抵抗を示すが、Ｐ３’はｐ型電極をＰｔ層で形成した時、Ｐ４’はｐ型電極をＡｕ層で形成した時、Ｐ５’はｐ型電極をＮｉ層で形成した時のシート抵抗をそれぞれ示す。

図２０と図２１とを比較すれば、従来技術と本発明間のシート抵抗特性とコンタクト抵抗特性とは非常に類似であることが分かる。

図１９ないし図２１を通じて示された結果は、本発明の実施例による製造方法によってｐ型電極を形成する場合、ｐ型電極を単一金属層で形成しても優れた電流−電圧特性が得られるのはもとより、コンタクト抵抗及びシート抵抗も従来技術による製造方法によってｐ型電極を複層で形成した時のそれと比較できるほど低くなり、より多様な単一金属層で
ｐ型電極が形成できることを意味する。

前記した説明で多くの事項が具体的に記載されているが、これらは発明の範囲を限定するより、望ましい実施例の例示として解釈されねばならない。例えば、本発明の属する技術分野における当業者であれば、図面に示されていない他の形態のＬＤ及びＬＥＤのｐ型電極を形成する過程に、ｐ型電極を形成する前にｐ型電極と接触されるｐ−ＧａＮ層を２回にわたってアニーリングする本発明の技術的思想が適用できる。それゆえに、本発明の範囲は説明された実施例によって定められるのではなくて特許請求の範囲に記載された技術的思想によって定められねばならない。

光記録及び再生装置、例えばＤＶＤ及びＣＤプレーヤーの光ピクアップ装置に使用でき、光通信装置の光源、外部表示パネルの光源などで使用できる。

従来技術によるＧａＮ系化合物半導体の使われたＬＥＤ及びＬＤの断面図である。 従来技術によるＧａＮ系化合物半導体の使われたＬＥＤ及びＬＤの断面図である。 図１及び図２に示されたＬＥＤ及びＬＤのｐ型電極を形成する過程を段階別に示す断面図である。 図１及び図２に示されたＬＥＤ及びＬＤのｐ型電極を形成する過程を段階別に示す断面図である。 本発明の実施例によるＧａＮ系化合物半導体が使われた発光素子の製造方法であり、ＬＤ製造方法を段階別に示す断面図である。 本発明の実施例によるＧａＮ系化合物半導体が使われた発光素子の製造方法であり、ＬＤ製造方法を段階別に示す断面図である。 本発明の実施例によるＧａＮ系化合物半導体が使われた発光素子の製造方法であり、ＬＤ製造方法を段階別に示す断面図である。 本発明の実施例によるＧａＮ系化合物半導体が使われた発光素子の製造方法であり、ＬＤ製造方法を段階別に示す断面図である。 本発明の実施例によるＧａＮ系化合物半導体が使われた発光素子の製造方法であり、ＬＤ製造方法を段階別に示す断面図である。 本発明の実施例によるＧａＮ系化合物半導体が使われた発光素子の製造方法であり、ＬＤ製造方法を段階別に示す断面図である。 本発明の実施例によるＧａＮ系化合物半導体が使われた発光素子の製造方法であり、ＬＤ製造方法を段階別に示す断面図である。 本発明の実施例によるＧａＮ系化合物半導体が使われた発光素子の製造方法であり、ＬＤ製造方法を段階別に示す断面図である。 それぞれ本発明の実施例によるＧａＮ系化合物半導体の使われた発光素子の製造方法が適用されて形成された相異なる構造を有するＬＤの断面図である。 それぞれ本発明の実施例によるＧａＮ系化合物半導体の使われた発光素子の製造方法が適用されて形成された相異なる構造を有するＬＤの断面図である。 それぞれ本発明の実施例によるＧａＮ系化合物半導体の使われた発光素子の製造方法が適用されて形成された相異なる構造を有するＬＤの断面図である。 それぞれ本発明の実施例によるＧａＮ系化合物半導体の使われた発光素子の製造方法が適用されて形成された相異なる構造を有するＬＥＤの断面図である。 それぞれ本発明の実施例によるＧａＮ系化合物半導体の使われた発光素子の製造方法が適用されて形成された相異なる構造を有するＬＥＤの断面図である。 本発明の実施例によるＧａＮ系化合物半導体の使われた発光素子の製造方法を段階別に示すブロック図である。 本発明の実施例による製造方法及び従来技術による製造方法によって製造されたＧａＮ系化合物半導体発光素子のｐ−ＧａＮ層とｐ型電極間の抵抗コンタクト特性を示す電流−電圧曲線である。 それぞれ本発明の実施例による発光素子の製造方法及び従来技術による製造方法によって製造されたＧａＮ系化合物半導体発光素子のｐ−ＧａＮ層とｐ型電極間のコンタクト抵抗及びシート抵抗特性を示すグラフである。 それぞれ本発明の実施例による発光素子の製造方法及び従来技術による製造方法によって製造されたＧａＮ系化合物半導体発光素子のｐ−ＧａＮ層とｐ型電極間のコンタクト抵抗及びシート抵抗特性を示すグラフである。

符号の説明

１６、３４…ｐ−ＧａＮ層、
３８…ｐ型電極、
３８ａ…第１金属層、
３８ｂ…第２金属層、
２０１…基板、
２０２…バッファ層、
２０３…ｎ型化合物半導体層、
２０４…ｎ型クラッド層、
２０５…活性層、
２０６…ｐ型クラッド層、
２０７…リッジストライプ、
２０８…ｐ−ＧａＮ層層、
２０８ａ…１回アニーリングされたＧａＮ層層、
２０８ｂ…２回アニーリングされたＧａＮ層層、
２０９…ｐ型電極、
２１０…ｎ型電極、
２９０…ｎ型電極、
３００…基板、
３０２…ｎ型クラッド層、
３０４…活性層、
３０６…ｐ型第１クラッド層、
３０８ａ…第１電流遮断層、
３０８ｂ…第２電流遮断層、
３１０…ｐ型第２クラッド層、
３１２…ｐ型コンタクト層、
３１４…ｐ型電極、
４００…基板、
４０２…ｎ型化合物半導体層、
４０４…ビアホール、
４０６…導電層、
４０８…ｎ型クラッド層、
５００…第１導波層、
５０２…活性層、
５０４…第２導波層、
５０６…型クラッド層、
５０８…ｐ型化合物半導体層、
５１０…保護膜、
５１２…コンタクト層、
５１２…導電層、
５１４…ｎ型化合物半導体層、
５１６…高抵抗性基板パターン、
５１８…導電層、
６００…サファイア基板、
６００ａ…サファイア基板パターン、
６０２…ビアホール、
６０４…下部電極、
６０６…ｎ型化合物半導体層、
６０８…活性層、
６１０…ｎ型化合物半導体層、
６１２…ｐ型電極、
６１４…下部電極。

Claims (18)

1. 光が放出される活性層上に少なくとも１層のｐ型化合物半導体層が存在し、前記ｐ型化合物半導体層上にｐ型電極を具備する発光素子の製造方法において、
   前記活性層上に前記ｐ型化合物半導体層を形成した後、その結果物を２回にわたってアニーリングする段階と、
   前記２回にわたってアニーリングされた前記ｐ型化合物半導体層上に前記ｐ型電極を形成する段階と、
   を含むことを特徴とする発光素子の製造方法。
2. 前記結果物を２回にわたってアニーリングする段階は、
   前記ｐ型化合物半導体層を形成した後、その結果物を窒素雰囲気で第１アニーリングする段階と、
   前記第１アニーリングされた結果物を酸素を含む雰囲気で第２アニーリングする段階と、をさらに含むことを特徴とする請求項１に記載の発光素子の製造方法。
3. 前記第１アニーリングは常圧で実施し、３００℃〜１０００℃で３０秒〜３時間実施することを特徴とする請求項２に記載の発光素子の製造方法。
4. 前記第２アニーリングは常圧で実施し、３００℃〜１０００℃で３０秒〜１０時間実施することを特徴とする請求項２に記載の発光素子の製造方法。
5. 前記ｐ型電極は、単一層または複層で形成することを特徴とする請求項１または請求項２に記載の発光素子の製造方法。
6. 前記単一層は、Ｐｄ層、Ｎｉ層、Ｐｔ層またはＡｕ層で形成することを特徴とする請求項５に記載の発光素子の製造方法。
7. 前記複層は、Ｐｄ層、Ｎｉ層、Ｐｔ層及びＡｕ層よりなる群のうちから少なくとも選択された２つの層で形成することを特徴とする請求項５に記載の発光素子の製造方法。
8. 前記ｐ型化合物半導体層はｐ−ＧａＮ層で形成することを特徴とする請求項１または請求項２に記載の発光素子の製造方法。
9. 前記ｐ型化合物半導体層は複層で形成し、前記ｐ型電極と接触される最上層はｐ−ＧａＮ層で形成することを特徴とする請求項１または請求項２に記載の発光素子の製造方法。
10. 基板上に少なくとも１つの層のｎ型化合物半導体層を形成する第１段階と、
    前記ｎ型化合物半導体層上に光が放出される活性層を形成する第２段階と、
    前記活性層上に少なくとも１層のｐ型化合物半導体層を形成する第３段階と、
    前記ｐ型化合物半導体層が形成された結果物を２回にわたってアニーリングする第４段階と、
    前記ｐ型化合物半導体層上にｐ型電極を形成する第５段階と、
    前記ｎ型化合物半導体層と接触されるようにｎ型電極を形成する第６段階と、
    を含むことを特徴とする発光素子の製造方法。
11. 前記２回にわたってのアニーリングで、第１アニーリングは窒素雰囲気で実施し、第２アニーリングは酸素を含む雰囲気で実施することを特徴とする請求項１０に記載の発光素子の製造方法。
12. 前記第１アニーリングは、常圧で実施し、３００℃〜１０００℃で３０秒〜３時間実施することを特徴とする請求項１１に記載の発光素子の製造方法。
13. 前記第２アニーリングは常圧で実施し、３００℃〜１０００℃で３０秒〜１０時間実施することを特徴とする請求項１１に記載の発光素子の製造方法。
14. 前記ｐ型電極は、単一層または複層で形成することを特徴とする請求項１０または請求項１１に記載の発光素子の製造方法。
15. 前記単一層は、Ｐｄ層、Ｎｉ層、Ｐｔ層またはＡｕ層で形成することを特徴とする請求項１４に記載の発光素子の製造方法。
16. 前記複層は、Ｐｄ層、Ｎｉ層、Ｐｔ層及びＡｕ層よりなる群のうちから少なくとも選択された２つの層を順次に積層して形成することを特徴とする請求項１４に記載の発光素子の製造方法。
17. 前記ｐ型化合物半導体層はｐ−ＧａＮ層で形成することを特徴とする請求項１０または請求項１１に記載の発光素子の製造方法。
18. 前記ｐ型化合物半導体層は、複層で形成し、前記ｐ型電極と接触される最上層はｐ−ＧａＮ層で形成することを特徴とする請求項１０または請求項１１に記載の発光素子の製造方法。

Images