KR100599362B1 - 릿지 도파로형 반도체 레이저 - Google Patents

릿지 도파로형 반도체 레이저 Download PDF

Info

Publication number
KR100599362B1
KR100599362B1 KR1020030083459A KR20030083459A KR100599362B1 KR 100599362 B1 KR100599362 B1 KR 100599362B1 KR 1020030083459 A KR1020030083459 A KR 1020030083459A KR 20030083459 A KR20030083459 A KR 20030083459A KR 100599362 B1 KR100599362 B1 KR 100599362B1
Authority
KR
South Korea
Prior art keywords
layer
ridge
semiconductor laser
electrode
ridge waveguide
Prior art date
Application number
KR1020030083459A
Other languages
English (en)
Other versions
KR20040045368A (ko
Inventor
마쯔무라다꾸아끼
Original Assignee
니치아 카가쿠 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니치아 카가쿠 고교 가부시키가이샤 filed Critical 니치아 카가쿠 고교 가부시키가이샤
Publication of KR20040045368A publication Critical patent/KR20040045368A/ko
Application granted granted Critical
Publication of KR100599362B1 publication Critical patent/KR100599362B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04252—Electrodes, e.g. characterised by the structure characterised by the material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/18—Semiconductor lasers with special structural design for influencing the near- or far-field
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/0234—Up-side down mountings, e.g. Flip-chip, epi-side down mountings or junction down mountings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H01S5/04257—Electrodes, e.g. characterised by the structure characterised by the configuration having positive and negative electrodes on the same side of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3072—Diffusion blocking layer, i.e. a special layer blocking diffusion of dopants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32325—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm red laser based on InGaP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)

Abstract

본 발명은 릿지 도파로형 반도체 레이저에 있어서, 실장 시에 생기는 레이저 특성 이상이나 수명 특성의 열화를 방지할 수 있는, 신규한 레이저 소자 구조를 제공한다. 이를 위해, 본 발명은 p측 반도체층(14)에 형성된 도파로 형성용의 릿지부(14a)와, 릿지부 정상면의 적어도 일부가 노출되도록 피복하는 절연 보호막(17)과, 그곳에서 노출된 릿지부에 오믹 접촉한 p측 오믹 전극(15)과, p측 오믹 전극에 전기 접촉하도록 형성된 p측 패드 전극(19)을 구비한 릿지 도파로형 반도체 레이저를 포함하고, p측 오믹 전극과 p측 패드 전극의 사이에는, 저융점 금속의 확산을 방지하는 것이 가능한 확산 방지층(30)이 형성되며, 확산 방지층은 적어도 절연 보호막(17)으로부터 노출한 릿지부(14a)를 피복한다. 확산 방지층에 의해, 실장용의 도전성 접합제로부터 릿지부로 저융점 금속이 확산하는 것을 억제하여, p측 오믹 전극과 p형 질화물 반도체층과의 오믹 접촉을 양호하게 유지한다.

Description

릿지 도파로형 반도체 레이저{RIDGE WAVEGUIDE SEMICONDUCTOR LASER DIODE}
본원 발명은, 릿지 도파로형 반도체 레이저에 관한 것으로, 특히, 릿지 도파로형 반도체 레이저의 실장 후에 있어서의 신뢰성을 향상시키는 것이 가능한 릿지 구조에 관한 것이다.
최근, DVD 등의 광 디스크, 의료기기, 가공 기기, 광 파이버 통신 등의 광원으로서 반도체 레이저가 널리 이용되고 있다. 특히, 질화물 반도체(InxAlyGa1-x-y N, 0≤x, 0≤y, x+y≤1)로 이루어지는 반도체 레이저는, 비교적 단파장의 자외선 영역 내지 적색이 발광 가능한 반도체 레이저 소자로서 주목받고 있다.
이들 반도체 레이저에서는, 횡 모드 제어를 위한 스트라이프 구조로서, 이득 도파와 굴절률 도파를 동시에 실현할 수 있는 릿지 도파로형이 채용되는 경우가 많다. 또한, 특히 질화물 반도체 레이저는, 열전도율이 작은 사파이어 기판 등에 형성되는 경우가 많기 때문에, 레이저 소자 방열성을 향상시키기 위해서, 활성층에 가까운 p 전극 측을 밑으로 하는 페이스다운 본딩(정션 다운)에 의해서 실장하는 것이 유리하다. 또한, 사파이어 기판 등의 이종 기판이 아니라, 질화물 반도체 기판을 이용하는 경우에도, 고출력 시에 발생하는 열에 의한 소자 열화를 억제하기 위해서는, 기판보다도 열전도율이 큰 서브마운트를 이용하거나, p층 측을 밑으로 하여 페이스다운 실장하는 것이 유효하다.
도 5는, 릿지 도파로형 레이저를 페이스다운 본딩한 종래예를 도시하는 개략 단면도이다(예를 들면, 특허 문헌1(특개2000-58965호 공보) 참조). 도 5에 있어서, 질화물 반도체 레이저(10)는, 실장 기판(20) 상에 땜납 등의 도전성 접합제(23)를 이용하여 페이스다운 실장되어 있다. 반도체 레이저(10)는, 기판(11)의 위에 n측 질화물 반도체층(12), 활성층(13), p측 질화물 반도체층(14)을 순차 적층하여, p형 질화물 반도체층에 스트라이프형의 릿지부(14a)를 형성한 릿지 도파로형 레이저이다. 질화물 반도체 레이저(10)의 n형 전극(16)및 p형 전극(15 및 19)은, 땜납 등의 도전성 접합제(23)에 의해서, 실장용 기판(20)의 전극(21 및 22)에 접합되어 있다.
특허 문헌1 : 특개2000-58965호 공보
그러나, 상기 종래의 릿지 도파로형 반도체 레이저에서는, 레이저(10)를 실장 기판(20)에 실장한 후, 초기의 레이저 특성에 이상이 생기거나, 소자 수명이 짧아지는 등의 문제가 있었다.
그래서, 본원 발명은, 릿지 도파로형 반도체 레이저에 있어서, 실장 시에 생기는 레이저 특성 이상이나 수명 특성의 열화를 방지할 수 있는, 신규한 레이저 소자 구조를 제공하는 것을 목적으로 한다.
본 발명자들은, 여러 가지 검토를 종합한 결과, 릿지 도파로형 레이저를 실장한 후에 생기는 레이저 특성 이상이나 수명 열화가, 릿지부에 생기는 이상이 원인인 것, 특히, 실장 시에 이용하는 도전성 접합제의 p측 오믹 전극으로의 확산이나, 릿지부에서의 절연 보호막이나 p형 전극의 박리에 원인이 있는 것을 발견한 바 있다.
이것을, 도 6을 이용하여 설명한다. 도 6은, 질화물 반도체 레이저의 릿지부를 확대한 부분 단면도이다. 또한, 도 6은, 도 5와 상하 역전한 도면을 도시하고 있다. 도 6에 도시한 바와 같이, 질화물 반도체 레이저(10)의 p측 질화물 반도체층(14)에는, 도파로 형성용의 릿지(14a)가 형성되고, 릿지(14a)의 정상면을 노출하도록 제1 절연 보호막(17)이 형성되어 있다. 제1 절연 보호막(17)에는, 릿지(14a)와 광굴절률의 차이가 큰 재료가 이용되고 있고, 그 광굴절율의 차이에 기초하여 릿지(14a)가 광폐쇄 기능을 발휘한다. 또한, 릿지부(14a)의 전체를 덮도록 p측 오믹 전극(15)이 형성되어 있고, 릿지(14a)의 정상면에 노출한 p형 질화물 반도체(14)와의 사이에 오믹 접합을 형성하고 있다. 또, 릿지부(14a)로부터 이격되어, 제1 절연 보호막(17)의 위에, 제2 절연 보호막(18)이 형성되어 있다.
이 릿지부(14a)에서, p측 오믹 전극(15)과 실장 기판과의 접합은 다음과 같이 하여 행해진다. 우선, p측 오믹 전극(15)의 위에는, 도전성 접합제(23)와의 접합성이 좋은 금속으로 이루어지는 p측 패드 전극(19)이 형성되어 있고, p측 패드 전극(19)이 도전성 접합제(23)에 의해서 실장 기판의 전극과 접합된다. 이 접합이, 레이저 소자를 실장 기판에 압박하면서, 도전성 접합제의 융점 이상으로 가열하는 것에 의해 행해진다.
본 발명자들은, 동작 불량이 생긴 레이저 소자를 여러 가지 검토한 결과, 도전성 접합제(23) 내의 Sn 등의 금속 성분이, 릿지부(14a)를 피복하는 p측 오믹 전극(15)에 도달하여, p측 오믹 전극(15)과 p 형 질화물 반도체(14)와의 오믹 접촉을 저해하고 있는 것을 발견하였다. 도전성 접합제(23)로서는, 통상, 땜납 등의 저융점 금속이 이용되지만, 접합 시의 가열에 의해, 그 저융점 금속(Sn 등)이 p측 패드 전극(19) 내로 확산하여, p측 오믹 전극(15)에 도달하는 것으로 추정된다. Sn 등의 저융점 금속은, p측 오믹 전극(15)에 도달하면, p측 오믹 전극(15)과 p형 질화물 반도체의 사이의 오믹 접촉을 저해하여, 접촉 저항을 증대시킨다.
또한, 상기 문제 외에, 본 발명자들은, p형 질화물 반도체층의 릿지부(14a)의 측면에서, p측 질화물 반도체층(14)과 제1 절연 보호막(17)과의 사이나, 절연 보호막(17)과 p측 오믹 전극(15)과의 사이에 박리가 생기는 결과, 레이저 소자의 특성 열화나 수명 열화를 야기하고 있는 것도 발견하였다. 페이스다운 본딩에 의해서 레이저 칩을 실장 기판에 접합하는 경우, 레이저 칩의 구조상, 가장 돌출한 릿지부(14a)에 큰 힘이 가해진다. 더구나, 릿지부(14a)의 측면, 특히, 릿지(14a)의 측면과 정상면을 연결하는 코너부(25)나 측면과 저면을 연결하는 코너부(26)는, 제막 공정이 일반적인 경향으로서, 제1 절연 보호막(17)의 막 두께가 얇게 되기 쉽다. 또한, 절연 보호막은, 일반적으로, 질화물 반도체나 금속과의 밀착성이 좋지 않다. 이 때문에, 레이저 칩을 실장 기판에 접합할 때의 열이나 가압에 의해서, 제1 절연 보호막(17)과 p측 질화물 반도체층(14)의 사이나, 제1 절연 보호막(17)과 p측 오믹 전극(15)에 박리가 생겨 버린다. 제1 절연 보호막(17)에 박리가 생기면, 릿지부(14a)의 주위의 광굴절률에 이상이 생기기 때문에, 릿지부(14a)에 의한 광폐쇄 기능이 현저히 저해되게 된다.
또한, 이러한 사정은, 페이스다운 본딩에 의해서 릿지 도파로형 반도체 레이저 소자의 실장을 행하는 경우에 한하지 않는다. 레이저 소자의 릿지부 근방에서 p측 패드 전극에 저융점 금속으로 이루어지는 도전성 접합제에 의한 접합을 행하는 실장 방법이면, 완전히 마찬가지의 문제가 발생되게 된다. 또한, 실장 시 이외의 공정에서도, 고온에 노출되는 공정을 포함하는 경우에는, 전극(특히 p측 전극)과, 절연막이나 반도체층과의 접합성이 저하하는 경우가 있어, 소자 특성을 열화시키는 원인이 된다.
그래서, 본원 발명에 따른 릿지 도파로형 반도체 레이저는, 활성층을 사이에 둔 n측 반도체층 및 p측 반도체층과, 상기 p측 반도체층에 형성된 도파로 형성용의 릿지부와, 상기 릿지부를, 그 정상면의 적어도 일부가 노출되도록 피복하는 절연 보호막과, 상기 절연 보호막으로부터 노출된 릿지부에 오믹 접촉한 p측 오믹 전극과, 이 p측 오믹 전극에 전기 접촉하도록 형성된 p측 패드 전극을 구비하고, 상기 p측 오믹 전극과 상기 p측 패드 전극의 사이에, 상기 저융점 금속의 확산을 방지하는 것이 가능한 확산 방지층이 형성되고, 이 확산 방지층은 적어도 상기 절연 보호막으로부터 노출된 상기 릿지부를 피복하는 것을 특징으로 한다.
p측 오믹 전극과 p측 패드 전극의 사이에, 확산 방지층을 형성함으로써, 릿지부에의 저융점 금속의 확산을 억제하여, p측 오믹 전극과 p측 반도체층과의 오믹 접촉이 저해되는 것을 방지할 수 있다.
또한, 릿지부의 측면에서의 절연 보호막의 박리를 방지하기 위해서, 확산 방지층이 또한 릿지부의 측면도 덮도록 형성되어 있는 것이 바람직하다. 확산 방지층이 릿지부의 측면까지 넓어져서, 절연 보호막의 박리가 생기기 쉬운 릿지 측면과 정상면을 연결하는 코너부나, 릿지 측면과 저면을 연결하는 코너부를 매립함으로써, 절연 보호막에 가해지는 열이나 압력의 집중이 완화되기 때문이다. 또한, 확산 방지층이, 전극과의 밀착성이 약한 재료(예를 들면 산화물 등)를 이용함으로써, 코너부를 매립함으로써 페이스다운 실장 시에 이러한 응력 집중 완화라는 효과뿐만 아니라, 실장 형태에 무관하게 전극 구조에 자유도를 갖게 한다고 하는 효과도 얻는 것이 가능하여, 그에 따라 열팽창 등에 의한 열적 구조 변화에 대한 기계적 내성을 향상시킬 수 있다. 이러한 효과가 얻어지는 원인으로서는, p측 오믹 전극이나 p측 패드 전극과의 계면에서, 릿지 상부를 포함하는 (넓은 범위)에 걸쳐 금속-금속 결합되어 있는 경우에 비하여 밀착성이 약한 재료가 삽입됨으로써, 그 강고한 금속 간의 결합력이 완화되는 것이 생각된다. 그 결과로서 오믹 접촉에 관여하는 영역(p측 컨택트층∼p측 패드 전극) 전체의 내부의 구조가, 열적 또는 물리적인 외적 응력에 대한 자유도가 높게 되어, 오믹 접촉부에 관한 부하를 분산(확산)시키는 것이 가능하다. 또한, 이러한 밀착성이 약한 확산 방지층이 절연성인 경우에는, 확산 방지층과 p측 오믹 전극 또는 p측 패드 전극이 박리되더라도, 오믹 접촉부의 밀착성을 확보할 수 있다면 소자 구동에 문제는 없다.
또한, 중간층의 형성 영역에 대해서는, 릿지의 좌우에서 거의 같은 폭 및 길이가 되도록 형성됨으로써, 릿지로의 전류 공급이 균일하게 되기 쉽게 되므로 바람직하다. 특히, 릿지의 폭이 넓은 경우나, 복수의 릿지가 형성되는 경우 등에는, 완충층으로서 기능하는 경우나, 상기 확산 방지층으로서 기능하는 경우도, 좌우 방향에 대하여 열적 부하나 기계적 부하를 거의 균등하게 분산시킬 수 있기 때문에, 광 밀도의 편재 등을 억제할 수 있고, COD 발생의 억제, 부분 발광의 억제 등의 효과가 얻어지기 쉽다.
상기와 같이, 중간층에, 확산 방지층으로서의 기능과, 박리를 방지하는, 즉, 밀착성을 조정하는 완충층으로서의 기능의, 서로 다른 2개의 기능을 갖게 할 수도 있다. 이 경우, 단층으로 2가지 기능을 겸용하는 층으로 할 수 있을 뿐만 아니라, 2층 이상의 층을 적층시킨 다층 구조로 할 수 있고, 필요한 기능 등에 따라서, 다양한 조합이 가능하다. 예를 들면, 확산 방지층의 위에 완충층, 또는 완충층의 위에 확산 방지층, 또는 완충층의 위에 또한 완충층과 같은 조합을 선택할 수 있다. 특히, 밀착성을 고려할 경우, p측 오믹 전극과 p측 패드 전극의, 각각의 계면 측에 사용되는 재료에 따라서, 각각 밀착성을 고려하여 최적의 재료를 선택할 수 있다.
다층 구조로 할 경우의 구체적인 예로서는, 확산 방지층 위에 완충층과의 조합에 대해서는, Ti/SiO2, Ni/SiO2 등을 들 수 있다. 이것은, SiO2 만으로 확산 방지 기능과 완충 기능(밀착성 조정 기능)의 양쪽을 만족시킬 수 있지만, 전극의 재료, 예를 들면, 오믹 전극이 Ni/Au나, Ni/Au/Pt 등 최상층에 산화하기 어려운 경향을 갖는 재료를 이용한 경우에는, 산화물과 밀착성이 좋지 않기 때문에, 산화막 성막 시에 원하는 형상 및 막 두께로 형성할 수 없는 경우가 있다. 그 때문에, 산화막과 오믹 전극 재료와의 밀착성을 보충하는 층으로서 형성함으로써, 원하는 형상으로 형성할 수 있다. 이와 같이, 완충층과 같은 기능에 의해, 오히려, 확산 방지층의 밀착성을 보강하는 층으로서 기능시켜, 중간층 전체로서의 밀착성을 조정하는 것이 가능하다. 그 외에도, SiO2/TiO2 등, 산화막/산화막으로 구성하는 것, 또는 SiO2/Si 등, 산화막/금속, Pt/SiO2 등, 금속/산화막 둥으로 구성하는 것, AlN/Al2 O3 등, 질화물/산화물로 구성하는 것, Pt/Rh 등 금속/금속으로 구성하는 것 등을 들 수 있다. 또한, 릿지 꼭대기부와 측면부에 형성되는 중간층을, 동일 기능의 층으로 해도 되고, 각각 형성에 따라 완충층과 확산 방지층으로 기능 분리시켜 형성하는 것도 가능하다. 또한, 이와 같이 다층 구조로 하는 경우, 각 층이 동일 형상이면, 적은 공정으로 형성되는 것이 가능하기 때문에 바람직하지만, 이것에 한정되지 않고, 목적이나 공정, 또는 이용하는 재료 등에 따라서, 서로 다른 형상으로 형성되어도 된다. 예를 들면, 빛을 흡수하는 성질을 갖는 재료를 상기와 같은 산화막으로 이루어지는 확산 방지층의 밀착성을 보강하는 층으로서 이용하는 경우에는, 릿지부로부터 다소 이격되는 부분에만 개재되도록 함으로써, 광학 특성을 유지하면서, 밀착성을 조정하는 것이 가능하다.
이와 같이 오믹 접촉부의 자유도를 높게 함으로써, 페이스다운 실장 시에 스템이나 서브마운트 등의 실장 기판과의 사이의 열팽창율차도 완화되므로, 실장 불량을 저감시킬 수 있다. 실장 기판과의 밀착성은, 페이스다운 실장 시에는 소자와 실장 기판과의 사이의 접합제의 재료 또는 실장 기판의 재료 등의 열팽창률에 의해서도 영향을 받는 것이기 때문에, 이들의 부재를 조정함으로써도 밀착성을 향상시킬 수 있다. 그리고, 본원과 같이 열팽창율차 등에 대한 구조 변화에 대한 소자 자체의 자유도를 높게 함으로써, 접합제나 실장 기판의 재료의 열팽창율차가 커져 버리는 경우 등에도 대응할 수 있다. 이와 같이, 확산 방지층을 가짐으로써, 보다 효과적으로 내열성을 향상시킬 수 있다.
확산 방지층은, 저융점 금속의 확산을 방지하는 것이 가능한 재료이면 특별히 한정되지 않고, 절연물, 반도체, 금속의 어느 것이라도 이용할 수 있다. 확산 방지층으로서 바람직한 재료는, 산화물, 질화물 또는 고융점 금속 등이고, 예를 들면, Si, Al, Rh, Zr, Ti, Zn, Ga, Nb 등의 산화물이나 질화물, W, Mo, 백금계 금속(Pt, Pd, Rh, Ir, Ru, Os) 등의 금속, 또는, InN, AlN, GaN 및 이들의 혼정인 AlInGaN, GaAs, GaP 및 InP, 또는 Si, SiC 등을 반도체층 재료로서 포함할 수 있고, 이들의 중에서도 SiO2, TiO2, ZrO2, AlN, SiN, GaN, AlGaN, InGaN, Pt 등을 포함하는 것이 바람직하다. 또한, 확산 방지층이, 절연물 또는 반도체인 경우에는, p측 오믹 전극과 p측 패드 전극과의 전기 접촉이 유지되도록, 확산 방지층을 p측 오믹 전극의 일부가 노출되도록 형성할 필요가 있다.
확산 방지층이 주로 금속 등의 도전성 재료로 이루어지는 경우에는, 확산 방지층을 설치하지 않은 경우와 도통 경로는 동일하게 된다. 확산 방지층으로서 바람직한 재료는, 복수의 재료가 적층되어 있는 전극층 내부에 있어서, 그 각 층의 확산을 방지하기 위한 배리어층으로서도 기능할 수 있는 재료가 거론된다. 그러나, 본원에서는, 그와 같은 전극층 내부의 확산 방지층과는 달리, 전극의 전면에 걸쳐 형성되지 않고, 릿지부 근방에만 형성된다. 이와 같이 함으로써, 릿지부 근방의 광학적 특성을 보충할 수 있다. 예를 들면, Pt으로 이루어지는 확산 방지층을 릿지부 근방에 형성하는 경우, Pt는 발광층으로부터의 발광 파장을 흡수하기 어렵기 때문에 도파 손실이 적다. 이 효과는, p측 패드 전극에 Pt를 포함하는 경우에도 얻어지는 효과이다. 그러나, 릿지로부터 약간 이격된 영역(1차 모드가 발생하는 영역)에서 p측 오믹 전극과 p측 패드 전극이 접촉되도록 확산 방지층의 폭이 제한되어 있으면, 예를 들면 Ni/Au로 이루어지는 p측 패드 전극으로 발광층에서의 발광 파장을 흡수시킬 수 있다. 이에 따라, 고차의 수평 횡 모드를 흡수할 수가 있어, 기본 모드만을 추출할 수 있다. 이러한 효과는, p측 패드 전극에 배리어층(예를 들면, Pt)이 포함되는 경우에는 얻어지지 않은 것으로서, 본원 발명과 같이, 도전성 재료를 이용한 확산 방지층을 p측 패드 전극보다도 좁은 폭으로 형성함으로써 실현하는 것이 가능하다.
또한, 확산 방지층이 주로 산화물로 이루어지는 절연성 재료인 경우에는, p측 패드 전극으로부터 p측 오믹 전극에의 도통 경로가, 릿지 상부를 통하지 않고, 스트라이프형의 릿지에 대한 측 방향으로 연장되는 경로가 되기 때문에, 전류가 스트라이프 전역에서 균일하게 흐르기 쉽게 된다. p측 오믹 전극과 p측 패드 전극을 별도의 공정에서 형성시키는 경우, 그 길이(스트라이프 방향)가 서로 다르게 된다. 특히, p측 패드 전극 쪽이 p측 오믹 전극에 비하여 짧아지기 쉽다. 그 때문에, p측 오믹 전극의 단부는 p측 패드 전극과 직접 접하지 않은 경우가 있다. 그와 같은 경우에는, p측 오믹 전극의 단부에까지 전류가 흐르기 어렵게 되어, 그 바로 아래의 반도체층에도 전류가 흐르기 어렵고, 결과로서 발광이 약한 영역을 형성하게 된다. 그리고, p측 패드 전극의 단부의 바로 아래의 p측 오믹 전극에 전류가 집중하기 쉽고, 발광이 강한 영역을 형성하게 되기 때문에, 발광의 불균일성이 보다 강조되게 된다. 본원과 같이, 절연성의 확산 방지막을 형성시킴으로써, 전류의 경로의 불균일성을 완화하여, 스트라이프 전역에 걸쳐 균일하게 전류를 공급하기 쉽게 할 수 있다.
확산 방지층이 산화물인 경우에는, 페이스다운 시에 저융점 금속의 확산을 방지하는 것 외에 페이스업에서의 실장 시에 있어서도, 내열성을 향상시킬 수 있다고 하는 효과를 발휘한다. 이것은, 상세한 설명은 생략하지만, p측 오믹 전극과 p측 패드 전극이 별도의 공정에서 형성되기 때문에 그 계면에 산소가 존재하는 것에 기인한다고 생각된다. 다이 본딩 시에는, 페이스다운 실장 시 뿐만 아니라, 페이스 업 실장 시에도 레이저 소자는 약 300 ℃의 고온에 노출된다. 이러한 고온에 노출됨으로써, 오믹 특성이 저하하여, 부분 발광(발광 얼룩짐)이나 Vf 상승 등 소자 특성의 악화가 쉽게 초래된다. 오믹 특성의 저하의 원인의 하나로서 생각되는 것이, 실장 시에 소자에 걸리는 열에 의해서, p측 오믹 전극과 p측 패드 전극과의 계면에 원래 존재하고 있는 산소가, 그 계면 이외의 영역(예를 들면 외부) 등으로 확산하는 것이다. 그에 따라, 오믹 특성이 저하하는 것이 생각된다. 본원과 같이, 산화물을 확산 방지막으로 하여 p측 오믹 전극과 p측 패드 전극과의 계면에 존재시켜 둠으로써, 오믹 특성을 보조하고 있다고 생각되는 산소의 농도 저하를 보충할 수 있다. 이에 따라, 실장 시에 걸리는 열에 기인하는 산소의 이동(확산)에 따른 오믹 특성의 저하를 억제하여, 내열성이 우수한 레이저 소자를 달성할 수 있다.
또한, 절연 보호막의 위에, 제2 절연 보호막(예를 들면, n 전극 형성 영역 이외를 절연 보호하기 위한 막)이 형성되어 있는 경우, 상기 확산 방지층이, 제2 절연 보호막과 동일 조성으로 이루어지는 것이 바람직하다. 이렇게 함으로써, 종래의 제조 방법에 새로운 공정을 가하지 않고, 제2 절연 보호막을 형성하는 포토리소그래피의 마스크 형상에 변경을 가하는 것만으로도, 확산 방지층을 형성할 수 있다.
중간층을, 밀착성을 완화(조정)하는 완충층으로서 기능시키는 데 있어서, 도전성에 대해서는 특별히 제한되지 않는다. 따라서, 도전성 재료, 절연성 재료, 반도체 재료 등을 이용하는 것이 가능하다. 바람직하게는, 금속 산화막으로 이루어지는 절연성 재료로서, 이와 같은 재료를 이용함으로써, 금속 재료로 이루어지는 오믹 전극과 패드 전극과의 밀착성을 완화시키는 것이 가능하다.
<실시예>
이하, 본 발명의 실시예에 대하여, 도면을 참조하면서 설명한다.
실시예 1.
도 1은, 본 발명의 실시의 형태에 따른 릿지 도파로형 반도체 레이저를 모식적으로 도시하는 단면도이다. 도 1에 있어서, 질화물 반도체 레이저(10)는, 실장 기판(20) 상에 땜납 등의 도전성 접합제(23)를 이용하여 페이스다운 실장되어 있다. 질화물 반도체 레이저(10)는, 사파이어 등의 절연성 기판(11)의 위에 n측 질화물 반도체층(12), 활성층(13), p측 질화물 반도체층(14)을 순차 적층하여, p형 질화물 반도체층에 스트라이프형의 릿지부를 형성한 릿지 도파로형 레이저이다. n측 질화물 반도체층(12)과 p측 질화물 반도체층(14)은, 각각, 주로 활성층(13)에 전자와 정공을 공급하는 기능을 갖고, 일반적으로는 n형 질화물 반도체와 p형 질화물 반도체로 이루어진다. 질화물 반도체 레이저(10)의 n측 전극(16 및 29)및 p측 전극(15 및 19)은, 땜납 등의 도전성 접합제(23)에 의해서, 실장용 기판(20)의 전극(21 및 22)에 접합되어 있다.
또한, 본 실시의 형태에 있어서, 접합 전의 도전성 접합제(23)는, 도 1에 도시한 바와 같이, Sn, Pb, Ag, Bi, Cu, In, Zn 등으로 이루어지는 저융점 금속층(23a)과 Au, Pt 등의 산화하기 어려운 금속으로 이루어지는 보호층(23b)의 2층으로 이루어진다. 보호층(23b)은, 저융점 금속층(23a)이 접합 전에 공기 산화를 받는 것을 방지하는 기능을 갖고, 접합 시의 열과 압력에 의해서 파괴되는 정도로 박막에 형성되어 있다. 즉, 접합 시의 열과 압력에 의해서, 보호층(23b)이 파괴됨과 함께, 저융점 금속층(23a)이 용융하여, 질화물 반도체 레이저(10)와 실장용 기판(20)의 전극을 접합한다.
또한, 질화물 반도체 레이저(10)의 n측 전극(16 및 29)은, p측 질화물 반도체층(14) 및 활성층(13)을 제거하여 노출시킨 n측 질화물 반도체층(12)의 표면에 형성되어 있기 때문에, p측 전극(15 및 19)과 서로 다른 높이에 있다. 그래서, 그 높이의 상위를 보상하기 위해서, 실장용 기판(20) 측의 패드 전극(22)의 위에 Au 층(24b)과 Pt 층(24a)의 2층으로 이루어지는 전극(24)이 형성되어 있다.
본원 발명의 특징인 릿지부 근방의 구조에 대하여 도 2를 참조하면서 설명한다. 도 2는, 도 1의 릿지부 근방의 구조를 확대하여 도시하는 부분 확대 단면도이다. 또한, 도 2는, 도 1과 상하 역전된 도면을 도시하고 있다. 도 2에 도시한 바와 같이, 질화물 반도체 레이저(10)의 p측 질화물 반도체층(14)에는, 도파로 형성용의 릿지(14a)가 형성되고, 릿지(14a)의 정상면을 노출하도록 제1 절연 보호막(17)이 형성되어 있다. 제1 절연 보호막(17)에는, 릿지(14a)와 광굴절율의 차이가 큰 재료가 이용되고 있고, 그 광굴절율의 차이에 기초하여 릿지(14a)가 광폐쇄 기능을 발휘한다. 또한, 릿지부(14a)의 전체를 피복하도록 p측 오믹 전극(15)이 형성되어 있고, 릿지(14a)의 정상면에 노출한 p형 질화물 반도체(14)와의 사이에 오믹 접합을 형성하고 있다. 또, 릿지부(14a)로부터 이격하여, 제1 절연 보호막(17)의 위에 제2 절연 보호막(18)이 형성되어 있다.
그리고, p측 오믹 전극(15)과 p측 패드 전극(19)의 사이에는, 제1 절연 보호막(17)으로부터 노출한 릿지부(14a)의 정상면을 피복하도록 확산 방지층(30)이 형성되어 있다. 즉, 확산 방지층(30)은, p측 오믹 전극(15)과 p측 질화갈륨계 화합물 반도체층(14)과의 오믹 접합부를 적어도 피복하도록 형성되어 있다. 이와 같이 하여 형성된 확산 방지층(30)은, 실장 기판에의 접합 시의 가열과 가압에 의해서, 또는, 실장 후의 통전에 의해서, Sn, Pb, Ag, Bi, Cu, In, Zn 등의 저융점 금속을 조성에 포함하는 도전성 접합제(23)로부터 저융점 금속이 확산하여 p측 오믹 전극(15)에 도달하는 것을 억제한다. 따라서, 질화물 반도체 레이저의 실장, 또는 그 후의 통전에 의한 p측 오믹 전극의 접촉 불량의 발생이 억제된다.
또한, 확산 방지층(30)은, 릿지(14a)의 정상면으로부터 측면의 전면을 덮도록 형성되어 있고, 릿지(14a)의 정상면과 측면을 연결하는 코너부(25)와, 정상면과 저면을 연결하는 코너부(26)를 매립하도록 형성되어 있다. 이러한 코너부(25 및 26)에서는, 반도체 제조 프로세스의 일반적인 경향으로서, 그 위에 형성되는 제1 보호 절연막(17)이나 p측 오믹 전극(15)의 막두께가 국소적으로 얇게 된다. 그 결과, 코너부(25 및 26)에 있어서, 제1 보호 절연막(17)이나 p측 오믹 전극이 홈 형상으로 파여진 것 같은 형상이 된다. 확산 방지층(30)이, 이들 홈을 매립함으로써, 코너부(25 및 26)에 있어서의 열이나 압력을 완화하여, 제1 보호 절연막(17)이 p형 질화갈륨계 화합물 반도체(14)로부터 박리하는 것이나, p측 오믹 전극(15)이 제1 보호 절연막(17)으로부터 박리하는 것을 방지할 수 있다. 따라서, 박리에 의해서 릿지부(14a)의 광폐쇄 기능에 이상이 생기는 것을 방지할 수 있다.
확산 방지층(30)은, 도전성 접합제(23)로부터의 저융점 금속의 확산을 방지할 수 있는 재료이면 특별히 한정되지 않고, 절연물, 반도체, 금속의 어느 것이라도 이용하는 것이 가능하다. 단, 확산 방지층(30)은, p측 오믹 전극(15)의 오믹 접합을 저해하는 재료여서는 안된다. 예를 들면, 확산 방지층(30)에는, Sn, Pb, Ag, Bi, Cu, In, Zn 등의 저융점 금속이 p측 오믹 전극(15)의 오믹 접합을 저해하는 농도로 포함되지 않도록 할 필요가 있다. 또한, 확산 방지층(30)이, p측 전극(15)과 반응하지 않는 재료인 것이 바람직하다. 확산 방지층으로서 바람직한 재료는, 산화물, 질화물 또는 고융점 금속 등이고, 예를 들면, SiO2, AlN, SiN, GaN, AlGaN, InGaN, Pt 등을 이용하는 것이 바람직하다.
그 중에서도, 확산 방지층(30)을, SiO2 등의 절연물로 형성하면, 확산 방지층(30)과 제2 절연 보호막(18)을 동시에 형성할 수 있다. 즉, 종래의 제조 방법에 새로운 공정을 부가하지 않더라도, 제2 보호 절연막(18)을 형성할 때의 마스크 패턴에 변경을 가하는 것만으로, 확산 방지층(30)을 형성할 수 있다. 또한, 확산 방지층(30)이 절연물 또는 반도체인 경우에는, p측 오믹 전극(15)과 p측 패드 전극(19)과의 전기 접촉이 유지되도록, p측 오믹 전극(15)의 일부가 노출되도록 확산 방지층(30)을 형성할 필요가 있다. 도 1에 도시하는 예에서는, 기판 상면으로부터 봐서, 확산 방지층(30)의 형성면적을 p측 오믹 전극(15)보다도 좁게 함으로써, p측 오믹 전극(15)과 p측 패드 전극(19)의 사이의 전기 접촉을 확보하고 있다.
실시예 2.
본 실시의 형태에서는, 본 발명에 따른 릿지 도파로형 질화물 반도체 레이저의 제조 방법에 대하여 설명한다.
도 3a∼도 3e는, 본 발명에 따른 릿지 도파로형 질화물 반도체 레이저의 p형 질화물 반도체층의 부분을 상면으로부터 본 도면으로서, 전극 등을 형성하는 공정을 도시한다.
우선, 도 3a에 도시한 바와 같이, p형 질화물 반도체층의 위에 스트라이프형의 릿지부를 형성한다. p형 질화물 반도체층의 일부를 에칭 등의 수단에 의해 제거함으로써 볼록부를 형성하여, 릿지부로 한다. 릿지부는, 볼록부의 저면 측의 폭이 넓게 상면에 가까워짐에 따라서 스트라이프 폭이 작아지는 순메사(mesa) 형상이더라도 되고, 반대로 볼록부의 평면에 가까워짐에 따라서 스트라이프의 폭이 작아지는 역메사 형상이어도 된다. 또한, 적층면에 수직인 측면을 갖는 스트라이프이어도 된다.
다음에, 도 3b에 도시한 바와 같이, 릿지부(14a)의 정상면을 제외하고, p측 질화물 반도체층(14)의 전면을 덮도록, 제1 절연 보호막(17)을 형성한다(= 도 3b의 사선의 영역). 제1 절연 보호막(17)에는, p형 질화물 반도체(14)와 굴절률 차가 큰 재료를 이용하는 것이 바람직하고, 예를 들면, ZrO2, SiO2, Al2O3 , AlN, BN, DLC, C, MgO, SiN, SiON, CrO, ZnO, GaO, AlGaN, HfO, Ta2O5 등을 이용할 수 있다.
다음에, 도 3c에 도시한 바와 같이, p형 질화물 반도체(14) 및 제1 절연 보호막의 거의 전면을 덮도록 p측 오믹 전극(15)을 형성하여, 릿지부(14a)의 정상면에서 p측 질화물 반도체층(14)과 p측 오믹 전극(15)을 오믹 접촉시킨다.
다음에, 도 3d에 도시한 바와 같이, 제2 절연 보호막(18)과 확산 방지층(30)을 동시 형성한다. 즉, p측 오믹 전극(15)보다도 넓은 범위에 제2 절연 보호막(18)을 형성하고, 릿지에 평행한 가늘고 긴 개구부(18a)를 릿지부(14a)의 양편에 1개씩 설치한다. 이 개구부(18a)는, p측 오믹 전극(15)과 적어도 중첩되도록, 바람직하게는 개구부(18a)가 p측 오믹 전극(15)의 내측에 위치하도록 형성한다. 이들 2개의 개구부(18a) 사이에 있는 영역(18b)이 확산 방지층(30)이 된다. 또한, 이 제2 절연 보호막(18)(및 확산 방지층(30))은, n 전극의 형성 영역을 제외하고 레이저 칩의 측면까지 덮도록 형성한다. 제2 절연 보호막(18)(및 확산 방지층(30))에는, SiO2, ZrO, SiC, TiO2, ZnO, Al2O3, DLC, C, MgO, SiON, CrO, ZnO, GaO, AlGaN, HfO, Ta2O5, RhO, RhO2, Nb2O5, ITO 등의 산화물이나, AlN, BN, SiN, RhN, ZrN, TiN, ZnN, GaN, NbN 등을 이용할 수 있다.
다음에, 도 3e에 도시한 바와 같이, 제2 보호 절연막(18)보다도 내측이고, p측 오믹 전극(15)보다도 외측에 p측 패드 전극(19)을 형성한다. p측 패드 전극(19)은, 제2 보호 절연막(18)에 형성된 개구부(18a)를 통하여 p측 오믹 전극(15)과 전기적으로 접촉하는 것이 가능하다.
이러한 제조 방법을 이용하면, 종래의 제조 방법에 새로운 공정을 가하지 않더라도, 제2 절연 보호막(18)을 형성하는 포토리소그래피의 마스크 형상에 변경을 가하는 것만으로, 확산 방지층(30)을 형성하는 것이 가능하다.
<실시예 1>
이하, 본 발명의 실시예에 대하여 설명한다.
본 발명에 있어서, 적층 구조체를 구성하는 n형 질화물 반도체층, 활성층, p형 질화물 반도체층으로서는, 특별히 한정되지 않고, 여러 가지 층 구조를 이용할 수 있다. 디바이스의 구체적인 구조로서는, 예를 들면 후술한 실시예에 기재되어 있는 디바이스 구조를 들 수 있다. 또한, 전극, 절연막 (보호막) 등도 특별히 한정되지 않고 여러 가지 것을 이용하는 것이 가능하다. 적층 구조에 이용되는 질화물 반도체로서는, GaN, AlN, 또는 InN 등의 질화물 반도체나, 이들의 혼정인 Ⅲ-V 족 질화물 반도체(InxAlyGa1-x-yN, 0≤x, 0≤y, x+y≤1)를 이용하는 것이 가능하다. 질화물 반도체의 성장은, MOVPE(유기 금속 기상 성장법), MOCVD(유기 금속 화학 기상 성장법), HVPE(할로겐 기상 성장법), MBE(분자선 기상 성장법) 등, 질화물 반도체를 성장시키는 데 알려져 있는 모든 방법을 적용할 수 있다.
이하, 실시예로서 질화물 반도체를 이용한 반도체 레이저 소자에 대하여 설명하지만, 본 발명의 반도체 레이저 소자는, 이것에 한하지 않고, 본 발명의 기술적 사상에 있어서, 여러 가지 반도체에 실시할 수 있는 것은 물론이다.
(기판)
실시예 1에서는, 기판으로서 C 면을 주면으로 하는 사파이어를 이용한다.
또한, 사파이어와 같은 질화물 반도체와 서로 다른 이종 기판에 대신하여, GaN 기판 등의 질화물 반도체로 이루어지는 기판을 이용하여도 된다. C 면을 주면으로 하는 사파이어 기판 이외의 이종 기판으로서는, 예를 들면, R 면, 및 A 면 중 어느 하나를 주면으로 하는 사파이어, 스피넬, ZnS, ZnO, GaAs, Si, SiC 및 질화물 반도체와 격자 정합하는 산화물 기판 등, 질화물 반도체를 성장시키는 것이 가능한 기판 재료를 이용하는 것이 가능하다. 바람직한 이종 기판으로서는 사파이어, 첨정석을 들 수 있다.
(버퍼층)
2 인치 φ, C 면을 주면으로 하는 사파이어로 이루어지는 이종 기판을 MOVPE 반응 용기 내에 세트하여 온도를 500 ℃로 하여 트리메틸갈륨(TMG), 암모니아(NH3)를 이용하여, GaN로 이루어지는 버퍼층을 200 Å의 막 두께로 성장시킨다.
(기초층)
버퍼층 형성 후, 온도를 1050 ℃로 하여, TMG, 암모니아를 이용하여, 언도핑 GaN로 이루어지는 질화물 반도체층을 4 ㎛의 막 두께로 성장시킨다. 이 층은, 소자 구조를 형성하는 각 층의 성장에 있어서 기초층(성장 기판)으로서 작용한다. 기초층으로서 이 외에 ELOG(Epitaxially Laterally Over Growth)로 성장되어진 질화물 반도체를 이용하면 결정성이 양호한 성장 기판이 얻어진다. ELOG 성장층의 구체예로서는, 이종 기판 위에, 질화물 반도체층을 성장시키고, 그 표면에 질화물 반도체의 성장이 곤란한 보호막을 형성하는 등에 의해 형성한 마스크 영역과, 질화물 반도체를 성장시키는 비(非) 마스크 영역을 스트라이프 형상으로 형성하고, 그 비 마스크 영역으로부터 질화물 반도체를 성장시킴으로써, 막 두께 방향으로의 성장 외에 가로 방향으로의 성장이 이루어짐으로써, 마스크 영역에도 질화물 반도체가 성장하여 성막되어진 것이나, 이종 기판 위에 성장시킨 질화물 반도체층에 개구부를 형성하고, 그 개구부 측면으로부터 가로 방향으로의 성장이 이루어지고 성막된 것 등을 들 수 있다.
(n측 컨택트층)
다음에, 기초층(질화물 반도체 기판) 상에 TMG, TMA, 암모니아, 불순물 가스로서 실란 가스를 이용하여, 1050 ℃로 Si를 1×1018/㎤ 도핑시킨 n형 AlGaN으로 이루어지는 n측 컨택트층을 4.5 ㎛의 막 두께로 성장시킨다. n측 컨택트층은, AlGaN 이외의 n형 질화물 반도체층으로 구성해도 되고, 예를 들면 GaN이어도 된다.
(크랙 방지층)
다음에, TMG, TMI(트리메틸인듐), 암모니아를 이용하고, 온도를 800 ℃로 하여 In0.06Ga0.94N으로 이루어지는 크랙 방지층을 0.15 ㎛의 막 두께로 성장시킨다. 또, 이 크랙 방지층은 생략 가능하다.
(n측 클래드 층)
다음에, 온도를 1050 ℃로 하고, 원료 가스에 TMA(트리메틸알루미늄), TMG 및 암모니아를 이용하여, 언도핑 AlGaN으로 이루어지는 A 층을 25 Å의 막 두께로 성장시키고, 계속해서 TMA를 멈춰, 불순물 가스로서 실란 가스를 이용하여, Si를 5×1018/㎤ 도핑한 GaN으로 이루어지는 B 층을 2.5 Å의 막 두께로 성장시킨다. 그리고 이 조작을 각각 160회 반복하여 A 층과 B 층을 교대로 적층하여, 총 막두께 8000 Å의 다층막(초격자 구조)으로 이루어지는 n측 클래드층을 성장시킨다. 이 때, 언도핑 AlGaN의 Al의 혼정비로서는, 0.05 이상 0.3 이하의 범위이면, 충분히 클래드층으로서 기능하는 굴절률 차를 형성하는 것이 가능하다. 또한, n측 클래드층은, 활성층보다도 대역 갭이 넓고, 전자를 공급할 수 있는 질화물 반도체층이면 되고, 바람직하게는 Al를 포함하는 질화물 반도체로 한다.
(n측 광가이드층)
다음에, 마찬가지의 온도로 원료 가스에 TMG 및 암모니아를 이용하여, 언도핑의 GaN으로 이루어지는 n측 광가이드층을 0.1 ㎛의 막두께로 성장시킨다. 이 층은, n형 불순물을 도핑시키더라도 된다. 가이드층에 이용되는 질화물 반도체로서는, 그 외측에 형성되는 클래드층과 비교하여, 도파로 형성에 충분한 굴절률을 갖고 있으면 되고, 단일막 또는 다층막의 어느 것이라도 된다. 구체적으로는, 발진 파장이 370 ㎚∼470 ㎚에서는 언도핑의 GaN이 바람직하고, 비교적 장파장인 영역(450 ㎚ 이상)에서는, InGaN/GaN의 다층막 구조를 이용하는 것이 바람직하다.
(활성층)
다음에, 온도를 800 ℃로 하고, 원료에 TMI(트리메틸인듐), TMG 및 암모니아를 이용하고, 불순물 가스로서 실란 가스를 이용하여, Si를 5×1018/㎤ 도핑한 In0.05Ga0.95N으로 이루어지는 장벽층을 100 Å의 막 두께로 성장시킨다. 계속해서 실란 가스를 멈추고, 언도핑의 In0.1Ga0.9N으로 이루어지는 웰층을 50 Å의 막 두께로 성장시킨다. 이 조작을 3회 반복하고, 마지막으로 장벽층을 적층시켜 총 막두께 550 Å의 다중 양자 웰 구조(MQW)의 활성층을 성장시킨다.
또한, 활성층은, In을 포함하는 질화물 반도체층을 이용하는 것이 바람직하다. 이에 따라, 자외선 및 가시 영역에서 보라색계로부터 적색계의 파장의 레이저광을 얻는 것이 가능하다. 또한, In을 포함하는 질화물 반도체층을 이용하는 경우, 활성층이 대기에 노출되면, 레이저 소자 구동 시에 있어서 매우 중대한 소자 열화를 일으키는 경우가 있다. 이것은, In의 융점이 낮기 때문에, 분해, 증발이 발생하기 쉽고 볼록부 형성 시의 에칭에 의해서 손상되어, 활성층 노출 후의 가공에 있어서 그 결정성을 유지하는 것이 곤란해지므로, 스트라이프형의 볼록부를 활성층에 달하지 않은 깊이에 형성하는 것이 바람직하다. 활성층은, 양자 웰 구조이어도 되고, 그 경우, 단일 양자 웰, 다양자 웰의 어느 것이라도 된다.
(p측 전자 폐쇄층)
다음에, 마찬가지의 온도로, 원료 가스에 TMA, TMG 및 암모니아를 이용하고, 불순물 가스로서 Cp2Mg(시클로펜타디에닐마그네슘)을 이용하여, Mg을 1×1019/㎤ 도핑한 AlGaN으로 이루어지는 p측 전자 폐쇄층을 100 Å의 막 두께로 성장시킨다.
(p측 광가이드층)
다음에, 온도를 1050 ℃로 하고, 원료 가스에 TMG 및 암모니아를 이용하여, 언도핑의 GaN으로 이루어지는 p측 광가이드층을 750 Å의 막 두께로 성장시킨다. 이 p측 광가이드층은 언도핑으로서 성장시키지만, Mg을 도핑시켜도 된다. 가이드층에 이용되는 질화물 반도체로서는, 그 외측에 형성되는 클래드층과 비교하여, 도파로 형성에 충분한 굴절률을 갖고 있으면 되고, 단일막 또는 다층막의 어느 것이라도 된다. 구체적으로는, 발진 파장이 370 ㎚∼470 ㎚에서는 언도핑의 GaN이 바람직하고, 비교적 장파장인 영역(450 ㎚ 이상)에서는, InGaN/GaN의 다층막 구조를 이용하는 것이 바람직하다.
(p측 클래드층)
계속해서, 1050 ℃에서 언도핑 Al0.16Ga0.84N으로 이루어지는 층을 25 Å의 막두께로 성장시키고, 계속해서 TMG를 멈추고, Cp2Mg를 이용하여 Mg 도핑 GaN으로 이루어지는 층을 25 Å의 막 두께로 성장시켜, 총 막두께 0.6 ㎛의 초격자층으로 이루어지는 p측 클래드층을 성장시킨다. p측 클래드층은 적어도 한쪽이 Al를 포함하는 질화물 반도체층을 포함하고, 상호 밴드갭 에너지가 다른 질화물 반도체층을 적층한 초격자로 제작한 경우, 불순물은 어느 것이나 한쪽의 층에 많이 도핑하여, 소위 변조 도핑을 행하면 결정성이 좋게 되는 경향에 있지만, 양방에 동일하게 도핑시켜도 된다. p측 클래드층은, 활성층보다도 밴드갭이 넓고, 전자를 공급할 수 있는 질화물 반도체층이면 되고, 바람직하게는 Al을 포함하는 질화물 반도체로 한다.
(p측 컨택트층)
마지막으로 1050 ℃로 p측 클래드층의 위에 Mg를 1×1020/㎤ 도핑한 p형 GaN으로 이루어지는 p측 컨택트층을 150 Å의 막 두께로 성장시킨다. p측 컨택트층은 InxAlyGa1-x-yN(x≤0, y≤0, x+y≤1)으로 구성할 수가 있고, 바람직하게는 Mg을 도핑한 GaN으로 하면 p 전극과 가장 바람직한 오믹 접촉이 얻어진다. 반응 종료 후, 반응 용기 내에서 질소 분위기 속에서 웨이퍼를 700 ℃에서 어닐링하여, p측 컨택트층을 더욱 저저항화한다.
(n측 컨택트층 노출 및 공진기면 형성)
이상과 같이 하여 질화물 반도체를 성장시켜 적층 구조체를 형성한 후, 웨이퍼를 반응 용기로부터 추출하고, 최상층의 p측 컨택트층의 표면에 SiO2으로 이루어지는 보호막을 형성하고 RIE(반응성 이온 에칭)을 이용하여 SiCl4 가스에 의해 에칭하여, n 전극을 형성시키는 n측 컨택트층의 표면을 노출시킨다. 이 때, 공진기면이 되는 활성층 단부면을 노출시켜 에칭 단부면을 공진기 단부면으로 한다.
(릿지부 형성)
다음에, 스트라이프형의 도파로 영역을 형성하기 위해서, 최상층의 p측 컨택트층의 거의 전면에 CVD 장치에 의해, Si 산화물(주로 SiO2)로 이루어지는 보호막을 0.5 ㎛의 막 두께로 형성한 후, 보호막의 위에 소정의 형상의 마스크를 걸고, RIE 장치에 의해 CF4 가스를 이용한 포토리소그래피 기술에 의해 스트라이프형의 보호막을 형성한다. 그리고, 재차 RIE에 의해 SiCl4를 이용하여, p측 컨택트층 및 p측 클래드층을 에칭하여, 스트라이프 폭 2 ㎛의 릿지부(14a)를 형성한다.
(제1 절연 보호막)
다음에, SiO2 마스크를 붙인 채로, p측 질화물 반도체층 표면에 ZrO2로 이루어지는 제1 절연막(17)을 형성한다. 이 제1 절연막(17)은, n측 오믹 전극(16) 형성면을 마스크하여 반도체층의 전면에 형성해도 된다. 또한, 후에 분할되기 쉽도록 절연막(17)을 형성시키지 않은 부분을 형성한다. 제1 절연막(17) 형성 후, 버퍼링된 액에 침지하여, 스트라이프형 볼록부(14a)의 상면에 형성한 SiO2를 용해 제거하고, 리프트오프(lift-off)법에 의해 SiO2와 함께, 릿지부(14a) 상(또한 n측 컨택트층 상)에 있는 ZrO2(17)를 제거한다. 이에 따라, 릿지부(14a)의 정상면은 노출되고, 릿지부(14a)의 측면은 ZrO2(17)로 피복된 구조가 된다.
(p측 오믹 전극)
다음에, 제1 절연 보호막(17) 상에 p측 오믹 전극(15)을 형성시킨다. p측 오믹 전극(15)은, p측 질화물 반도체층(14)보다도 내측에 형성한다. 이 p측 오믹 전극(15)은, Ni-Au로 이루어진다. 또한, 에칭에 의해 노출된 n측 컨택트층의 표면에도 스트라이프형의 n측 오믹 전극(16)을 형성시킨다. n측 오믹 전극(16)은 Ti-Al로 이루어진다. 이들을 형성 후, 각각을 산소:질소가 80:20의 비율의 분위기 속에서, 600 ℃로 어닐링함으로써, p측, n측 모두의 오믹 전극을 합금화하여, 양호한 오믹 특성을 얻는다.
(제2의 절연 보호막, 확산 방지막)
계속해서, 릿지부(14a) 양편에서 p측 오믹 전극(15) 상의 릿지에 평행한 가늘고 긴 2개의 영역, n측 오믹 전극(16)의 일부에 레지스트를 도포하여, Si 산화물(주로 SiO2)로 이루어지는 제2 절연막(18)을, 칩 분할 위치를 제외한 전면에 형성한다. 그 후, 레지스트를 리프트오프함으로써, 도 3d에 도시한 바와 같이, 2개의 개구부(18a)를 갖는 제2 절연 보호막(18)을 형성한다. 이 제2 절연 보호막(18)의 개구부(18a) 사이에 있는 영역이, 확산 방지층(30)이 된다.
(패드 전극)
다음에, 상기한 절연막을 덮도록 p측 패드 전극(19) 및 n측 패드 전극(29)이 각각 형성된다. p측 패드 전극(19)은, p측 오믹 전극(15)보다도 넓고, 또한, 제2 절연 보호막(18)보다도 좁게 형성한다. 이와 같이 형성함으로써, 제2 절연 보호막(18)에 형성된 개구부(18a)를 통하여, p측 패드 전극(19)과 p측 오믹 전극(15)이 접촉할 수 있다. p측 패드 전극(19)과 n측 패드 전극(29)은, Ni-Ti-Au로 이루어진다. 이 패드 전극은, 노출된 오믹 전극(15 및 16)과 스트라이프 형상으로 접하고 있다.
이상과 같이 하여 패드 전극을 형성한 후, 칩 분할 영역을 제외한 웨이퍼 전면에 제1 레지스트막을 형성시킨다. 계속해서, SiO2 마스크를 웨이퍼 전면에 형성한다. 또한 SiO2 마스크의 위에 제2 레지스트막을 형성시킨다. 이 때, 제2 레지스트막은, 광출사측의 공진기면 가까이까지 에칭 가능하도록 패터닝한다. 또한, 제2 레지스트막은 반도체층의 단부면에까지 달해 있어도 된다. 이와 같이 제1 레지스트-SiO2-제2 레지스트막의 순으로 마스크를 형성한 후, 우선, 에칭 가스로서 CHF3를 이용하여 SiO2를 에칭하고, 다음으로 그 SiO2의 패턴을 마스크로 하여 기판이 노출할 때까지 반도체층을 에칭한다. 반도체층의 에칭 시에는, 에칭 가스로서 SiCl4를 이용한다. 이와 같이 하여, 제2 레지스트막으로 덮어지고 있지 않은 SiO2의 노출부 및 그 밑에 있는 반도체층이 에칭된다. 계속해서, 제1 레지스트막, SiO2, 제2 레지스트막을 제거한다. 이와 같이 함으로써, 공진기 단부면으로부터 돌출하는 n형 반도체층을 갖는 단부면이 형성된다.
(바 형상으로 분할)
이상과 같이 하여 p측 오믹 전극 및 n측 오믹 전극을 형성한 후, 기판을 연마하여 기판을 포함시킨 총 막 두께를 200 ㎛로 하고, 이면에 Ti-Pt-Au로 이루어지는 백메탈을 형성시킨 후, 스트라이프형의 전극에 수직인 방향에서 기판 측으로부터 바 형상으로 분할한다. 이 바 형상으로 분할시키기 전에 기판의 이면 측으로부터 분할 위치에 대응하여 스크라이브를 넣어 두면, 후공정에서 분할시키기 쉽게 된다. 또한, 스크라이브의 방법으로서는, 커터 등의 칼을 이용한 기계적 또는 물리적 스크라이브나, YAG 레이저 등을 이용한 광학적 또는 열적 스크라이브 등을 이용하는 것이 가능하다.
(광반사측 미러)
이상과 같이 하여 바 형상으로 분할된 반도체는, 바의 한쪽에는 광출사측의 공진기면이 배열되고, 반대측에는 광반사측의 공진기면이 배열되어 있다. 이러한 수 개의 바를, 광출사측의 공진기면, 및 광반사측의 공진기면이 동일한 방향으로 향하도록 각도를 바꾼다. 계속해서, 각 바 사이에 스페이서를 삽입하여 간극이 없도록 성막 지그에 배열한다. 이와 같이 스페이서를 삽입함으로써, 소자에 형성된 전극 등에 보호막이 형성되지 않도록 할 수 있다. 우선, 광반사측의 공진기면에는 ZrO2와(SiO2/ZrO2)의 6쌍이 형성되어 미러가 된다. 이와 같이 하여 릿지 도파로형 질화물 반도체 레이저가 형성된다.
(실장)
다음에, 얻어진 릿지 도파로형 질화물 반도체 레이저를, 실장 기판 위에 페이스다운 실장한다. 실장 기판 위의 실장용 전극에는 도전성 접합제로서 Sn/Au 범프(23)가 형성되어 있고, 그 Sn/Au 범프(23)에, p측 패드 전극(19)과 n측 패드 전극(29)을 접촉시켜, 가열함으로써 레이저 칩이 실장된다.
상기한 바와 같이 하여 얻어진 질화물 반도체 레이저는, 출력이 약 60 ㎽이고, 임계값 전류는 약 40 ㎃가 된다. 종래에 비교하여 열저항 및 구동 전류가 저하함으로써 고온 동작 시의 신뢰성이 향상되고, 또한, 수명 특성도 향상한다.
<실시예 2>
실시예 2에서는, 제2 절연 보호막과 확산 방지막을 따로따로 형성하고, 확산 방지막의 재료로서 SiN을 이용한다. 이하, 제2 절연 보호막과 확산 방지막의 형성에 대하여 설명한다. 그 밖의 점은 실시예 1과 마찬가지이다.
(제2 절연 보호막)
릿지 직교 방향에서, p측 오믹 전극의 거의 전면과 n측 오믹 전극의 일부에 레지스트를 도포하고, Si 산화물(주로 SiO2)로 이루어지는 제2 절연막을, 칩 분할 위치를 제외한 전면에 형성한다. 그 후, 레지스트를 리프트오프함으로써, 릿지부를 포함하는 p측 오믹 전극의 대부분과 n측 오믹 전극의 일부가 노출되도록, 제2 절연 보호막을 형성하는 것이 가능하다.
(확산 방지막)
다음에, p측 오믹 전극 상에 있어, 릿지부의 정상면을 전부 피복하고, 또한, p측 오믹 전극의 일부가 노출되도록, SiN으로 이루어지는 확산 보호막을 형성한다. 본 실시예에서는, 이 p측 오믹 전극의 노출부에서, p측 패드 전극과 p측 오믹 전극이 접촉한다. 확산 보호막의 패터닝에는, 예를 들면, 레지스트를 이용한 리프트오프법을 사용할 수 있다.
상기한 바와 같이 하여 얻어진 질화물 반도체 레이저는, 실시예 1과 같이, 열저항 및 구동 전류가 저하함으로써 고온 동작 시의 신뢰성이 향상되고, 또한, 수명 특성도 향상된다.
(비교예)
실시예 2에 있어서, 확산 방지막을 형성하지 않는 외에는, 마찬가지로 하여 질화물 반도체 레이저를 제작한 바, 미소 전류 대역에 비(非) 발광점이 발생하고 있어, 도파로 영역 내에서 발광에 얼룩이 생기고 있었다.
<실시예 3>
릿지부의 스트라이프 폭을 5 ㎛으로 한 외에는, 실시예 1과 같이 하여 질화물 반도체 레이저를 작성하면, 출력 100 ㎽에서, 임계값 전류가 70 ㎃가 된다. 또한, 실시예 1과 같이, 열저항 및 구동 전류가 저하함으로써 고온 동작 시의 신뢰성이 향상되고, 또한, 수명 특성도 향상된다.
<실시예 4>
본 실시예에서는, 멀티스트라이프형의 레이저에 본원 발명을 적용한다. 하기에 설명하는 이외의 점에 대해서는, 실시예 1과 마찬가지이다.
우선, 도 4에 도시한 바와 같이, 스트라이프 폭 3 ㎛의 릿지부(14a)를, 2 ㎛의 간격을 두고 2개 병렬로 형성한다. 다음에, ZrO2로 이루어지는 제1 절연 보호막(17)을, 릿지부(14a)의 정상면이 노출되도록 형성한다. 그리고, 제1 절연 보호막(17) 상에, Ni-Au로 이루어지는 p측 오믹 전극(15)을 형성한다. 본 실시예에서는, p측 오믹 전극(15)은, 2개의 릿지(14a)의 정상면을 덮도록 연속으로 형성한다. 그리고, 2개의 릿지(14a)를 일체로서 보았을 때에 릿지 길이 방향에 평행한 최외측, 즉, 도 4에 있어서 좌측 릿지(14a)의 좌측 및 우측 릿지(14a)의 우측에 개구부(18a)를 갖도록, 제2 절연 보호막(18) 및 확산 방지층(30)을 형성한다. 그와 같이 하여 형성한 제2 절연 보호막(18) 및 확산 방지층(30)을 덮도록 p측 패드 전극(19)을 형성하면, 개구부(18a)를 통하여, p측 패드 전극(19)과 p측 오믹 전극(15)의 사이의 도통을 취할 수 있다.
이상과 같이 하여 형성한 레이저는, 출력이 100 ㎽에서 임계값 전류가 100 ㎃가 된다. 또, 실시예 1과 같이, 열저항 및 구동 전류가 저하함으로써 고온 동작 시의 신뢰성이 향상되고, 또한, 수명 특성도 향상된다.
이와 같이, 복수의 릿지부를 갖는 멀티스트라이프형의 레이저인 경우, p측 오믹 전극을 복수의 릿지부에 걸쳐 연속으로 형성하고, 복수 배열한 릿지부의 릿지 길이 방향에 평행한 최외측의 영역에서 p측 오믹 전극이 노출되도록 확산 방지층(30)을 형성하고, 그 최 외측의 영역에서 p측 오믹 전극과 p측 패드 전극의 도통을 취하는 것이 바람직하다. 즉, 복수의 릿지부가 배열되어 있는 경우에, 릿지부끼리의 사이의 부분에는 p측 오믹 전극과 확산 방지막을 연속하여 형성해 놓고, 복수 배열한 릿지부의 릿지 길이 방향에 평행한 최외측의 영역에서 p측 오믹 전극을 확산 방지막으로부터 노출시켜 p측 패드 전극과의 도통을 확보한다. 이에 의해, 릿지부끼리의 간격이 좁은 경우에도, 확산 방지층(30)에 의해서 개개의 릿지부의 코너부까지 유효하게 피복하면서, p측 패드 전극과 p측 오믹 전극 간의 도통을 확보하는 것이 가능하다. 따라서, 릿지부끼리의 간격을 좁게 하여, 멀티스트라이프레이저의 출사광 스폿 직경을 작게 할 수 있다.
또한, 릿지부끼리의 간격을 넓게 취하는 것이 가능한 경우나, 확산 방지층(30)에 의해서 릿지부의 코너부까지를 피복할 필요가 없는 경우에는, p측 오믹 전극이나 확산 방지막을 불연속으로 형성하고, 개개의 릿지부(14a)의 양편에서, p측 오믹 전극과 p측 패드 전극의 도통을 취하여도 된다.
<실시예 5>
본 실시예에서는, 질화갈륨계가 아니고, 갈륨비소계 화합물 반도체를 이용한 레이저에 본원 발명을 적용한다. 본 실시예는, 기판 이면에 n 전극이 형성되어 있는 점에서 실시예 1 내지 4와 서로 다르다. 그러나, p 전극 측을 하측으로 하여 실장을 행하기 때문에, 실시예 1 내지 4와 같이 본원 발명을 적용할 수 있다.
n-InGaP 기판의 위에, n-InP 클래드층, n-InGaAsP 가이드층, InGaAsP 활성층, p-InGaAsP 가이드층, p-InP 클래드층, p-InGaAsP 컨택트층을 적층하고, p-InP 클래드층의 도중까지 에칭함으로써 릿지부를 형성한다. Au/Zn으로 이루어지는 p측 오믹 전극을 p-InGaAsP 컨택트층의 위에 형성하고, Au/Ge로 이루어지는 n측 오믹 전극을 n-InGaP 기판의 이면에 형성한다. 그리고, p측 오믹 전극 상에, p측 오믹 전극과 p-InGaAsP 컨택트층의 접합부를 덮도록 SiO2 등으로 이루어지는 확산 방지막을 형성한다. 그리고, p측 오믹 전극 및 n측 오믹 전극 상에 패드 전극을 형성한 후, p측을 하측으로 하여, 실장용 기판 또는 리드 프레임의 위에 본딩을 행하고, n측 패드 전극에 대해서는 별도 본딩을 행한다. 또한, p 전극 측을 하측으로 하는 것은, GaAs는 GaN 보다도 열 도전율이 나쁘기 때문에, 활성층에 가까운 p형 층으로부터 방열하는 것이 유리하기 때문이다.
이와 같이 하여 제작한 GaAs 레이저는, 종래의 확산 방지막을 형성하지 않는 경우에 비교하여, 소자 수명이 향상된다.
또한, 지금까지 GaN 또는 GaAs 릿지 도파로형 반도체 레이저에 본원 발명을 적용한 경우에 대해 설명하였지만, 본 발명은 이들에 한정되지 않는다. 예를 들면, GaN나 GaAs 이외의 Ⅲ-V 족 화합물 반도체나, InP, ZnSe 등의 Ⅱ-Ⅵ 족 화합물 반도체로 이루어지는 릿지 도파로형 반도체 레이저에 대해서도, 상기 구체예와 같이 하여 본 발명을 적용할 수 있다.
본 발명은, 이상 설명한 바와 같이 구성되어 있기 때문에, 실장 시에 이용하는 도전성 접합제의 p측 오믹 전극에의 확산이나, 릿지부에서의 절연 보호막이나 p형 전극의 박리를 억제할 수 있다. 따라서, 릿지 도파로형 반도체 레이저에 있어서, 실장 시에 생기는 레이저 특성 이상이나 수명 특성의 열화를 방지할 수 있다.
<산업 상의 이용 가능성>
본 발명은, 레이저 소자를 생성하는 것이 가능한 모든 디바이스, 예를 들면, CD 플레이어, MD 플레이어, 각종 게임기기, DVD 플레이어, 전화 회선이나 해저 케이블 등의 기간 라인/광통신 시스템, 레이저 메스, 레이저 치료기, 레이저 지압기 등의 의료기기, 레이저 빔 프린터, 디스플레이 등의 인쇄기, 각종 측정기, 레이저 수준기, 레이저 길이 측정기, 레이저 스피드 건, 레이저 온도계 등의 광센싱 기기, 레이저 전력 수송기 등의 여러 가지 분야에서 이용할 수 있다.
도 1은 본 발명의 실시예 1에 따른 릿지 도파로형 레이저가 실장용 기판에 실장되어 있는 모습을 도시하는 모식 단면도.
도 2는 본 발명의 실시예 1에 따른 릿지 도파로형 레이저의 릿지부 근방의 구조를 도시하는 모식 단면도.
도 3은 본 발명의 실시예 2에 따른 릿지 도파로형 레이저의 p측 반도체층의 부분을 상면에서 본 도면으로서, 전극 등을 형성하는 공정을 도시하는 도면.
도 4는 본 발명의 실시예 4에 따른 릿지 도파로형 레이저의 릿지부 근방의 구조를 도시하는 모식 단면도.
도 5는 종래의 릿지 도파로형 질화물 반도체 레이저의 일례를 도시하는 모식 단면도.
도 6은 종래의 질화물 반도체 레이저의 릿지부 근방의 구조를 도시하는 모식 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 반도체 레이저
11 : 기판
12 : n형 질화물 반도체층
13 : 활성층
14 : p형 질화물 반도체층
14a : 릿지부
15 : p측 오믹전극
16 : n측 오믹 전극
17: 제1 보호 절연막
18: 제2 보호 절연막
19 : p측 패드 전극
20 : 실장 기판
21, 22 : 실장 기판 위의 전극
23 : 도전성 접합제(땜납 범프)
30 : 확산 방지층

Claims (12)

  1. 활성층을 사이에 둔 n측 반도체층 및 p측 반도체층과,
    상기 p측 반도체층에 형성된 도파로 형성용의 릿지부와,
    상기 릿지부를 그 정상면의 적어도 일부가 노출되도록 덮는 절연 보호막과,
    상기 절연 보호막으로부터 노출된 릿지부에 오믹 접촉한 p측 오믹 전극과,
    상기 p측 오믹 전극에 전기 접촉하도록 형성된 p측 패드 전극을 포함하는 릿지 도파로형 반도체 레이저에 있어서,
    상기 p측 오믹 전극과 상기 p측 패드 전극의 사이에 중간층이 형성되고,
    상기 중간층은 적어도 상기 절연 보호막으로부터 노출된 상기 릿지부를 덮으며,
    상기 중간층은 절연성 재료로 이루어지는 것을 특징으로 하는 릿지 도파로형 반도체 레이저.
  2. 제1항에 있어서, 상기 중간층은 저융점 금속의 확산을 방지하는 것이 가능한 확산 방지층인 것을 특징으로 하는 릿지 도파로형 반도체 레이저.
  3. 제1항 또는 제2항에 있어서, 상기 중간층은 밀착성을 조정하는 것이 가능한 완충층인 것을 특징으로 하는 릿지 도파로형 반도체 레이저.
  4. 제1항 또는 제2항에 있어서, 상기 중간층이 또한 상기 릿지부의 측면도 덮도록 형성된 것을 특징으로 하는 릿지 도파로형 반도체 레이저.
  5. 제1항 또는 제2항에 있어서, 상기 중간층은 산화물 또는 질화물에서 선택된 1종인 것을 특징으로 하는 릿지 도파로형 반도체 레이저.
  6. 삭제
  7. 제1항 또는 제2항에 있어서, 상기 중간층은 SiO2, TiO2, ZrO2, AlN, SiN으로 이루어지는 군 중에서 선택된 적어도 1종인 것을 특징으로 하는 릿지 도파로형 반도체 레이저.
  8. 제1항 또는 제2항에 있어서, 상기 중간층은 단층 또는 2층 이상의 다층인 것을 특징으로 하는 릿지 도파로형 반도체 레이저.
  9. 제1항 또는 제2항에 있어서, 상기 절연 보호막의 위에 제2 절연 보호막이 형성되어 있고, 상기 중간층은 상기 제2 절연 보호막과 동일 조성으로 이루어지는 것을 특징으로 하는 릿지 도파로형 반도체 레이저.
  10. 제1항 또는 제2항에 있어서, 상기 중간층은 상기 릿지의 좌우에서 거의 동일한 길이인 것을 특징으로 하는 릿지 도파로형 반도체 레이저.
  11. 제1항 또는 제2항에 있어서, 상기 릿지부 근방에서 상기 p측 패드 전극에 저융점 금속을 포함하는 도전성 접합제가 본딩된 것을 특징으로 하는 릿지 도파로형 반도체 레이저.
  12. 제1항 또는 제2항에 있어서, 상기 릿지 도파로형 반도체 레이저의 반도체층은 질화물 반도체(InxAlyGa1-x-yN, 0≤x, 0≤y, x+y≤1)로 이루어지는 것을 특징으로 하는 릿지 도파로형 반도체 레이저.
KR1020030083459A 2002-11-25 2003-11-24 릿지 도파로형 반도체 레이저 KR100599362B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002340625 2002-11-25
JPJP-P-2002-00340625 2002-11-25
JPJP-P-2003-00305555 2003-08-28
JP2003305555 2003-08-28

Publications (2)

Publication Number Publication Date
KR20040045368A KR20040045368A (ko) 2004-06-01
KR100599362B1 true KR100599362B1 (ko) 2006-07-12

Family

ID=32232733

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030083459A KR100599362B1 (ko) 2002-11-25 2003-11-24 릿지 도파로형 반도체 레이저

Country Status (7)

Country Link
US (1) US7072374B2 (ko)
EP (1) EP1422798B1 (ko)
KR (1) KR100599362B1 (ko)
CN (2) CN2724266Y (ko)
AT (1) ATE334492T1 (ko)
DE (1) DE60307025T2 (ko)
TW (1) TWI303909B (ko)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI303909B (en) * 2002-11-25 2008-12-01 Nichia Corp Ridge waveguide semiconductor laser diode
KR100964399B1 (ko) * 2003-03-08 2010-06-17 삼성전자주식회사 반도체 레이저 다이오드 및 이를 채용한 반도체 레이저다이오드 조립체
KR100744933B1 (ko) * 2003-10-13 2007-08-01 삼성전기주식회사 실리콘 기판 상에 형성된 질화물 반도체 및 그 제조 방법
JP4580633B2 (ja) * 2003-11-14 2010-11-17 スタンレー電気株式会社 半導体装置及びその製造方法
EP1699121B1 (en) * 2003-12-15 2014-04-30 The Furukawa Electric Co., Ltd. Semiconductor device manufacturing method
US9166130B2 (en) 2012-10-24 2015-10-20 Spectrasensors, Inc. Solderless mounting for semiconductor lasers
JP4704703B2 (ja) * 2004-07-07 2011-06-22 株式会社リコー アレイ型半導体レーザ装置
JP4956928B2 (ja) * 2004-09-28 2012-06-20 日亜化学工業株式会社 半導体装置
US8802465B2 (en) 2005-01-11 2014-08-12 SemiLEDs Optoelectronics Co., Ltd. Method for handling a semiconductor wafer assembly
US8318519B2 (en) * 2005-01-11 2012-11-27 SemiLEDs Optoelectronics Co., Ltd. Method for handling a semiconductor wafer assembly
JP2006269581A (ja) * 2005-03-23 2006-10-05 Mitsubishi Electric Corp 半導体レーザ装置
JP2006303299A (ja) * 2005-04-22 2006-11-02 Sharp Corp 半導体レーザ
KR101100425B1 (ko) * 2005-05-07 2011-12-30 삼성전자주식회사 반도체 레이저 다이오드 및 그 제조방법
US8674375B2 (en) * 2005-07-21 2014-03-18 Cree, Inc. Roughened high refractive index layer/LED for high light extraction
JP2007151807A (ja) * 2005-12-05 2007-06-21 Univ Meijo 半導体発光素子による光線治療方法、及び半導体発光素子による光線治療システム
JP4535997B2 (ja) * 2005-12-09 2010-09-01 シャープ株式会社 窒化物半導体レーザ素子およびその製造方法
WO2007126094A1 (ja) * 2006-05-02 2007-11-08 Mitsubishi Chemical Corporation 半導体発光素子
JP5150149B2 (ja) * 2007-07-03 2013-02-20 シャープ株式会社 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
JP4933370B2 (ja) * 2007-07-17 2012-05-16 株式会社リコー アレイ型半導体レーザ装置の組み立て方法
JP2009188273A (ja) * 2008-02-07 2009-08-20 Rohm Co Ltd ジャンクションダウン型の光半導体素子及び光半導体装置
JP4697488B2 (ja) * 2008-08-22 2011-06-08 ソニー株式会社 マルチビーム半導体レーザ
JP2010267731A (ja) * 2009-05-13 2010-11-25 Panasonic Corp 窒化物半導体レーザ装置
US20100327300A1 (en) * 2009-06-25 2010-12-30 Koninklijke Philips Electronics N.V. Contact for a semiconductor light emitting device
KR101802406B1 (ko) 2009-11-27 2017-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
KR101047652B1 (ko) 2009-12-18 2011-07-07 엘지이노텍 주식회사 발광소자 및 그 제조방법
US9166364B2 (en) * 2011-02-14 2015-10-20 Spectrasensors, Inc. Semiconductor laser mounting with intact diffusion barrier layer
US9368934B2 (en) 2011-02-14 2016-06-14 Spectrasensors, Inc. Semiconductor laser mounting for improved frequency stability
WO2013005759A1 (ja) * 2011-07-05 2013-01-10 日亜化学工業株式会社 半導体レーザ素子
JP6160141B2 (ja) * 2012-03-22 2017-07-12 日亜化学工業株式会社 半導体レーザ装置
CN102882124B (zh) * 2012-10-11 2014-08-06 长春理工大学 一种适用于倒焊装的半导体激光器芯片结构
US9601557B2 (en) * 2012-11-16 2017-03-21 Apple Inc. Flexible display
EP2741381B1 (en) 2012-12-06 2020-05-06 Nichia Corporation Semiconductor laser element
US9600112B2 (en) 2014-10-10 2017-03-21 Apple Inc. Signal trace patterns for flexible substrates
DE102015119146A1 (de) * 2015-11-06 2017-05-11 Osram Opto Semiconductors Gmbh Halbleiterlaser und Verfahren zum Herstellen eines Halbleiterlasers sowie Wafer
JP6934868B2 (ja) * 2016-07-14 2021-09-15 パナソニック株式会社 窒化物半導体レーザ及び窒化物半導体レーザ装置
KR102550007B1 (ko) * 2016-11-30 2023-07-03 서울바이오시스 주식회사 복수의 발광셀들을 가지는 발광 다이오드
KR20180075733A (ko) 2016-12-26 2018-07-05 엘지디스플레이 주식회사 플렉서블 표시장치
DE102016125857B4 (de) 2016-12-29 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterlaserdiode
KR102544296B1 (ko) * 2018-09-13 2023-06-16 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 표면발광레이저 소자 및 이를 구비한 표면발광레이저 장치
WO2020110719A1 (ja) 2018-11-29 2020-06-04 パナソニックセミコンダクターソリューションズ株式会社 窒化物系半導体発光素子及びその製造方法
JP6940572B2 (ja) * 2019-01-29 2021-09-29 シャープ株式会社 窒化物半導体レーザ素子および半導体レーザ装置
CN110518066B (zh) * 2019-08-13 2022-08-02 深圳市矽赫科技有限公司 一种半导体欧姆接触结构
CN110620169B (zh) * 2019-09-10 2020-08-28 北京工业大学 一种基于共振腔的横向电流限制高效率发光二极管
CN112636177B (zh) * 2020-12-18 2022-06-24 中国科学院半导体研究所 改善大功率太赫兹半导体激光器散热的封装结构

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4424527A (en) * 1981-07-31 1984-01-03 Optical Information Systems, Inc. Bonding pad metallization for semiconductor devices
JPH03145178A (ja) * 1989-10-30 1991-06-20 Nec Corp 半導体発光装置とその製造方法
US5436466A (en) * 1992-08-19 1995-07-25 Goldstar Co., Ltd. Semiconductor laser diode
US5429680A (en) * 1993-11-19 1995-07-04 Fuschetti; Dean F. Thermoelectric heat pump
US5559817A (en) * 1994-11-23 1996-09-24 Lucent Technologies Inc. Complaint layer metallization
JP4018177B2 (ja) * 1996-09-06 2007-12-05 株式会社東芝 窒化ガリウム系化合物半導体発光素子
JP3348024B2 (ja) 1998-08-17 2002-11-20 松下電器産業株式会社 半導体レーザ装置
US6590322B2 (en) * 2000-01-07 2003-07-08 The United States Of America As Represented By The Secretary Of The Navy Low gate current field emitter cell and array with vertical thin-film-edge emitter
PL202938B1 (pl) 2000-02-16 2009-08-31 Nichia Corp Azotkowe półprzewodnikowe urządzenie laserowe
JP2002094181A (ja) * 2000-09-14 2002-03-29 Sony Corp 半導体レーザ素子及びその作製方法
ATE448589T1 (de) 2001-04-12 2009-11-15 Nichia Corp Halbleiterelement aus galliumnitridzusammensetzung
EP1545753B1 (en) 2002-08-13 2009-08-12 Itt Manufacturing Enterprises, Inc. Membrane strip diffuser for wastewater treatment
TWI303909B (en) * 2002-11-25 2008-12-01 Nichia Corp Ridge waveguide semiconductor laser diode

Also Published As

Publication number Publication date
EP1422798A1 (en) 2004-05-26
EP1422798B1 (en) 2006-07-26
KR20040045368A (ko) 2004-06-01
CN1272886C (zh) 2006-08-30
DE60307025T2 (de) 2007-02-22
US7072374B2 (en) 2006-07-04
TWI303909B (en) 2008-12-01
CN2724266Y (zh) 2005-09-07
CN1503416A (zh) 2004-06-09
ATE334492T1 (de) 2006-08-15
TW200415832A (en) 2004-08-16
US20040161010A1 (en) 2004-08-19
DE60307025D1 (de) 2006-09-07

Similar Documents

Publication Publication Date Title
KR100599362B1 (ko) 릿지 도파로형 반도체 레이저
JP4547933B2 (ja) 窒化物半導体素子
KR100671924B1 (ko) 질화물 반도체 소자
KR100753146B1 (ko) 질화물반도체 레이저소자
US7751454B2 (en) Semiconductor laser having protruding portion
JP5036617B2 (ja) 窒化物系半導体発光素子
US6185238B1 (en) Nitride compound semiconductor laser and its manufacturing method
US7745839B2 (en) Double wavelength semiconductor light emitting device and method of manufacturing the same
JP4529372B2 (ja) 半導体レーザ素子
WO2005006506A1 (ja) 窒化物半導体レーザ素子及びそれを用いたレーザー装置
JP3496512B2 (ja) 窒化物半導体素子
US20110177634A1 (en) Edge-Emitting Semiconductor Laser Chip
JP4337520B2 (ja) リッジ導波路型半導体レーザ
JP4043087B2 (ja) 窒化物半導体素子の製造方法及び窒化物半導体素子
JP4162560B2 (ja) 窒化物系半導体発光素子
JP2000196201A (ja) 窒化物半導体レ―ザ素子
JP4100013B2 (ja) 窒化物半導体レーザ素子及びその製造方法
JP4626143B2 (ja) 半導体レーザ素子の製造方法及び半導体レーザ素子
JP3347633B2 (ja) 半導体素子およびその製造方法
JP5010096B2 (ja) 窒化物半導体レーザ素子及びそれを用いたｌｄ装置
JP2005101536A (ja) 窒化物半導体レーザ素子
US20070131939A1 (en) Semiconductor laser and method for manufacturing the same
JP2004281431A (ja) 窒化物半導体レーザ素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130513

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140605

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150422

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160616

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 14