JPH0214584A - 自己走査形発光素子アレイ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は発光素子を同一基板上に集積した発光素子アレ
イへの自己走査機能の付与と、その駆動の簡略化に関す
るものである。

［従来の技術］ 発光素子の代表的なものとしてＬ　Ｅ　Ｄ　（Ｌｉｇｈ
ｔＥｍｉｔｔｉｎｇＤｉｏｄｅ）及びＬ　Ｄ　（Ｌａｓ
ｅｒ　Ｄｉｏｄｅ）が知られている。

ＬＥＤは化合物半導体（ＧａＡｓ、　　ＧａＰ、　　Ａ
ｌＧａＡｓ等）のＰＮまたはＰＩＮ接合を形成し、これ
に順方向電圧を加えることにより接合内部にキャリアを
注入、その再結合の過程で生じろ発光現象を利用するも
のである。

またＬＤはこのＬＥＤ内部に導波路を設けた構造となっ
ている。あるしきい値電流以上のｉｆｆ流をながすと注
入される電子−正孔対が増加し反転分布状態となり、誘
導放射による光子の増倍（利１５）が発生し、へき開面
などを利用した平行な反射鎮で発生した光が再び活性層
に帰還されレーザ発振が起こる。そして導波路の端面か
らレーザ光が出ていくものである。

これらＬＥＤ、ＬＤと同じ発光メカニズムを有する発光
素子として発光機能を持つ負性抵抗素子（発光サイリス
タ、レーザサイリスタ等）も知られている。　　発光サ
イリスタは先に述べたような化合物半導体でＰＮＰＮ構
造を作るものであり、シリコンではサイリスタとして実
用化されている（青木昌冶編著、　「発光ダイオード」
工業調査会、ｐ９１６７〜１６９参照）。

この発光サイリスタの基本構造及び電流−電圧特性を第
１２図、第１３図に示す。第１２図に示す構造はＮ形Ｇ
ａＡｓ基板上にＰＮＰＮ構造を形成したもので通常のサ
イリスタとまったく同じ構成である。第１３図も同様に
通常のサイリスタとまったく同じＳ字形負性抵抗を表し
ている。サイリスタも第１２図の２端子のみでなく、第
１４図に示す３端子サイリスタも知られている。この３
端子サイリスタのゲートはＯＮ電圧を制御する働きを持
ち、ＯＮ電圧はゲート電圧に拡散電位を加えた電圧とな
る。またＯＮＬ／た後、ゲート電極はカソード電圧とほ
ぼ一致するようになる。カソードｆｔ、極が接地されて
いればゲート社極は零ボルトとなる。またこの発光サイ
リスタは外部から光を入射することによりそのしきい電
圧が低下することが知られている。

さらにこの発光サイリスタの中に導波路を設けＬＤとま
ったく同じ原理でレーザサイリスタを形成する事もでき
る（田代他、　１９８７年秋応用物理学会講演、番号１
ａｐ−ＺＧ−１０）。

これらの様な発光素子、特にＬＥＤは化合物半導体基板
土に多数個作られ、切断されて一つづつの発光素子とし
てパッケージジグされ販売されている。また密着イメー
ジセンサ用及びプリンタ用光源としてのＬＥＤは一つの
チップ玉に複数個のＬＥＤを並べたＬＥＤアレイとして
販売されている・ 一方密着形イメージセンサ、ＬＥＤプリンタ等では読み
取るポイント、書き込むポイントを指定するため、これ
ら発光素子による発光点の走査機能（光走査機能）が必
要である。

しかし、これらの従来の発光素子を用いて光走査を行う
ためには、ＬＥＤプレイのなかに作られている一つ一つ
のＬＥＤをワイヤボンディング等の技術により駆動ＩＣ
に接続し、このＩＣで一つ一つのＬＥＤを駆動させてや
る必要があった。このためＬＥＤの数が多い場合、同数
のワイヤボンディングが必要で、かつ、駆動ＩＣも数多
く必要となりコストが高くなってしまうという欠点があ
った。これは駆動ＩＣを設置するスペースを確保するこ
とが必要となり、コンパクト化が困難という欠点を誘発
していた。またＬＥＤを並べるピッチもワイヤボンディ
ングの技術で定まり、短ピツチ化が雅しいという欠点が
あった。

そこで発明者らは、発光素子アレイ自身に自己走査機能
をもたせることにより、先に挙げたワイヤボンディング
の数の問題、駆動１ｃの問題、コンパクト化、短ピツチ
化の間Ｍを解決する発明を行ない、先に出願した。　（
特願昭６３−６１５３９２「発光素子アレイとその駆動
方法」）この、先の発明の内容を以下簡単に記す。

先の発明の主旨は、発光素子のターンオン電圧または電
流が、べつの発光素子のＯＮ状態によって影響を受ける
よう、即ち、相互作用をするよう構成することにより発
光の自己走査機能を実現することである。

第１５図に先の発明の実施例の第１の例を示す。

これは発光素子として先に述べた発光サイリスタを用い
、発生した光の一部が隣接する発光サイリスタに入射す
るよう構成したもので、光が入った発光サイリスタの０
ＮＴＬ圧が低下する現象を利用するものである。今転送
グロックパルスφ３がハイレベルとなり、発光サイリス
タＴ（０）がＯＮしているとする。このためその両側に
位置する発光サイリスタＴ（−Ｄ、Ｔ　（１）のＯＮ電
圧が低下する。このため次の転送りロックパルスφ１に
ハイレヘルエ圧が印可されるとＴり１）のみＯＮさせる
事が可（）ヒとなる。これから自己走査を行なうことが
できる。

第１６図に第１５（７Ｉの構成のデバイス構造を示す。

Ｎ形ＧａＡｓ基板上にＰ形（２３）、Ｎ形（２２）、Ｐ
形（２１）からなる発光サイリスタを設け、それぞれの
Ｐ形（２１）１ｍに接触した電極（４０）に転送りロッ
クラインを接続した構成となっている。動作は先に説明
した通りである。

第１７（２）に先の発明の実施例の第２の例を示す。

第１４図に示した三端子サイリスタのゲート端子を図中
ＲＬ、Ｒ１でお互いに接続した構成である。

今φ３がハイレベル電圧となりＴ（０）がＯＮ状態にな
っているとする。このときノードＧ＠はほぼ零ボルトと
なっている。すると抵抗ネットワークから電流が流れ、
’ｒ（０）に近いノードが最も電圧が引き下げられ、１
寵れていくほど影響は少なくなる０次の転送りロックφ
１にハイレベル電圧が加わるとＴ（１）とＴ　（−２）
がＯＮ可能となるが、ノードＧ１のほうがノート’Ｇ−
２より低い電圧となっているため、Ｔ（１）のみをＯＮ
させることができる。

これから自己走査を行なうことができる。

以上簡単に説明した先の発明により、ワイヤボンディン
グの数の問題、駆動ＩＣの問題、コンパクト化、短ピツ
チ化の問題等を解決することが可能となった。

［発明が解決しようとする課題］ 第１５図および第１６図の構成例（光結合による方法）
ではＯＮ発光素子から出射する光速な左右で変えること
により転送りロック数を２つに減少させることができる
。

しかしながら第１７図に示した構成例（電気的接続によ
る方法）では２相駆動化はできない、このため転送動作
をさせるための駆動回路がそれほと簡単化出来ないとい
う欠点があった。

［課Ｊを解決するための手段］ 本発明は電気的手段により接続する方法を改良し、電気
的手段により接続する方法によっても、２相の転送りロ
ック数で転送動作を可能とするものである。

本発明は上記問題点を解決するためになされたものであ
って、 ａ、　　Ｌ／きい電圧もしくはしきいＴ１流が外部から
制御可能な制御電極をそれぞれ有する発光素子を多数個
、一次元、二次元、もしくは三次元的に配列し、 ｂ、各発光素子の制御電極を近傍に位置する少なくとも
２つの発光素子の制御電極と互いに電気的手段にて接続
したネットワーク配線を形成し、ｃ、各発光素子に、外
部から電圧もしくは電流を印加するクロックラインを接
続させた、発光素子アレイであって・ 該電気的手段として、電圧もしくはｆｌｉ流の一方向性
を持つ電気素子を用い、該ネットワーク配線に電圧もし
くは電流が一定方向で流れるようにさせたことを特徴と
する発光素子アレイである。

本発明においては、転送りロックを２相化するために、
先の発明の例で示したような抵抗のみを介した電気的接
続方法を取らず、ダイオード、　トランジスタ等を介し
た電気的接続方法を用いる。

本発明によるとダイオード、　トランジスタ等の特性の
一方向性、非対象性を利用し、転送りロックを２相化す
ることができる。

本発明に使用する発光素子としてはしきい電圧もしくは
しさい電流が外部から制御可能な発光素子であれば、任
意の素子が使用できる。なかでも、例えばＰ導電形半導
体領域及びＮ導電形半導体領域を複数積層した発光素子
等の負性抵抗を有する発光素子を用いることが望ましい
。

また本発明に使用する電圧もしくは電流の一方向性を持
つ素子としてダイオード、　トランジスタを用いてもよ
い。

さらには、これらのダイオード、トランジスタを、発光
素子を形成している第１導電形半導体部及び第２導電形
半導体部（Ｐ形、Ｎ形層）を用いて（朝み合わせて）形
成することにより、ＦｊＩ　！ｌｕな製造方法にて、本
発明を実現できる。

［作用］ 本発明では一方向性を持ったダイオード、　トランジス
タ等を介して、発光素子間の？！！気的接続を行なうこ
とにより、実施例にて詳纏に説明する敷うに２相の転送
りロックにて自己走査を行なうことが可能となる。

口実絶倒］ 〈実施例１〉 ここで説明する実施例１は電気的接続の方法としてダイ
オードを用いるものである。

実施例１の原理の等価回路図を第１図に示す。

これは発光しきい電圧、電流が外部から制御できる発光
素子の一例として、最もａＬ＄的な三端子の発光サイリ
スタを用いた場合を表している。Ｔ（−２）〜Ｔ　（＋
２）は発光サイリスタの番号であり、それらが−列に並
べられた構成となっている。Ｇ−２〜Ｇ＋２はＴ　（−
２）〜Ｔ　（＋２）のそれぞれの発光サイリスタのイー
）？！極を表すＩＩＲＬはゲート電極の負荷抵抗を表し
、Ｄ−２〜Ｄ２は電気的相互作用を行なうダイオードを
表す。また■Ｇｋは電源゛電圧を表す。各単体発光サイ
リスタのアノード電極に２本の転送りロックライン（φ
１、φ２）がそれぞれ１素子おきに接続される。

動作を説明する。まず転送りロックφ２がハイレベルと
なり、発光素子Ｔ（０）がＯＮしているとする。

この時、３端子サイリスタの特性からイー）”ｌＦ［ｉ
Ｇａは零ボルト近くまで引き下げられる（シリコンサイ
リスタの場合約１ボルトである）。Ｖｌ）Ｋを５Ｖとす
ると、抵抗ＲＬ、　　ダイオードＤ−２〜Ｄ２のネット
ワークから各発光サイリスタのゲート電圧が決まる。そ
して発光素子Ｔ（０）に近い素子のゲート電圧が最も低
下し、以降順にＴ（０）から離れるに従いゲート電圧は
上昇していく。しかしながら、ダイオード特性の一方向
性、非対象性から電圧を下げる効果はＴ（０）の右半分
しか働かない。即ちＧはＧ＠にたいし、ダイオードの順
方向立ち上がり電圧Ｖｄｒだけ高い電圧に設定され、Ｇ
２はＧｕこたいし、さらにダイオードの順方向立ち上が
り電圧■、「だけ高い電圧に設定される。−万人半分に
相当するＧ−＋はダイオードＤ−＋が逆バイアスとなっ
ているため電流が流れず、従ってＶａＫと同電位となる
。次の転送りロックパルスφ１は最近接のＴ（１）、Ｔ
　（−１）及びＴ（３）、Ｔ　（−３）等に加わるが、
これらの中で最も０Ｎｆｌ！圧が低い素子はＴ　（１）
で、約２Ｖｄ「である。次に低い素子はＴ（３）であり
、約４Ｖａ＋となる。Ｔ　（−１）、Ｔ　（−３）（７
）　ＯＮ電圧は約ＶＧＫ＋Ｖｄｌとなる。以上から転送
りロックパルスのハイレベル電圧を２ｖｄ「から４Ｖａ
＋の間に設定しておけばＴ　（１）のみＯＮさせること
ができ、転送動作を行なうことができる。

尚本実施例の等価回路図において、発光サイリスタのゲ
ート電極間を結ぶ素子としてダイオードのみを挙げてい
るが、このダイオードに直列に抵抗を加えても良い。こ
の場合Ｇ＠とＧ１との電位差がダイオードの立ち上がり
電圧Ｖａ「以上となり、転送動作可能なりロックハイレ
ベル電圧範囲を拡大できる。

本実施例では転送りロックパルスが２相の場合で動作を
説明したが、３相以上であってももちろん動作する。さ
らに第１図では発光素子を一列に並べているが、配列を
直線にする・ｔ・要はなく、応用によって蛇行させても
よいし、途中から二列以上に増やすことも可能である。

またこの説明では発光サイリスタに限定して説明したが
同様な機能を持つデバイスであればこれに限られず何で
あっても良い０本考案の別の実施例でも説明するが、発
光素子としてレーザサイリスタであってもよい。

この駆動方法は発光素子な鎖体部品で構成してもよく、
また次の実施例で示すようになんらかの方法により集積
化してもよい。

〈実施例２〉 実施例１では等価回路を示し説明したが、実施例２では
実施例１を集積化して作成する場合の構成についての実
施例を説明するものである０本実施例の要点は電気的結
合を行なうためのダイオードを発光素子の一部を利用し
て設けることにより、発光サイリスタと同じ工程で、ダ
イオードまで形成することのできる構造にある。

本発明の構造概念図を第２図に示す。接地されたＮ形Ｇ
ａＡｓ基板（１）上にＮ形半導体Ｉｉ！！（２４）、Ｐ
形半導体層（２：３　’）、Ｎ形半導体層（２２）、Ｐ
形半導体層（２１）の各ｒΔを形成する。そしてホトリ
ソグラフィ等及びエツチングにより、各単体発光素子に
分離する（分離溝（５０））、’ｒ（−１）〜Ｔ　（＋
１）はこれらの単体発光素子の番号を表す。

７ノード電４ｆｆ＋（４０）はＰ形半導体層（２１）と
オーミック接触を有し、ゲート電極（４１）はｎ形半導
体層づ（２２）とオーミック接触を有する。

絶縁！（３０）は素子と配線との短絡を防ぐためのもの
であり、同時に特性劣化を防ぐための保護膜でもある。

絶紗層（３０）は発光サイリスタの発光波長の光がよく
通る材質をもちいることが望ましい。Ｎ形ＧａＡε基板
（１）はこのサイリスタのカソードとして働く。各単体
発光素子のアノード電極（４０）に２木の転送りロック
ライン（φ１、φ２）がそれぞれ１素子おきに接続され
る。またゲート電極には負荷抵抗ＲＬが接続される。一
方各素子間に光結合が発生すると本実施例の転送動作が
影響されることがある。これを防止するため、ゲート電
極の一部を発光素子間の分離溝のなかに入れ、光結合を
防止する構造としている。

本実施例の構成は実施例１（第１図）に示した等価回路
と全く同じ構成であり、全く同じ動作をする。従って、
転送りロックφ１、φ２のハイレベル電圧を交互に互い
に少しづつ重なるように設定すれば、発光サイリスタの
ＯＮ状態は順次転送されていく。即ち、発光点が順次転
送される６本実施例によると、従来ではできなかった集
積化された電位結合による２相駆動自己走査形発光素子
アレイを実現することができる。

本実施例では転送りロックパルスとして、φ１、φ２の
２相を想定したが、より安定な転送動作を求める場合に
はこれを３相、４相と増加させてもよい。

また本実施例では発光サイリスタの構造を最も簡単な場
合について示したが、発光効率を上げるために、より複
雑な構造、Ｍ構成を導入することも本発明の範囲に含ま
れる。その具体的な例としてダブルへテロ構造の採用が
挙げられる。−例を第１８図に示す（田代他１９８７年
春応用物理学会講演、番号２８ｐ−ＺＥ−８）　、　　
これはＮ形ＧａＡｓ基板上に０．　５μｍのＮ形ＧａＡ
、ｓＰ！を積み、その上にバンドギャップの広いＮ形Ａ
ｌＧａＡｓを１μｍ、　　Ｐ形Ｇ　ａＡ　ｓＨを５μｍ
ｗ、Ｎ形Ｇ　ａＡ　ｓＦｌを１μ本　バンドギャップの
広いＰ形ＡｌＧａＡｓを１μｍ、そして取り出し電極と
のオーミック接触をとるためのＰ形ＧａＡｓ層を０．１
５μ層積層した構成である０発光層は間に挟まれた、　
１μｍのＮ形ｃ　ａＡ　ｓＮである。これは注入された
電子、正孔がバンドギャップの狭いＧ　ａＡ　５ＦＩＩ
に閉じ込められ、この領域で再結合し発光する。

またここではＰＮＰＮのサイリスタ構成を例に説明した
が、この電位を検知し、しきい電圧が低下し、これを利
用して転送動作を行わせるという構成は、ＰＮＰＮｉ成
のみに限られず、その機能が達成できる素子であれば特
に限定されない０例えば、ＰＮＰＮ４層構成でなく、６
Ｎ以上の構成でも同様な効果を期待でき、まったく同様
な自己走査機能を達成することが可能である。さらには
静′Ｆ８誘導（Ｓｌ）サイリスタまたは電界制御サイリ
スタ（ＦＣＴ）と呼ばれるサイリスタを用いてもまった
く同様であり、本発明に含まれるものである。このＳＩ
サイリスタまたはＦＣＴは電流ブロックとして働く中央
のＰ形半導体層を空乏層で置き換えた構造となっている
（Ｓ、　Ｍ、　Ｓｚｅ著、ｐｈｙｓｉｃｓ　ｏｆ　Ｓｅ
ｍ１ｃｏｎｄｕｃｔｏｒ　Ｐｈｙｓｉｃｓ、　　２ｎｄ
　Ｅｄｉｔｉｏｎｐρ２３８−２４０）。

〈実施例３〉 実施例３を第３図、第４図に示す。この実施例は実施例
２の、より現実的な１１１造を示したものである。第３
図に本実施例の平面図を、第４図に第３図のｙ−ｙ’ラ
インの断面図を示す。Ｔ　（−２）〜Ｔ（＋１）は各発
光素子の素子番号を表す。

各発光サイリスタのゲートにつながる負荷抵抗はＲＬ（
６３）と表し、発光サイリスタを構成する半導体屑を流
用している。ダイオードＤ−２〜Ｄ１はＴ　（−２）〜
Ｔ（＋１）につながり、そのアノード側はゲート電極（
４１）を介して次の発光サイリスタのゲート及び負荷抵
抗（６３）に接続される。

半導体１回とＸ極とはコンタクト孔である接続孔Ｃ，で
接続される。スルーホールＣ２は、発光サイリスタの７
ノ一ド’ＭＦ５　（４０）と転送りロックラインφ１、
φ２との接続孔である。電源ライン（４２）は電Ｒ電圧
Ｖｃにおよび負荷抵抗ＲＬに接続される。またこれはゲ
ート電極（４１）と同時に形成される。ここでゲート電
Ｆｉｔ（４１）は発光素子Ｔ（−２）〜Ｔ　（＋１）が
その発光によりお互いに影響しあう事を防ぐための遮光
層をも兼ねている。

第４図に断面構造図を示す。発光素子はＮ形ＧａＡｓ基
板土にＮ形ＧａＡｓＪ’！　（２４ｂ　）、Ｎ形ＡｌＧ
ａＡｓ！（２４ａ）、Ｐ形ＧａＡｓ層（２３）、Ｎ形Ｇ
ａＡｓＰ１（２２）、Ｐ形ＡＩＧａＡｓＦ’　（２ｌ　
ｂ　）、Ｐ形ＧａＡｓＮ（２１ａ　）の各層を形成する
。そしてホトリソグラフィ等及びエツチングにより、各
単体発光素子に分離する（分離溝（５０））。また分離
溝（５１）は発光素子Ｔ（０）と結合用ダイオード’　
Ｄ　ｅとを分離するための溝である。負荷抵抗（６３）
ＲＬは発光素子のＮ形ＧａＡＳｊΔ（２２）を用いてい
る。これは別の層を用いてもよい。例えば９層（２３）
を用いる、あるいは別の抵抗領域を；９け、これを用い
てもよい。

本実施例３の製造工程を説明する。まずＮ形ＧａＡｓ基
板上にＮ形ＧａＡｓ層（２４ｂ）、Ｎ形ＡＩＧａＡｓＪ
ｉ！（２４ａ）、Ｐ形ＧａＡｓＦ’　（２３）、Ｎ形Ｇ
ａＡｓＪＷ（２２）、Ｐ形ＡＩＧａＡｓＪ’！　（２ｌ
　ｂ）、Ｐ形ＧａＡｓ層（２１ａ）の各層を順次形成す
る。

そして分離溝（５０）を形成し、発光素子及び抵抗間の
分離な行なう０次に分離溝（５１）を形成し、発光素子
と結合ダイオード閏の分離を行なう。

この（５１）形成工程と同じ工程で抵抗（６３）の形成
を行なう。即ちＰ形ＧａＡｓＪｍ　（２１ａ）＋Ｐ形Ａ
ｌＧａＡｓ層（２ｌ　ｂ）の除去を行なう。絶縁膜（３
０）を形成し、コンタクト孔（ｃ、）を設ける。電極（
４０）（４１）（４２）を形成する。

眉間絶縁膜（３１）を形成して、スルーホールＣ２を設
け、電極φ１、φ２を形成する。以上の工程により本実
施例３の構造が完成する。

この工程の順序は必ずしも上記のとおりである必要はな
く、例えば分離溝（５０）と分離ｔｇ（５１）の形成順
序が逆転していてもよい。また第４図の上にさらに透光
性絶縁膜を設け、信頼度を向上させるようにしてもよい
。さらには発光素子上の絶ｇ膜が厚くなり光透過率が低
下することを嫌うなら、発光素子の上部絶縁膜の一部ま
たは全部をホトエツチング等の方法により除去してもよ
い。

〈実施例４〉 実施例４は電気接続の方法としてトランジスタを用いる
ものである。

実施例４の等価回路を、第５図に示す。実施例１で示し
た発光サイリスタをＰＮＰ）ランジスタＴｌｌとＮＰＮ
）ランジスタＴｔ２との組合せで表わした。サイリスタ
と同じ動作をさせるため、Ｔ　ｒ　＋のコレクタをＴｔ
ｚのベースに、ＴＰＩのベースをＴ、２のコレクタに接
続しているｓＴｒ＋のベース、即ちＴｔｚのコレクタが
三端子サイリスタのゲートに相当する。このＴＰＩ、Ｔ
ｔｚの組合せをＴ　（−１）〜Ｔ（１）で表わしている
。さて本実施例４は隣接緊子との結合に実施例１で示し
たダイオードでなく、ＰＮ　Ｐ　ｌ＝ランジスタＴ１３
を用いたものである。Ｔｒ３のベースはＴＰＩのベース
に接続され、Ｔｒ３のコレクタはＴｔｚのベースにに接
続される。この時の転送動作は実施例１で説明したもの
と全く同じである。実施例１のサイリスタをＴＰＩとＴ
Ｉ２との組合せと考え、実施例１のダイオードをＴｒｉ
と考えれば良い。

また本実施例４の具体的なデバイス構造は実施例２及び
実施例３でしめしたものと同じになる。

〈実施例５〉 第６図に実施例５の等価回路図を示す。本実施例５は実
施例１に示した等価回路に対し、電［ＶθＫ及び負荷抵
抗ＲＬを削除したものである。実施例１の等価回路では
電Ｒ？！圧ＶＧｇに対してサイリスタのターンオン電圧
が定まっており、ＯＮＬ／た素子のゲート電圧がほぼ零
ボルトとなること、そしてそれがダイオードを通して隣
接素子に影響を与えることを利用していた。本実施例５
ではこの電ＲＶａＫを削除しており、この動作を説明す
る。

今転送りロックφ２にクロックハイレベル電圧を加え、
発光サイリスタＴ（０）がＯＮＬ／ているとする。

ゲートＧＯはほぼ零ボルトとなる。この時隣接する発光
サイリスタＴ　（−１）のイー）Ｇ−＋の電圧は不定と
なる。ダイオードＤ−１はゲートＧ−＋の電圧が零ボル
ト以上であれば逆バイアスとなり、ｉｉ流は流れないか
らである。また発光サイリスタＴ　（＋）のゲ−）　Ｇ
　＋の電圧はダイオードＤＩ＋の順方向立ち上がり電圧
Ｖｄ＋より高くなることができない。これから発光サイ
リスタＴ（−１，）のＯＮ電圧は発光サイリスタＴ　（
−１）のデバイス構造から定まるＯＮ電圧となる。一方
角光サイリスタＴ（１）のＯＮ電圧はゲ−トＧ１１の電
位からさらにＶｄｌだけ高い電圧となる。

従って約２Ｖｄ＋となる。デバイス構造から定まるＯＮ
電圧をこの２Ｖｄｔより高く設定しておけば実施例１に
て説明した通りに二相Ｗ動が可能となる。

本実施例５によれば１！源、負荷抵抗が不要であり、配
線も転送りロック２本のみでよく、簡単な構造とするこ
とができる。

〈実施例６〉 第７図、第８図に実施例６の構造図を示す。これは実施
例５で示した等価回路を現実に構成する場合の構造を示
したものである。第７図は平面図を示し、第８図は第７
図のＸ−Ｘ’の断面図を示す。

この構造について説明する。転送りロックラインφ１、
φ２、発光素子Ｔ　（−１）〜Ｔ（１）は上述と同様で
ある。ゲート電極４１は、結合のためのダイオードＤ−
＋〜Ｄ１と発光素子のゲートとを接続している。第８図
に示す発光素子部は、基本的に第４図の発光素子部と同
じである。

本実施例６の製造工程を説明する。まずＮＦｆ３ＧａＡ
ｓ基板上にＮ形ＧａＡｓ層（２４ｂ　）、Ｎ形ＡＩＧａ
ＡｓＦ？（２４ａ）、Ｐ形ＧａＡｓＦ＋（２３）、Ｎ形
ＧａＡｓＦｊ（２２）、Ｐ形成ｌＧａＡｓ層（２１ｂ）
、Ｐ形ＧａＡｓ層（２１ａ）の各層を順次形成する。

そして分離溝（５０）を形成し、発光素子間の分離を行
なう０次に分離溝（５１）を形成し、発光素子と結合ダ
イオード間の分離を行なう。即ちＰ形ＧａＡ＋ｌ！！　
（２１ａ）、　　Ｐ形成　ｌＧａＡｓ層（２１ｂ）の除
去を行なう、絶縁膜（３０）を形成し、コンタクト孔（
ｃ、）を設ける。電極（４１）、φ１、φ２を形成する
０以上の工程により本実施例６の構造が完成する。

本実施例６で示した構造の特徴として、実施例３と異な
り、二相配腺を使用していないことが挙げられる。第７
図をみれば明かなように配線パターンが重ならずに形成
でき、配線形成は一層配線で良いことになる。また抵抗
が不要となることから製造が簡単となり、これから製造
コストをさらに低減できることになる。

〈実施例７〉 第９図に実施例７の等価回路図を示す、この実施例７は
実施例６をトランジスタによる等価回路に書き直したも
のに相当する。実施例４の負荷抵抗を取り去った構成に
なっており、動作は実施例５と同じである。また本実施
例７を現実に構成した場合、実施例６に示した構造とな
る。

このように等価的にトランジスタをもちいても構成でき
る。

〈実施例８〉レーザへの応用 いままでの実施例の説明は発光素子として発光サイリス
タを念頭に説明してきた。しかし本考案は発光サイリス
クに限られるものでなく、例えばレーザサイリスタを用
いても全く同様に動作する。

以下の実施例にてレーザサイリスタを用いた場合を説明
する。

第１Ｏ図、’ＪＥＩＩ図に実施例日の構造図を示す。

これは本発明をレーザに適用した場合を示す。第１０図
は本実施例８の平面図を、第１１図は断面図を示す。基
本的にはサイリスタ部をレーザサイリスタとし、そのキ
ャビティ部に結合用ダイオードを設けた構成となってい
る。これは実施例５．７の等価回路を適用したものであ
る。

！！遣方法をｖｌ説する。ｎ形ＧａＡｓ基板（１）上に
ｎ形ＡＩＧａＡｓ（２５）、ｐ形成　ｌＧａＡｓ　（２
４）■形（ノンドウブ）ＧａＡｓ（２３）、ｎ形ＡＩＧ
ａＡｓ（２２）、ｐ形ＡＩＧａＡｓ（２１）、上部′Ｒ
極（２０）を順次積層する。　　（ｐ形ＡＩＧａＡｓ（
２１）と上部電極（２０）との間にオーミック接触を良
好とするためにｐ形Ｇ　ａＡ　ｓｅｍｌを挟む場合もあ
る。）次にホトエツチングにより上部電極（２０）を図
中ｎ形成ｌＧａＡｓ層（２５）の幅と同し幅を持つ長方
形に加工し、これをマスクとして、ｐ形成（ＧａＡｓ（
２１）〜ｎｎ形ＩＧａＡｓ（２５）の各層をエツチング
する。この時に素子間の分離溝（５０）が形成される０
次にホトエツチングにより同じ上部電極（２０）をさら
にエツチングし、１０μｍ以下の幅を持つストライブ状
パターン（レーザサイリスタの電流注入部）と結合用ダ
イオードパターンくＤ−１〜Ｄ１部分）を設ける。これ
をマスクとして、　ｐ形ＡＩＧａＡｓ（２１）ｎ形、へ
ＩＧ　ａＡｓ　（２２）の層をエツチングする。ｎ形Ａ
ＩＧａＡｓ（２２）層は全部除去せず一部残すようにす
る。さらに絶縁膜（３０）を成膜する。この絶縁膜は絶
縁と光遮蔽の二つの機能を持つようにしたものが望まし
く、複数種類の膜をもちいて形成してもよい。この絶縁
膜として例えば５１０２膜を使用した場合、ＧａＡＳの
発光波長である８　７０　ｎｍを透過するため、光結合
を誘発する可能性があり、その間に例えば非晶質シリコ
ンのような光吸収物質による光遮蔽膜を設ける必要があ
る可能性があるからである。次にホトエツチングにより
コンタクト穴（ｃ、）を設け、転送りロックライン用の
配線金属を蒸着またはスパッタ等により形成し、ホトエ
ツチングにより転送りロックライン（φｉ、φ２）を形
成する。そして最後にへき開等の手法によりレーザ光出
力側の端面を平行度よく形成し、本実施例の構造ができ
あがる。

この実施例では実施例５．７の等価回路をレーザへ応用
した場合を示したが、実施例１．４の等価回路、即ち抵
抗を設けたタイプでもレーザを形成できることは言うま
でもない。

尚レーザの構造は本構造にかぎられるものではなく、　
例えばＴＪＳ形、　ＢＨ形、　ｃｓｐ形、　ＶＳＩＳ形
等を用いてももちろんよい（Ｓ、　Ｍ、　Ｓｚｅ　Ｍ。

Ｐｈｙｓｉｃｓ　ｏｆ　Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ　
Ｐｈｙｓｉｃｓ、　２ｎｄ　Ｅｄｉｔｉ。

ｎ　ｐｐ？２４−７３０）。また材料についてもＡｌＧ
ａＡｓを主体に説明したが、これ以外の材料（例えばＡ
ｌＧａ１ｎＰ、　　ＴｎＧａＡｓＰ、　　Ｚｎ５ｅ、　
　ＧａＰ等）であってもよい。

尚、以上述べてきた本発明の一連の実施例は基板として
半導体基板を用い、その電位を零ボルト（接地）とした
例を示してきたが、本発明はこれに限られず基板として
他の物質を用いてもよい。

もっとも近い例でいえばクロム（Ｃｒ）等をドウブした
半絶縁性ＧａＡｓ基板上に実施例のｎ形ＧａＡＳ基板に
相当するｎ形Ｇ　ａＡ　ｓ層を形成し、この上に実施例
で説明した構造を形成、してもよい。

また例えばガラス、アルミナ等の絶縁基板上に半導体膜
を形成し、この半導体を用いて実施例の構造を形成して
もよい。

また、実施例で示してきた構成において、導電型のＰと
Ｎをそれぞれ逆転してもバイアス条件を反転すれば、全
く同様に動作する。

く応用例〉 以上の実施例にて説明してきた自己走査可能な発光素子
アレイは、各種応用が期待できる０例として、光走査の
密着イメージセンサ、光プリンタの書き込みヘッド、デ
イスプレィ等が挙げられ、これらの４Ｉｌ器の低価格化
、高性能化に大きな寄与をすることができる。

上記実施例においては、各々隣接する発光素子の制御Ｍ
、極を互いに１！電気的段にて接続してネットワークを
形成しているが、例えば各々接続する発光素子を１つお
きの発光素子として、１つの発光素子アレーに２系列の
走査機能を設けることもできる。また、２次元、３次元
の発光素子アレーの場合には、各発光素子は近傍の４つ
または６つ以上の発光素子と電気的手段にて接続される
。

［発明の効果］ 以上述べてきたように、本発明は発光素子アレイ問をダ
イオードまたはトランジスタで結合させることにより、
２相の転送りロックで発光点の転送を行なうことができ
る、即ち、２相クロツク駆動の光シフトレジスタを形成
できる。また、ワイヤボンディングの数の減少、駆動Ｉ
Ｃの減少、コンパクト化、短ピツチ化等ができる。

また本発明は、密着イメージセンサ、光プリンタ、デイ
スプレィ等へ応用でき、これらの機器の性能向上、低価
格化に大きく寄与することができる。

【図面の簡単な説明】

第１図は実施例】で説明した発光素子アレイの等価回路
図、第２図は実施例２で説明した発光素子アレイの構造
概念図、第３図および第４図は実施例３で説明した発光
素子アレイの平面図および断面図、第５図は実施例４で
説明した発光素子アレイの等価回路図、第６図は実施例
５で説明した発光素子アレイの等価回路図、第７図およ
び第８図は実施例６で説明した発光素子アレイの平面図
および断面図、第９図は実施例７で説明した発光素子ア
レイの等価回路図、第１Ｏ図および第１１図は実施例８
て説明した発光素子アレイの平面図および断面図、第１
２図は従来の発光サイリスタの基本構造を示す側面図、
第１３図は従来の発光サイリスタの電流−電圧特性を示
す図、第１４図は従来の３ｎ４子発光サイリスタの基本
構造を示す側ｉ図、第１５図は先の出願の発光素子アレ
イの等価回路図、第１６図は先の出願の発光素子アレイ
の断面図、第１７図は先の出願の発光素子アレイの等価
回路図、第１８図はダブルへテロ構造の発光サイリスタ
の概略を示す断面図である。 図中、 ４０はアノード電極、４１はゲート電極を各々示す。 第 図 第 図 第 図 Ｔ（−＋　） ■（０） π・１） 第 図 第 図 第 図 第 図 第１１ 図 電圧□ 電流−電圧特注 第 図 第１４ 図 Ｔ（−２１ Ｔ（−＋１ Ｔ（０） Ｔ（、・１） Ｉ−２１ 第 １５図 第１６ 図

Claims (1)

【特許請求の範囲】
1. （１）ａ、しきい電圧もしくはしきい電流が外部から制
   御可能な制御電極をそれぞれ有する発光素子を多数個、
   一次元、二次元、もしくは三次元的に配列し、 ｂ、各発光素子の制御電極を近傍に位置する少なくとも
   ２つの発光素子の制御電極と互いに電気的手段にて接続
   したネットワーク配線を形成し、ｃ、各発光素子に、外
   部から電圧もしくは電流を印加するクロックラインを接
   続させた、発光素子アレイであって、 該電気的手段として、電圧もしくは電流の一方向性を持
   つ電気素子を用い、該ネットワーク配線に電圧もしくは
   電流が一定方向で流れるようにさせたことを特徴とする
   発光素子アレイ。