KR20010008605A - 반도체장치의 다층 배선 형성방법 - Google Patents

Abstract

본 발명은 반도체장치의 다층 배선 형성방법에 관한 것으로서, 특히 하부 배선이 형성된 구조물에 층간절연막을 형성하고, 그 층간 절연막내에 콘택홀을 형성하여 하부 배선과 연결되는 도전체 플러그를 형성한 후에 도전체 플러그가 형성된 층간절연막 상부면에 도전체 플러그의 폭보다 넓은 창을 갖는 포토레지스트패턴을 형성하고, 포토레지스트 패턴에 드러난 층간절연막을 소정 깊이로 선택 식각하여 도전체 플러그의 상부가 노출되도록 도전체 플러그의 상부 양측 에지에 해당하는 층간절연막에 홈을 형성하고, 포토레지스트 패턴을 제거한 후에 도전체 플러그의 상부면과 에지 부분에 연결되는 상부 배선을 형성하는 제조 공정으로 이루어진다. 이에 따라, 본 발명은 수직 배선인 도전체 플러그와 상부 배선의 콘택 부위를 증가시킴으로써 배선 공정시 발생하는 미스 얼라인에도 불구하고 도전체 플러그와 배선 사이에 콘택 면적을 확보할 수 있어 콘택 저항을 감소한다.

Description

반도체장치의 다층 배선 형성방법{Method of forming multi-layered line in semiconductor device}

본 발명은 반도체장치의 다층 배선 형성방법에 관한 것으로서, 특히 고집적 반도체장치에서 사진 공정시 발생하는 미스 얼라인에 의해 금속 배선과 도전체 플러그 사이의 콘택 면적 감소를 개선할 수 있는 기술이다.

최근의 반도체 장치는 디바이스 크기가 축소되는 동시에 고속 동작을 요구하고 있으므로 미세 제조 기술로 반도체 장치를 제조하는 것 이외에도 디바이스 자체의 수행 능력을 크게 향상시키도록 하고 있다. 이에 반도체 장치는 활성 소자의 성능을 극대화하는 방안으로 다층 배선 구조를 사용하고 있다.

도 1a 내지 도 1c는 종래 기술에 의한 다층 배선 형성 공정을 나타낸 공정 순서도로서, 이를 참조하여 종래의 다층 배선 공정을 설명한다.

우선, 도 1a에 나타난 바와 같이 반도체 소자의 전기적 특성을 절연하기 위해 웨이퍼인 반도체기판(10)에 하부 층간 절연막(12)을 형성하고, 그 위에 하부 배선의 패턴(14)을 형성한다. 그리고, 하부 배선 패턴(14)이 형성된 결과물 상부에 상부 층간절연막으로서 O₃-TEOS(TetraEthylOrthoSilicate)(16) 및 플라즈마인핸스드(plasma enhanced)방식의 TEOS(16)를 순차적으로 증착한다. 그 다음, 플러그 마스크를 이용한 사진 공정을 진행하여 상기 층간절연막(16) 상부에 포토레지스트 패턴(20)을 형성한다.

이어서, 도 1b에 나타난 바와 같이 식각 공정으로 층간 절연막(16,18)을 선택 식각하여 하부 배선 패턴(14)의 표면이 노출되도록 콘택홀(도시하지 않음)을 형성한다. 콘택홀내에 텅스텐을 매립하여 도전체 플러그로서 텅스텐 플러그(22)를 형성하고 그 표면을 CMP(chemical mechanical polishing)공정으로 평탄화한다. 계속해서, 평탄화된 결과물 전면에 금속층을 증착한 후에 사진 및 식각 공정으로 금속층을 패터닝하여 텅스텐 플러그와 연결되는 상부 배선의 패턴(24)을 형성한다.

상기와 같은 제조 공정 순서에 따른 종래 기술에서는 반도체소자의 고집적화에 따라 콘택홀의 크기가 미세화될 경우 상부 배선용 포토마스크의 미스 얼라인 정도에 의하여 배선의 패터닝 공정에 불량 발생을 일으키게 된다.

도 2는 다층 배선 공정시 배선 마스크의 미스얼라인에 의해 상부 배선과 도전체 플러그의 접착면적이 감소되는 현상을 나타낸 단면도이다.

배선의 사진 공정시 마스크의 미스 얼라인이 발생하게 되면 도 1c에서와 같이 도전체 플러그 상부면 전체 영역(A)이 상부 배선과 콘택되지 않고 일부분(B)만 콘택되어 결국 배선사이의 콘택 면적이 감소되고, 이로 인해 배선의 저항이 크게 증가하게 된다.

본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 도전체 플러그 상부 측면의 층간절연막에 소정 크기의 홈을 형성함으로써 이후 형성될 상부 배선의 금속층이 상기 홈에도 형성되어 도전체 플러그와 상부 배선의 콘택 면적이 증가되는 반도체장치의 다층 배선 형성방법을 제공하는데 있다.

본 발명의 다른 목적은 도전체 플러그가 형성될 콘택홀 식각 공정시 건식 식각 및 습식 식각 공정을 병행함으로써 도전체 플러그와 상부 배선의 콘택 면적을 증가시킬 수 있는 반도체장치의 다층 배선 형성방법을 제공하는데 있다.

도 1a 내지 도 1c는 종래 기술에 의한 다층 배선 형성 공정을 나타낸 공정 순서도,

도 2는 다층 배선 공정시 배선 마스크의 미스얼라인에 의해 상부 배선과 도전체 플러그의 접착면적이 감소되는 현상을 나타낸 단면도,

도 3a 내지 도 3d는 본 발명의 일 실시예에 따라 배선 마스크의 미스얼라인을 극복하기 위한 반도체장치의 다층 배선의 제조 과정을 나타낸 공정 순서도,

도 4a 내지 도 4d는 본 발명의 다른 실시예에 따라 배선 마스크의 미스얼라인을 극복하기 위한 반도체장치의 다층 배선 제조 과정을 나타낸 공정 순서도.

*도면의 주요 부분에 대한 부호의 설명*

100 : 실리콘기판 102 : 하부 층간절연막

104 : 하부 배선 106, 108 : 상부 층간절연막

110 : 도전체 플러그 112 : 포토레지스트 패턴

111 : 식각 홈 114 : 상부 배선

상기 목적을 달성하기 위하여 본 발명은 반도체장치의 다층 배선을 형성함에 있어서, 반도체기판에 형성된 반도체소자와 이후 형성될 배선을 전기적으로 절연하기 위한 평탄화된 하부 층간절연막 상부에 반도체소자와 연결되는 하부 배선을 형성하는 단계와, 하부 배선이 형성된 구조물에 상부 층간절연막을 형성하고, 그 층간 절연막내에 콘택홀을 형성하여 하부 배선과 연결되는 도전체 플러그를 형성하는 단계와, 도전체 플러그가 형성된 층간절연막 상부면에 도전체 플러그의 폭보다 넓은 창을 갖는 포토레지스트패턴을 형성하는 단계와, 포토레지스트 패턴에 드러난 상부 층간절연막을 소정 깊이로 선택 식각하여 도전체 플러그의 상부가 노출되도록 도전체 플러그 상부 양측 에지에 해당하는 층간절연막에 홈을 형성하는 단계와, 포토레지스트 패턴을 제거하고, 도전체 플러그의 상부면과 에지 부분에 연결되는 상부 배선을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.

상기 목적을 달성하기 위한 본 발명의 다른 제조 방법은 반도체장치의 다층 배선을 형성함에 있어서, 반도체기판에 형성된 반도체소자와 이후 형성될 배선을 전기적으로 절연하기 위한 평탄화된 하부 층간절연막 상부에 반도체소자와 연결되는 하부 배선을 형성하는 단계와, 하부 배선이 형성된 구조물에 상부 층간절연막을 형성하고, 플러그 마스크를 이용한 사진 공정을 진행하여 상부 층간절연막 상부에 하부 배선 상부면을 개방하기 위한 포토레지스트 패턴을 형성하는 단계와, 포토레지스트 패턴에 의해 개방되는 층간절연막에 건식 식각 공정을 실시한 후에 습식 식각 공정을 실시하여 상부 양측 에지면이 넓은 콘택홀을 형성하는 단계와, 포토레지스트 패턴을 제거하고, 콘택홀에 도전체를 매립하여 하부 배선과 연결되는 도전체 플러그를 형성하는 단계와, 상부 층간절연막 상부에 도전체 플러그의 상부면과 에지 부분에 연결되는 상부 배선을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.

이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세하게 설명하도록 한다.

도 3a 내지 도 3d는 본 발명의 일 실시예에 따라 배선 마스크의 미스얼라인을 극복하기 위한 반도체장치의 다층 배선의 제조 과정을 나타낸 공정 순서도이다.

이를 참조하면, 본 발명의 일실시예에 따른 다층 배선 형성방법은 도 3a에 도시된 바와 같이 반도체기판(100)에 하부 층간 절연막(102)을 형성하고, 그 위에 기판에 형성된 반도체소자와 연결되는 하부 배선 패턴(104)을 형성한다. 이어서, 하부 배선(104)이 형성된 구조물에 상부 층간절연막으로서 O₃-TEOS(106) 및 PE-TEOS(108)을 순차 증착한다. 평탄화된 층간 절연막(106,108)내에 콘택홀을 형성하고 도전물질로서 텅스텐을 증착하고 결과물을 CMP공정으로 평탄화함으로써 하부 배선(104)과 연결되는 도전체 플러그(110)를 형성한다.

그 다음, 도 3b에 도시된 바와 같이 플러그 마스크를 이용한 사진 공정을 진행하여 층간절연막(108) 상부에 도전체 플러그(110)의 폭보다 넓은 창을 갖는 포토레지스트 패턴(112)을 형성한다. 이때, 포토레지스트 패턴(112)은 미스 얼라인을 방지하기 위해서 통상의 마스크보다 소정 크기 넓은 폭(Wn)의 창을 갖는 마스크를 이용하여 형성한다.

이어서, 도 3c에 도시된 바와 같이 상기 포토레지스트 패턴(112)에 드러난 상부 층간절연막(108)을 소정 깊이로 선택 식각하여 도전체 플러그(110)의 상부가 노출되도록 도전체 플러그(110)의 상부 양측 에지에 해당하는 층간절연막(108)에 소정 크기의 홈(113)을 형성한다. 이때, 홈(113)은 이후 형성될 상부 배선과 도전체 플러그의 콘택 면적을 확장하면서 배선의 미스 얼라인을 방지하기 위한 역할을 위한 것으로서, 그 폭(a)은 0.1∼0.3㎛이며 그 깊이(b)는 0.1∼0.2㎛이 바람직하다. 그 다음, 상기 포토레지스트 패턴(112)을 제거한다.

그리고, 도 3d에 도시된 바와 같이 상기 홈(113)에 형성되어 있는 층간절연막(108)상부에 금속층을 증착한 후에 사진 및 식각 공정으로 금속층을 패터닝하여 도전체 플러그(110)의 상부면과 에지 부분에 연결되는 상부 배선의 패턴(114)을 형성한다.

상기한 바와 같이 본 발명의 다층 배선 형성방법은 상부 배선 공정시 미스 얼라인이 발생하게 되더라도 상기 홈(113)에 의해서 도전체 플러그(110)와 상부 배선(114)의 콘택 면적이 'C'에서와 같이 증가하게 된다.

도 4a 내지 도 4d는 본 발명의 다른 실시예에 따라 배선 마스크의 미스얼라인을 극복하기 위한 반도체장치의 다층 배선 제조 과정을 나타낸 공정 순서도이다.

이를 참조하면, 본 발명의 다른 실시예에 따른 다층 배선 제조 방법은 우선 도 3a의 공정 순서와 동일하게 공정을 진행하여 도 4a에 도시된 바와 같이 하부 배선 패턴(104)과 상부 층간절연막인 O₃-TEOS(106) 및 PE-TEOS(108)을 형성한다. 그리고, 상기 상부 층간절연(108) 상부면에 플러그 마스크를 이용한 사진 공정을 진행하여 하부 배선(104) 패턴의 상부면을 개방하기 위한 포토레지스트 패턴(112)을 형성한다.

이어서, 도 4b에 도시된 바와 같이 상기 포토레지스트 패턴(112)에 의해 개방되는 상부 층간절연막(108,106)에 식각 공정을 실시하여 상부 양측 에지면이 넓은 콘택홀(200)을 형성한다. 이때, 이후 형성될 도전체 플러그 영역 확보를 위한 콘택홀(200) 식각 공정은 20∼30%의 건식 식각 공정을 진행한 후에 70∼80%의 습식 식각 공정을 실시한다. 여기서, 콘택홀(200)은 상기 식각 공정 조건에 의해 그 상부면이 경사진 구조로 되어 있어 이후 형성될 상부 배선과 도전체 플러그의 콘택 면적을 증가시키는 역할을 한다.

그 다음, 도 4c에 도시된 바와 같이 상기 포토레지스트 패턴(112)을 제거하고, 콘택홀(200)에 도전체로서 텅스텐을 매립하여 하부 배선(110)과 연결되는 도전체 플러그(202)를 형성한 후에 그 표면을 평탄화한다.

계속해서, 도 4d에 도시된 바와 같이 도전체 플러그(202)가 형성된 상부 층간절연막(108) 상부에 배선 공정을 진행하여 도전체 플러그(202)의 상부면과 에지 부분에 연결되는 상부 배선(114)을 형성한다. 이때, 상부 배선(114) 공정시 미스 얼라인이 발생하게 되더라도 상기 경사진 구조의 콘택홀에 채워진 도전체 플러그 (202)와 상부 배선(114)의 콘택 면적이 'D'에서와 같이 증가하게 된다.

상술한 바와 같이 본 발명은 수직 배선인 도전체 플러그와 상부 배선의 콘택 부위를 증가시킴으로써 배선 공정시 발생하는 미스 얼라인에도 불구하고 도전체 플러그와 배선 사이에 콘택 면적을 확보할 수 있어 콘택 저항을 감소할 수 있는 효과가 있다.

Claims (4)

1. 반도체장치의 다층 배선을 형성함에 있어서,

   반도체기판에 형성된 반도체소자와 이후 형성될 배선을 전기적으로 절연하기 위한 평탄화된 하부 층간절연막 상부에 상기 반도체소자와 연결되는 하부 배선을 형성하는 단계;

   상기 하부 배선이 형성된 구조물에 상부 층간절연막을 형성하고, 그 층간 절연막내에 콘택홀을 형성하여 하부 배선과 연결되는 도전체 플러그를 형성하는 단계;

   상기 도전체 플러그가 형성된 층간절연막 상부면에 도전체 플러그의 폭보다 넓은 창을 갖는 포토레지스트패턴을 형성하는 단계;

   상기 포토레지스트 패턴에 드러난 상부 층간절연막을 소정 깊이로 선택 식각하여 도전체 플러그의 상부가 노출되도록 상기 도전체 플러그 상부 양측 에지에 해당하는 층간절연막에 홈을 형성하는 단계; 및

   상기 포토레지스트 패턴을 제거하고, 상기 도전체 플러그의 상부면과 에지 부분에 연결되는 상부 배선을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체장치의다층 배선 형성방법.
2. 제 1항에 있어서, 상기 홈의 폭은 0.1∼0.3㎛이며 그 깊이는 0.1∼0.2㎛로 하는 것을 특징으로 하는 반도체장치의 다층 배선 형성방법.
3. 반도체장치의 다층 배선을 형성함에 있어서,

   반도체기판에 형성된 반도체소자와 이후 형성될 배선을 전기적으로 절연하기 위한 평탄화된 하부 층간절연막 상부에 상기 반도체소자와 연결되는 하부 배선을 형성하는 단계;

   상기 하부 배선이 형성된 구조물에 상부 층간절연막을 형성하고, 플러그 마스크를 이용한 사진 공정을 진행하여 상기 상부 층간절연막 상부에 하부 배선 상부면을 개방하기 위한 포토레지스트 패턴을 형성하는 단계;

   상기 포토레지스트 패턴에 의해 개방되는 층간절연막에 건식 식각 공정을 실시한 후에 습식 식각 공정을 실시하여 상부 양측 에지면이 넓은 콘택홀을 형성하는 단계;

   상기 포토레지스트 패턴을 제거하고, 콘택홀에 도전체를 매립하여 하부 배선과 연결되는 도전체 플러그를 형성하는 단계; 및

   상기 상부 층간절연막 상부에 도전체 플러그의 상부면과 에지 부분에 연결되는 상부 배선을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체장치의다층 배선 형성방법.
4. 제 3항에 있어서, 상기 상부 에지면의 넓은 콘택홀 식각 공정은, 20∼30%의 건식 식각 공정을 진행한 후에 70∼80%의 습식 식각 공정을 실시하는 것을 특징으로 하는 반도체장치의 다층 배선 형성방법.