KR970067639A - 바이폴라 소자의 컨택형성 방법 - Google Patents
바이폴라 소자의 컨택형성 방법 Download PDFInfo
- Publication number
- KR970067639A KR970067639A KR1019960007001A KR19960007001A KR970067639A KR 970067639 A KR970067639 A KR 970067639A KR 1019960007001 A KR1019960007001 A KR 1019960007001A KR 19960007001 A KR19960007001 A KR 19960007001A KR 970067639 A KR970067639 A KR 970067639A
- Authority
- KR
- South Korea
- Prior art keywords
- photoresist film
- photoresist
- contact
- forming
- film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract 2
- 229910052710 silicon Inorganic materials 0.000 claims abstract 2
- 239000010703 silicon Substances 0.000 claims abstract 2
- 239000000758 substrate Substances 0.000 claims abstract 2
- 238000001312 dry etching Methods 0.000 claims 1
- 238000005530 etching Methods 0.000 claims 1
- 239000002184 metal Substances 0.000 abstract 3
- 238000000151 deposition Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Manufacture Of Switches (AREA)
Abstract
본 발명은 바이폴라 소자의 컨택형성 방법에 관한 것으로, 미세공정을 할 수 없고 메탈 스텝 커버리지가 나빠 저항이 증가하여 전류흐름을 방해하고 메탈배선이 끊어지기도 하는 문제를 갖는 종래의 문제를 해결하기 위하여, 베이스와 에미터가 형성된 실리콘기판에 산화막을 증착하고 제1감광막을 도포한 다음 노광하여 컨택형성 부분의 제1감광막을 제거하는 공정과, 이후 제1감광막을 경화시키는 공정과, 이후 제2감광막을 도포하고 노광시켜 컨택형성 부분의 제2감광막을 제거하는 공정과, 이후 감광막 및 산화막을 식각하는 공정과, 이후 제1, 제2감광막을 제거하는 공정과, 이후 메탈을 증착하여 메탈배선을 연결하여 컨택을 형성하는 공정으로 형성함으로써, 메탈의 스텝 커버리지가 개선되고 메탈의 끊어짐 현상을 방지할 수 있게 되어 미세공정 및 다층 배선 구조 소자의 컨택을 형성할 수 있는 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도 (가) 내지 (마)는 본 발명 바이폴라 소자의 컨택형성 방법의 공정수순도.
Claims (5)
- 베이스와 에미터가 형성된 실리콘기판에 산화막을 증착하고 제1감광막을 도포한 다음 노광하여 컨택형성부분과 제1감광막을 제거하는 공정과, 이후 제1감광막을 경화시키는 공정과, 이후 제2감광막을 도포하고 노광시켜 컨택형성 부분의 제2감광막을 제거하는 공정과, 이후 감광막 및 산화막을 식각하는 공정과, 이후 제1, 제2감광막을 제거하는 공정과, 이후 메탈을 증착하여 메탈배선을 연결하여 컨택을 형성하는 공정으로 형성되는 것을 특징으로 하는 바이폴라 소자의 컨택형성 방법.
- 제1항에 있어서, 상기 감광막의 두께는 종래 두께의 1/N (이때의 N은 감광막 도포 횟수)로 하여 형성하는 것을 특징으로 하는 바이폴라 소자의 컨택형성 방법.
- 제1항에 있어서, 상기 제1감광막을 경화시키는 특수 베이트 기술은 150-200℃로 하고 베이크 시간은 15-20분으로 하여 형성하는 것을 특징으로 하는 바이폴라 소자의 컨택형성 방법.
- 제1항에 있어서, 상기 감광막 및 산화막의 식각은 플라즈마를 이용한 건식식각으로 하여 형성하는 것을 특징으로 하는 바이폴라 소자의 컨택형성 방법.
- 제1항에 있어서, 상기 제1감광막의 노광시간은 10sec로 하고 제2감광막의 노광시간은 좀더 긴 20sec로 하여 형성하는 것을 특징으로 하는 바이폴라 소자의 컨택형성 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960007001A KR100206896B1 (ko) | 1996-03-15 | 1996-03-15 | 바이폴라 소자의 컨택형성 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960007001A KR100206896B1 (ko) | 1996-03-15 | 1996-03-15 | 바이폴라 소자의 컨택형성 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970067639A true KR970067639A (ko) | 1997-10-13 |
KR100206896B1 KR100206896B1 (ko) | 1999-07-01 |
Family
ID=19453181
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960007001A KR100206896B1 (ko) | 1996-03-15 | 1996-03-15 | 바이폴라 소자의 컨택형성 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100206896B1 (ko) |
-
1996
- 1996-03-15 KR KR1019960007001A patent/KR100206896B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100206896B1 (ko) | 1999-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940016513A (ko) | 반도체소자의 저저항 접촉형성방법 | |
KR950015677A (ko) | 반도체장치의 제조방법 | |
KR970067639A (ko) | 바이폴라 소자의 컨택형성 방법 | |
KR920013788A (ko) | 단일의 폴리(poly) 바이폴라 공정중에 쇼트키 장벽 다이오드를 제조하는 개선된 방법 | |
JPS58194334A (ja) | 薄膜の形成方法 | |
KR970053546A (ko) | 반도체 장치의 금속 배선 형성 방법 | |
JPS6130031A (ja) | 半導体装置の製造方法 | |
JPS5952542B2 (ja) | 半導体装置の製造方法 | |
KR100252757B1 (ko) | 금속패턴 형성방법 | |
KR950034523A (ko) | 반도체장치 제조방법 | |
KR970063500A (ko) | 반도체소자의 금속배선 형성방법 | |
KR970067645A (ko) | 반도체 소자의 금속층 형성 방법 | |
KR970077457A (ko) | 반도체소자 제조방법 | |
KR980005369A (ko) | 반도체 소자의 금속 배선 형성방법 | |
KR960002582A (ko) | 반도체소자의 제조방법 | |
KR970053839A (ko) | 반도체 집적 회로의 제조 방법 | |
KR930024106A (ko) | 반도체 소자의 콘택형성방법 | |
KR980005675A (ko) | 반도체 소자의 콘택홀 형성방법 | |
KR970077521A (ko) | 반도체소자의 금속배선구조 및 이의 형성방법 | |
KR970072319A (ko) | 반도체 장치의 층간절연막 형성 방법 | |
KR960032608A (ko) | 콘택홀 형성방법 | |
KR950001896A (ko) | 배선층 스텝커버리지 특성 개선방법 | |
KR980005650A (ko) | 반도체 장치의 콘택홀 형성방법 | |
KR940016629A (ko) | 삼층감광막 패턴 형성방법 | |
KR960039420A (ko) | 3극 필드 에미터 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050322 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |