KR970072319A - 반도체 장치의 층간절연막 형성 방법 - Google Patents
반도체 장치의 층간절연막 형성 방법 Download PDFInfo
- Publication number
- KR970072319A KR970072319A KR1019960012546A KR19960012546A KR970072319A KR 970072319 A KR970072319 A KR 970072319A KR 1019960012546 A KR1019960012546 A KR 1019960012546A KR 19960012546 A KR19960012546 A KR 19960012546A KR 970072319 A KR970072319 A KR 970072319A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- forming
- interlayer insulating
- substrate
- pattern
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
보이드(void)를 갖는 반도체 장치의 층간절연막 형성방법에 관하여 개시한다. 본 발명은 반도체 기판에 하부 금속막 패턴을 형성하는 단계와, 상기 하부 금속막 패턴이 형성된 기판의 전면에 제1절연막을 형성하는 단계와, 상기 제1연절연막을 식각하여 기판의 일부를 노출하는 제1콘택홀을 갖는 제1절연막을 패턴을 형성하는 단계와, 상기 제1절연막 패턴이 형성된 기판의 전면에 제2절연막을 형성함으로써 상기 제1콘택홀에 제1보이드를 갖는 제1절연막 패턴과 제2절연막으로 구성된 층간절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 층간절연막 형성 방법을 제공한다. 본 발명에 의하면, 보이드를 갖는 절연막을 층간절연막으로 사용함으로써 반도체 장치의 RC지연시간을 감소시킬 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도 내지 제5도는 본 발명에 의한 반도체 장치의 층간절연막 형성방법을 설명하기 위하여 도시한 단면도들이다.
Claims (2)
- 반도체 기판에 하부 금속막 패턴을 형성하는 단계; 상기 하부 금속막 패턴이 형성된 기판의 전면에 제1절 연막을 형성하는 단계; 상기 제1절연막을 식각하여 기판의 일부를 노출하는 제1콘택홀을 갖는 제1절연막 패턴을 형성하는 단계; 및 상기 제1절연막 패턴이 형성된 기판의 전면에 제2전열막을 형성함으로써 상기 제1콘택홀에 제1보이드를 갖는 제1절연막 패턴과 제2절연막으로 구성된 층간절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 층간절연막 형성 방법.
- 제1항에 있어서, 상기 제2절연막을 형성하는 단계 후에 상기 제2절연막을 식각하여 상기 제1절연막 패턴의 일부를 노출하는 제2콘택홀을 갖는 제2절연막 패턴을 형성하는 단계와, 상기 제2절연막 패턴이 형성된 기판의 전면에 제3절연막을 형성하여 상기 제2콘택홀에 제2보이드를 형성하는 단계를 더 포함하여 제1콘택홀에 제1보이드를 갖는 제1절연막 패턴, 제2콘택홀에 제2보이드를 갖는 제2절연막 패턴 및 제3절연막을 구성된 층간 절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 층간절연막 형성 방법.※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960012546A KR970072319A (ko) | 1996-04-24 | 1996-04-24 | 반도체 장치의 층간절연막 형성 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960012546A KR970072319A (ko) | 1996-04-24 | 1996-04-24 | 반도체 장치의 층간절연막 형성 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR970072319A true KR970072319A (ko) | 1997-11-07 |
Family
ID=66216994
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960012546A KR970072319A (ko) | 1996-04-24 | 1996-04-24 | 반도체 장치의 층간절연막 형성 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR970072319A (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100505608B1 (ko) * | 1998-06-24 | 2005-09-26 | 삼성전자주식회사 | 반도체장치의 트렌치 소자분리 구조 및 그 제조방법 |
-
1996
- 1996-04-24 KR KR1019960012546A patent/KR970072319A/ko not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100505608B1 (ko) * | 1998-06-24 | 2005-09-26 | 삼성전자주식회사 | 반도체장치의 트렌치 소자분리 구조 및 그 제조방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950034678A (ko) | 집적 회로내에 전도성 접속부 형성 방법 및, 그 회로내의 전도성 부재 | |
KR920005304A (ko) | 반도체집적회로장치의 배선접속구조 및 그 제조방법 | |
KR880013239A (ko) | 반도체소자의 접속구멍형성 방법 | |
KR920020618A (ko) | 반도체 장치의 배선 접속 구조 및 그 제조방법 | |
KR970072319A (ko) | 반도체 장치의 층간절연막 형성 방법 | |
KR970067640A (ko) | 반도체 소자의 금속층 형성 방법 | |
KR980005592A (ko) | 자기 정렬 콘택 홀 형성 방법 | |
KR980005531A (ko) | 반도체 소자의 금속배선 형성방법 | |
KR970072098A (ko) | 반도체 소자의 금속배선 형성 방법 | |
KR900003974A (ko) | 반도체장치의 제조방법 | |
KR970063500A (ko) | 반도체소자의 금속배선 형성방법 | |
KR980005619A (ko) | 반도체 소자의 콘택홀 형성방법 | |
KR970072314A (ko) | 금속배선의 형성방법 | |
KR980005585A (ko) | 반도체 소자의 금속층 형성방법 | |
KR980005467A (ko) | 반도체 장치의 금속배선 형성방법 | |
KR970077515A (ko) | 반도체 소자의 금속 배선 형성방법 | |
KR980005675A (ko) | 반도체 소자의 콘택홀 형성방법 | |
KR970063494A (ko) | 반도체장치의 콘택홀 형성방법 | |
KR970052864A (ko) | 반도체소자의 층간절연막 형성방법 | |
KR970072248A (ko) | 반도체소자 제조방법 | |
KR980005596A (ko) | 반도체 장치의 금속콘택 형성방법 | |
KR920022481A (ko) | 반도체 집적 회로의 다층 배선 형성 방법 | |
KR980005620A (ko) | 반도체 소자의 콘택홀 형성방법 | |
KR960009049A (ko) | 반도체 소자의 평탄화 방법 | |
KR980005572A (ko) | 반도체 소자의 금속층 패턴 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |