KR970003483A - 반도체 소자의 비아홀 형성방법 - Google Patents
반도체 소자의 비아홀 형성방법 Download PDFInfo
- Publication number
- KR970003483A KR970003483A KR1019950017288A KR19950017288A KR970003483A KR 970003483 A KR970003483 A KR 970003483A KR 1019950017288 A KR1019950017288 A KR 1019950017288A KR 19950017288 A KR19950017288 A KR 19950017288A KR 970003483 A KR970003483 A KR 970003483A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- via hole
- oxide film
- film
- sog film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- 239000004065 semiconductor Substances 0.000 title claims abstract description 7
- 230000015572 biosynthetic process Effects 0.000 title 1
- 238000005530 etching Methods 0.000 claims abstract 7
- 239000002184 metal Substances 0.000 claims abstract 6
- 238000000206 photolithography Methods 0.000 claims abstract 5
- 229920002120 photoresistant polymer Polymers 0.000 claims 1
- 238000001312 dry etching Methods 0.000 abstract 1
- 239000011229 interlayer Substances 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 비아홀 형성방법이 개시된다.
본 발명은 다수의 금속배선이 형성된 웨이퍼상에 제1산화막을 형성하고, 제1산화막상에 SOG막 도포후 실제 비아홀 크기보다 큰 비아홀 콘택이 형성된 마스크를 사용하여 SOG막에 홈을 형성하고, 이후 홈을 완전히 매립하는 공정(제2산화막형성후 SOG막을 형성하는 2단계공정 또는 제2산화막을 두껍게 형성하는 1단계공정)을 실시한 후 비아홀 크기의 콘택 마스크를사용하여 비아홀을 형성한다.
따라서, 본 발명은 비아홀 측벽에서 SOG막의 노출없이 비아홀을 형성할 수 있으며, 또한 건식식각으로 비아홀을 형성할때 SOG막이 노출되지 않으므로, 양호한 식각 형상을 갖는 비아홀을 형성할 수 있을 뿐만 아니라, 금속 층간 절연막중 제2산화막이 얇을 경우에 발생할 수 있는 포토리소그라피 공정의 문제를 해결할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A 내지 1F도는 본 발명의 제1실시예에 의한 반도체 소자의 비아홀 형성방법을 설명하기 위해 도시한 소자의 단면도.
Claims (2)
- 반도체 소자의 비아홀 형성방법에 있어서, 웨이퍼상에 다수의 제1금속배선을 형성하고, 상기 다수의 제1금속배선을 포함한 상기 웨이퍼상에 제1산화막을 얇게 형성하는 단계와, 상기 제1산화막상에 제1 SOG막을 두껍게 도포하고,형성될 비아홀의 크기보다 큰 비아홀 콘택이 형성될 마스크를 사용한 포토리소그라피 공정과 상기 제1 SOG막 식각공정으로 홈을 형성하는 단계와, 상기 홈이 형성된 상기 제1 SOG막상에 제2산화막을 얇게 형성하는 단계와, 상기 제2산화막에제2 SOG막을 도포하여 상기 홈 부분이 완전히 매립되게 하는 단계와, 실제 크기의 비아홀 콘택이 형성된 마스크를 사용한포토리소그라피 공정과 상기 제2 SOG막, 제2산화막, 제1 SOG막 및 제1산화막을 식각공정으로 순차적으로 식각한 후, 상기제2 SOG막을 완전히 제거하여 비아홀을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 비아홀 형성방법.
- 반도체 소자의 비아홀 형성방법에 있어서, 웨이퍼상에 다수의 제1금속배선을 형성하고, 상기 다수의 제1금속배선을 포함한 상기 웨이퍼상에 제1산화막을 얇게 형성하는 단계와, 상기 제1산화막상에 SOG막을 두껍게 도포하고, 형성될 비아홀의 크기보다 큰 비아홀 콘택이 형성된 마스크를 사용한 포토리소그라피 공정과 상기 SOG막 식각공정으로 홈을형성하는 단계와, 상기 홈이 형성된 상기 SOG막상에 제2산화막을 두께 형성하여 상기 홈 부분이 완전히 매립되게 하는 단계와, 실제 크기의 비아홀 콘택이 형성된 마스크를 사용한 포토리소그라피 공정과 상기 제2산화막, SOG막 및 제1산화막을식각공정으로 순차적으로 식각하여 비아홀을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 비아홀 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950017288A KR100208442B1 (ko) | 1995-06-24 | 1995-06-24 | 반도체 소자의 비아홀 형성방법 |
US08/668,845 US5702568A (en) | 1995-06-24 | 1996-06-24 | Method of forming a via hole of a semiconductor device with spin-on-glass film sealed by an oxide film |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950017288A KR100208442B1 (ko) | 1995-06-24 | 1995-06-24 | 반도체 소자의 비아홀 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970003483A true KR970003483A (ko) | 1997-01-28 |
KR100208442B1 KR100208442B1 (ko) | 1999-07-15 |
Family
ID=19418169
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950017288A KR100208442B1 (ko) | 1995-06-24 | 1995-06-24 | 반도체 소자의 비아홀 형성방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5702568A (ko) |
KR (1) | KR100208442B1 (ko) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6825132B1 (en) | 1996-02-29 | 2004-11-30 | Sanyo Electric Co., Ltd. | Manufacturing method of semiconductor device including an insulation film on a conductive layer |
US6599847B1 (en) * | 1996-08-27 | 2003-07-29 | Taiwan Semiconductor Manufacturing Company | Sandwich composite dielectric layer yielding improved integrated circuit device reliability |
KR100383498B1 (ko) | 1996-08-30 | 2003-08-19 | 산요 덴키 가부시키가이샤 | 반도체 장치 제조방법 |
US6288438B1 (en) | 1996-09-06 | 2001-09-11 | Sanyo Electric Co., Ltd. | Semiconductor device including insulation film and fabrication method thereof |
JP3015767B2 (ja) * | 1996-12-25 | 2000-03-06 | 三洋電機株式会社 | 半導体装置の製造方法及び半導体装置 |
US5985766A (en) | 1997-02-27 | 1999-11-16 | Micron Technology, Inc. | Semiconductor processing methods of forming a contact opening |
JP2975934B2 (ja) | 1997-09-26 | 1999-11-10 | 三洋電機株式会社 | 半導体装置の製造方法及び半導体装置 |
US6690084B1 (en) | 1997-09-26 | 2004-02-10 | Sanyo Electric Co., Ltd. | Semiconductor device including insulation film and fabrication method thereof |
TW374946B (en) * | 1997-12-03 | 1999-11-21 | United Microelectronics Corp | Definition of structure of dielectric layer patterns and the manufacturing method |
US6015751A (en) * | 1998-04-06 | 2000-01-18 | Taiwan Semiconductor Manufacturing Company | Self-aligned connection to underlayer metal lines through unlanded via holes |
US6794283B2 (en) | 1998-05-29 | 2004-09-21 | Sanyo Electric Co., Ltd. | Semiconductor device and fabrication method thereof |
US6358831B1 (en) * | 1999-03-03 | 2002-03-19 | Taiwan Semiconductor Manufacturing Company | Method for forming a top interconnection level and bonding pads on an integrated circuit chip |
US6133131A (en) * | 1999-04-19 | 2000-10-17 | United Microelectronics Corp. | Method of forming a gate spacer on a semiconductor wafer |
US6534396B1 (en) * | 2000-10-10 | 2003-03-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Patterned conductor layer pasivation method with dimensionally stabilized planarization |
KR100389034B1 (ko) * | 2000-11-30 | 2003-06-25 | 삼성전자주식회사 | 반도체 장치의 상하층 접속 형성 방법 및 그 방법에 의해형성된 반도체 장치 |
US6917110B2 (en) * | 2001-12-07 | 2005-07-12 | Sanyo Electric Co., Ltd. | Semiconductor device comprising an interconnect structure with a modified low dielectric insulation layer |
TWI240988B (en) * | 2004-01-07 | 2005-10-01 | Powerchip Semiconductor Corp | Method for fabricating a through hole on a semiconductor substrate |
CN1303667C (zh) * | 2004-03-25 | 2007-03-07 | 力晶半导体股份有限公司 | 制作通孔的方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2017720C (en) * | 1990-05-29 | 1999-01-19 | Luc Ouellet | Sog with moisture-resistant protective capping layer |
US5384483A (en) * | 1992-02-28 | 1995-01-24 | Sgs-Thomson Microelectronics, Inc. | Planarizing glass layer spaced from via holes |
JP2751820B2 (ja) * | 1994-02-28 | 1998-05-18 | 日本電気株式会社 | 半導体装置の製造方法 |
US5422312A (en) * | 1994-06-06 | 1995-06-06 | United Microelectronics Corp. | Method for forming metal via |
-
1995
- 1995-06-24 KR KR1019950017288A patent/KR100208442B1/ko not_active IP Right Cessation
-
1996
- 1996-06-24 US US08/668,845 patent/US5702568A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR100208442B1 (ko) | 1999-07-15 |
US5702568A (en) | 1997-12-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970003483A (ko) | 반도체 소자의 비아홀 형성방법 | |
KR960019522A (ko) | 반도체 소자의 플러그 형성방법 | |
KR970067640A (ko) | 반도체 소자의 금속층 형성 방법 | |
KR960002486A (ko) | 반도체 소자의 다중 금속층 형성방법 | |
KR970008404A (ko) | 반도체 소자의 금속층간절연막 형성방법 | |
KR20000043099A (ko) | 반도체 소자의 도전층 배선 형성 방법 | |
KR0144229B1 (ko) | 반도체 소자의 미세 콘택 형성 방법 | |
KR970053509A (ko) | 반도체 소자의 다중 금속층 형성 방법 | |
KR19980058461A (ko) | 반도체 소자의 제조방법 | |
KR970052327A (ko) | 반도체 소자의 금속라인 형성 방법 | |
KR960026232A (ko) | 텅스텐 플러그 형성방법 | |
KR970018098A (ko) | 비감광성 폴리이미드 수지 절연막의 콘택홀 형성방법 | |
KR980005475A (ko) | 반도체 소자의 비아콘택홀 형성방법 | |
KR940016694A (ko) | 반도체 소자의 콘택홀 형성방법 | |
KR970053465A (ko) | 반도체 소자의 소자분리 방법 | |
KR940016439A (ko) | 반도체소자의 콘택형성방법 | |
KR950025913A (ko) | 반도체소자의 미세패턴 형성방법 | |
KR950021096A (ko) | 반도체 소자의 콘택홀 형성방법 | |
KR960005791A (ko) | 반도체소자의 콘택홀 형성방법 | |
KR970003522A (ko) | 금속배선 형성방법 | |
KR970003851A (ko) | 반도체 소자의 금속배선 형성방법 | |
KR970077521A (ko) | 반도체소자의 금속배선구조 및 이의 형성방법 | |
KR950021076A (ko) | 반도체 소자의 콘택홀 형성방법 | |
KR970053571A (ko) | 반도체 장치 및 그의 제조 방법 | |
KR970003839A (ko) | 반도체장치의 다층 배선구조 및 그 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130426 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20140324 Year of fee payment: 16 |
|
EXPY | Expiration of term |