KR970072100A - 실리콘 기판상에 다층의 금속 배선층을 형성하는 방법 - Google Patents
실리콘 기판상에 다층의 금속 배선층을 형성하는 방법 Download PDFInfo
- Publication number
- KR970072100A KR970072100A KR1019960013707A KR19960013707A KR970072100A KR 970072100 A KR970072100 A KR 970072100A KR 1019960013707 A KR1019960013707 A KR 1019960013707A KR 19960013707 A KR19960013707 A KR 19960013707A KR 970072100 A KR970072100 A KR 970072100A
- Authority
- KR
- South Korea
- Prior art keywords
- metal wiring
- wiring layer
- forming
- multilayer metal
- silicon substrate
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 실리콘 반도체 기판상에 다층의 금속 배선층을 형성하는 방법에 관한 것으로, 금속 배선층의 두께를 종래 보다 두껍게 하여 음각에 의해 포토레지스트의 노광ㆍ현상과정을 거쳐 식각에 의해 상호 접속부를 미리 형성함으로써, 종래의 플라즈마 식각법에 문제점을 극복할 수 있고 상호 접속부의 크기가 조절 가능한 특징이 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3A도는 본 발명에 의한 첫번째 금속 배선층에 포토레지스트가 도포·노광된 상태를 나타내는 단면도, 제3B도는 제3A도는 포토레지스트가 현상된 상태를 나타내는 단면도, 제3C는 첫번째 금속 배선층이 식각된 상태를 나타내는 단면도, 제3D도는 금속 배선층 상면에 절연막이 형성된 상태를 나타내는 단면도, 제3E도는 두번째 금속 배선층이 형성된 상태를 나타내는 단면도.
Claims (1)
- 금속 배선층 상면에 포토레지스트가 도포되는 단계와; 상호 접속부가 형성된 부분의 포토레지스트에 음각으로 노광·현상되는 단계; 상기 첫번째 금속 배선층이 식각되어 상기 상호 접속부가 형성되는 단계; 상기 포토레지스트가 제거되는 단계; 상기 식각된 금속 배선층 상면에 절연막이 도포되는 단계; 상기 상호 접속부 상면까지 상기 절연막을 식각하기 위한 에치 백 공정(etch-back process)이 반복적으로 진행되는 단계; 및 상기 절연막과 상호 접속부 상면에 금속층이 증착되는 단계를 포함하는 것을 특징으로 하는 다층의 금속 배선층을 형성하는 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960013707A KR970072100A (ko) | 1996-04-30 | 1996-04-30 | 실리콘 기판상에 다층의 금속 배선층을 형성하는 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960013707A KR970072100A (ko) | 1996-04-30 | 1996-04-30 | 실리콘 기판상에 다층의 금속 배선층을 형성하는 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970072100A true KR970072100A (ko) | 1997-11-07 |
Family
ID=66217387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960013707A KR970072100A (ko) | 1996-04-30 | 1996-04-30 | 실리콘 기판상에 다층의 금속 배선층을 형성하는 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970072100A (ko) |
-
1996
- 1996-04-30 KR KR1019960013707A patent/KR970072100A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970003459A (ko) | 반도체 소자의 비아홀의 형성방법 | |
| KR940022801A (ko) | 반도체소자의 콘택 형성방법 | |
| KR960035802A (ko) | 미세 패턴 형성방법 및 이를 이용한 금속 배선 형성방법 | |
| KR970072100A (ko) | 실리콘 기판상에 다층의 금속 배선층을 형성하는 방법 | |
| KR970067640A (ko) | 반도체 소자의 금속층 형성 방법 | |
| KR100252757B1 (ko) | 금속패턴 형성방법 | |
| KR970077521A (ko) | 반도체소자의 금속배선구조 및 이의 형성방법 | |
| KR970072081A (ko) | 반도체 장치의 배선구조 및 형성방법 | |
| KR970067637A (ko) | 반도체 소자의 게이트 제조방법 | |
| KR940016629A (ko) | 삼층감광막 패턴 형성방법 | |
| KR970013025A (ko) | 반도체 장치의 금속 배선 형성 방법 | |
| KR970077715A (ko) | 메탈 배선 형성방법 | |
| KR930006837A (ko) | 금속접착층을 이용한 텅스텐 선택증착방법 | |
| KR970013031A (ko) | 반도체 장치의 접촉창 형성방법 | |
| KR970072324A (ko) | 저에너지 이온 주입 방법을 이용한 실리콘 기판상에 다층의 금속 배선층을 형성하는 방법 | |
| KR960043176A (ko) | 캐패시터 제조방법 | |
| KR970018198A (ko) | 반도체소자의 평탄화방법 | |
| KR950014970A (ko) | 반도체 소자의 층간 절연막 평탄화 방법 | |
| KR970052188A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR950021154A (ko) | 반도체 소자의 광역단차 평탄화 방법 | |
| KR940016470A (ko) | 경사면을 갖는 콘택홀 형성방법 | |
| KR960026213A (ko) | 콘택 홀 형성방법 | |
| KR970077071A (ko) | 반도체 소자의 금속층 형성방법 | |
| KR910003761A (ko) | 반도체 소자의 다층금속배선 공정방법 | |
| KR980005585A (ko) | 반도체 소자의 금속층 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |