KR970003496A - 반도체 소자 제조시 미세 콘택홀 형성 방법 - Google Patents
반도체 소자 제조시 미세 콘택홀 형성 방법 Download PDFInfo
- Publication number
- KR970003496A KR970003496A KR1019950017570A KR19950017570A KR970003496A KR 970003496 A KR970003496 A KR 970003496A KR 1019950017570 A KR1019950017570 A KR 1019950017570A KR 19950017570 A KR19950017570 A KR 19950017570A KR 970003496 A KR970003496 A KR 970003496A
- Authority
- KR
- South Korea
- Prior art keywords
- photosensitive layer
- forming
- insulating layer
- layer pattern
- contact hole
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 title abstract 2
- 239000004065 semiconductor Substances 0.000 title 1
- 238000005530 etching Methods 0.000 claims abstract 5
- 230000004888 barrier function Effects 0.000 claims abstract 4
- 239000000758 substrate Substances 0.000 claims abstract 2
- 230000010354 integration Effects 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 트랜지스터 또는 여타의 소자가 기 형성된 기판(11)의 전체구조상에 하부층과의 절연을 위하여 절연층(12)을 형성하는 단계를 포함하는 미세 콘택홀 형성 방법에 있어서, 상기 절연층 상 콘택홀이 형성될 부위에 제1감광층 패턴(13')을 형성하는 제1단계; 상기 제1감광층 패턴을 식각 베리어로 상기 절연층을 일부 깊이 식각하여 돌출부(12a)를 형성한 후, 상기 제1감광층 패턴을 제거하는 제2단계; 상기 절연층의 돌출부의 상부 표면이 노출되도록 전체구조 상에 제2감광층 패턴(15')을 형성하는 제3단계; 및 상기 제2감광층 패턴을 식각 베리어로 절연층을 제거하여 콘택을 위하여 예정된 부위를 노출시키는 제4단계를 포함하는 것을 특징으로 하는 미세 콘택홀 형성 방법에 관한 것으로, 노광장비의 해상능력의 한계에 이르는 미세 콘택홀 까지도 형성할 수 있어 소자의 집적도를 향상시킬 수가 있게 되며, 이에 따라 소자의 제조수율 및 전기적 특성을 향상시킬 수 있도록 한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2F도는 본 발명에 따른 미세 콘택홀의 형성 과정도.
Claims (5)
- 트랜지스터 또는 여타의 소자가 기 형성된 기판의 전체구조 상부에 하부층과의 절연을 위하여 절연층을 형성하는 단계를 포함하는 미세 콘택홀 형성 방법에 있어서, 상기 절연층 상 콘택홀이 형성될 부위에 제1감광층 패턴을 형성하는 제1단계; 상기 제1감광층 패턴을 식각 베리어로 상기 절연층을 일부 깊이 식각하여 돌출부를 형성한 후, 상기 제1감광층 패턴을 제거하는 제2단계; 상기 절연층의 돌출부의 상부 표면이 노출되도록 전체구조 상에 제2감광층 패턴을 형성하는 제3단계; 및 상기 제2감광층 패턴을 식각 베리어로 절연층을 제거하여 콘택을 위하여 예정된 부위를 노출시키는 제4단계를 포함하는 것을 특징으로 하는 미세 콘택홀 형성 방법.
- 제1항에 있어서, 상기 제1단계는 상부 절연층 상에 제1감광층을 형성한 후, 콘택홀이 형성될 부위를 제외한 부위의 상기 제1감광층을 노광하는 제5단계; 및 노광된 상기 제1감광층을 현상하여 상기 제1감광층 패턴을 형성하는 제6단계를 포함하는 것을 특징으로 하는 미세 콘택홀 형성 방법.
- 제2항에 있어서, 상기 제5단계는 콘택홀이 형성될 부위에 비투과 역역이 형성된 포토마스크를 이용하여 수행되는 것을 특징으로 하는 미세 콘택홀 형성 방법.
- 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제3단계는 전체구조 상부에 제2감광층을 형성하는 제7단계; 및 상기 제2감광층을 수직방향으로 부분 현상하여 상기 절연층의 돌출부의 상부 표면을 노출시키는 제8단계를 포함하는 것을 특징으로 하는 미세 콘택홀 형성 방법.
- 제4항에 있어서, 상기 제4단계는 비등방성 식각법으로 수행되는 것을 특징으로 하는 미세 콘택홀 형성 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950017570A KR100365752B1 (ko) | 1995-06-26 | 1995-06-26 | 반도체소자의콘택홀형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950017570A KR100365752B1 (ko) | 1995-06-26 | 1995-06-26 | 반도체소자의콘택홀형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970003496A true KR970003496A (ko) | 1997-01-28 |
KR100365752B1 KR100365752B1 (ko) | 2003-02-26 |
Family
ID=37491062
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950017570A KR100365752B1 (ko) | 1995-06-26 | 1995-06-26 | 반도체소자의콘택홀형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100365752B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101145336B1 (ko) | 2010-05-31 | 2012-05-14 | 에스케이하이닉스 주식회사 | 반도체 장치의 콘택홀 형성방법 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60175426A (ja) * | 1984-02-21 | 1985-09-09 | Toshiba Corp | 半導体装置の製造方法 |
-
1995
- 1995-06-26 KR KR1019950017570A patent/KR100365752B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100365752B1 (ko) | 2003-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR910019258A (ko) | 반도체장치 및 그 제조방법 | |
KR970003496A (ko) | 반도체 소자 제조시 미세 콘택홀 형성 방법 | |
KR930006839A (ko) | 반도체 제조공정의 미세패턴 형성방법 | |
KR950025913A (ko) | 반도체소자의 미세패턴 형성방법 | |
KR950021063A (ko) | 반도체 소자의 스텝 커버리지(Step coverage) 향상방법 | |
KR980005543A (ko) | 반도체 소자의 금속 배선 형성방법 | |
KR950025927A (ko) | 반도체장치 제조방법 | |
KR960026635A (ko) | 금속배선 형성방법 | |
KR950001918A (ko) | 질화막을 이용한 게이트패턴 형성방법 | |
KR960019533A (ko) | 반도체소자의 미세콘택 형성방법 | |
KR960005791A (ko) | 반도체소자의 콘택홀 형성방법 | |
KR970003851A (ko) | 반도체 소자의 금속배선 형성방법 | |
KR960026795A (ko) | 반도체소자의 캐패시터 제조방법 | |
KR970052317A (ko) | 반도체 장치의 미세 접촉창 형성 방법 | |
KR950021096A (ko) | 반도체 소자의 콘택홀 형성방법 | |
KR970052306A (ko) | 반도체 소자의 콘택 홀 형성 방법 | |
KR970054082A (ko) | 반도체 장치의 제조방법 | |
KR950029859A (ko) | 감광막 패턴 형성 방법 | |
KR940016920A (ko) | 저부게이트 박막트랜지스터 제조방법 | |
KR950015608A (ko) | 반도체소자의 미세패턴 형성방법 | |
KR960026229A (ko) | 반도체소자의 미세콘택 형성방법 | |
KR940016439A (ko) | 반도체소자의 콘택형성방법 | |
KR960026174A (ko) | 반도체 메모리장치의 매몰접촉창 형성방법 | |
KR970052600A (ko) | 반도체장치의 제조방법 | |
KR970054061A (ko) | 반도체 장치의 커패시터 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20101125 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |