KR100247805B1 - 반도체 장치의 캐패시터 노드 제조방법 - Google Patents
반도체 장치의 캐패시터 노드 제조방법 Download PDFInfo
- Publication number
- KR100247805B1 KR100247805B1 KR1019920024964A KR920024964A KR100247805B1 KR 100247805 B1 KR100247805 B1 KR 100247805B1 KR 1019920024964 A KR1019920024964 A KR 1019920024964A KR 920024964 A KR920024964 A KR 920024964A KR 100247805 B1 KR100247805 B1 KR 100247805B1
- Authority
- KR
- South Korea
- Prior art keywords
- node
- polycrystalline silicon
- capacitor
- mask
- semiconductor device
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
발명은 고집적 반도체 장치의 캐패시터 노드 형성 공정에 관한 것으로 특히 라인 스페이스 패턴(LINE SPACE PATTERN) 형식을 사용하여 노드 면적을 확보하는데 적당하도록 한 반도체 장치의 캐패시터 노드의 노광방법에 관한 것이다. 이를 위하여 본 발명은, 반도체 기판 캐패시터 절연막이 형성된 반도체 장치의 캐패시터 노드 제조방법에 있어서, 절연막 위에 다결정 실리콘을 소정 두께를 갖도록 증착시키는 단계와, 다결정 실리콘위에 라인 스페이스 마스크인 제 1 및 제 2 포토레지스트를 세로로 도포한 후 다결정 실리콘을 에치하여 X축 방향의 노드를 정의하는 단계와, 다결정 실리콘 위에 라인 스페이스 마스크인 제 3 및 제 4 포토레지스트를 가로로 도포한 후 다결정 실리콘을 에치하여 y축 방향의 노드를 정의하여 직사각형을 갖는 다결정 실리콘의 노드 마스크를 형성하는 단계와, 직사각형 형태의 다결정 실리콘을 마스크로서 절연막을 식각하여 캐패시터 노드를 형성한 것이다.
Description
제1도는 종래 반도체 장치 캐패시터 노드의 노광 공정도로서,
(a)도는 노드의 노광전 노드 마스크의 배치도.
(b)도는 노광후의 노드 형상도.
(c)도는 노드의 노광 공정도.
제2도는 본 발명에 따른 노드 마스크의 제조 공정도.
제3도는 본 발명에 따른 캐패시터 노드의 노광 공정도.
〈도면의 주요부분에 대한 부호의 설명〉
1 : 노드 마스크(NODE MASK) 2 : 반도체 기판
3 : 산화막 4 : 다결정 실리콘
5a~5d : 제 1 내지 제 4 포토레지스트 6 : 노드(NODE)
발명은 고집적 반도체 장치의 캐패시터 노드 형성 공정에 관한 것으로 특히 라인 스페이스 패턴(LINE SPACE PATTERN) 형식을 사용하여 노드 면적을 확보하는데 적당하도록 한 반도체 장치의 캐패시터 노드의 노광방법에 관한 것이다.
종래 반도체 장치에 있어서 캐패시터 제조 공정완료후 캐패시터의 노드를 제작하기 위한 노광 공정은 제 1도의(c)도와 같이 노드를 형성하기 위한 마스크 작업을 하기전에 반도체기판(2)위에 적당한 두께로 화학 기상 증착법(CVD)으로 절연막(3)을 증착한 후 노드를 정의하기 위해 노드 마스크(1)을 사용하여 아일랜드 타입(island type)의 노드 에리어(Area)를 정의한 다음 노광을 실시한다.
그러나 노광후 (b)도와 같이 노드 패턴이 각면에 줄어들어 실제 마스크 치수보다 0.1~0.3um 까지 줄어들게 된다. 즉 (a)도와 같이 노드마스크와 노드마스크간의 간격인 X축 ⓒ와 y축 ⓓ가 최소선폭까지 정의되어야 노드 면적을 최대로 확보할 수 있는데 노광공정후에는 (b)도에서 실제 X축 ⓒ'와 Y축 ⓓ'와 같이 간격이 넓어지고 형성된 모양도 사각형이 아닌 타원형 형태로 되기 때문에 노드마스크(1) 면적보다 실제로 정의되는 노드 면적은 30% 정도 줄어들게 된다.
따라서 이러한 문제를 해결하기 위해서 안티 리플렉티브 코팅(ARC:Anti reflective coating) 재료등을 도입하여 포토레지스트 도포전에 안티 리플렉티브 물질을 도포하여 반사되는 빛의 간섭 영향을 줄이려고 하고 있으나 여러가지 요인으로 인해 개선이 어렵게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위해 라인 스페이스 패턴(line space pattern)이 포토레지스트로서 단결정 실리콘 X축과 Y축 방향으로 각각 두번 노광하여 직사각형을 갖는 다결정 실리콘의 노드 마스크를 제조하고, 이를 마스크로서 절연막을 식각하여 캐패시터 노드 폴리를 형성함으로써 노드 마스크가 원하는 크기대로 정의되고, 직사각형으로 형성되어 종래보다 30% 이상의 면적 확보가 가능토록 한 것으로서, 본 발명의 목적은 반도체 기판내에 캐패시터 절연막이 형성된 반도체 장치의 캐패시터 노드 제조방법에 있어서, 상기 절연막위에 다결정 실리콘을 소정 두께를 갖도록 증착하는 단계와, 상기 다결정 실리콘위에 라인 스페이스 마스크인 제 1 및 제 2 포토레지스트를 세로로 도포한 후 다결정 실리콘을 에치하여 X축 방향의 노드를 정의하는 단계와, 상기 다결정 실리콘위에 라인 스페이스 마스크인 제 3 및 제 4 포토레지스트를 가로로 도포한 후 다결정 실리콘을 에치하여 y축 방향의 노드를 정의하여 직사각형을 갖는 다결정 실리콘의 노드 마스크를 형성하는 단계와, 상기 직사각형 형태의 다결정 실리콘을 마스크로서 절연막을 식각하여 캐패시터 노드를 형성하는 단계로 이루어진 반도체 장치의 캐패시터 노드 제조벙법을 제공하는데 있다.
이하 첨부된 도면에 의해 상세히 설명하면 다음과 같다.
제 2도는 본 발명에 따른 노드 마스크의 제조 공정도로서 두번 노광을 실시하여 원하는 면적과 모양을 얻을 수 있도록 한 것이다.
즉 (a)도와 같이 제 1 및 제 2 포토레지스터(5a)(5b)를 수평선상에 소정간격을 두어 X방향의 ⓓ의 노드폭을 정의하고, (b)도와 같이 제 3 및 제 4 포토레지스터(5c)(5d)를 수직선 상에 소정간격을 두어 y 방향 ⓒ의 노드를 정의하면 결과적으로 (c)도와 같이 직사각형의 노드를 정의할 수 있으며 X축과 Y축으로 최소 선폭 ⓓ,ⓒ를 갖는 노드 형성 영역(10) 확보가 가능하게 되는 것이다.
상기와 같은 노드 마스크의 원리를 사용하여 제 3도에 의해 캐패시터 노드의 노광공정을 설명하면, 먼저 (a)도와 같이 반도체 기판(1)에 적층 캐패시터 형성을 위한 적당한 두께를 갖도록 화학 기상증착법으로 옥사이드의 절연막(3) 형성후 그 위에 다결정 실리콘(4)을 약 500Å 두께로 증착한다. 그 다음(b)도와 같이 제 1 포토레지스트(5a)를 도포하여 X축의 ⓓ를 정의하고 노광후 다결정 실리콘(4)을 전식식각 한 다음, (c)도와 같이 (b)도에서 노광 되었던 제 1 포토레지스트(5a)를 제거한 후 제 2도의 (b)와 같은 포토레지스트(5C)를 사용하여 Y축 ⓒ를 정의 하고 전술한 바와같이 다결정 실리콘(4)을 건식식각하면 직사각형의 다결정 실리콘(4')의 노드 마스크가 형성된다.
따라서 (d)도와 같이 상기 직사각형의 다결정 폴리실리콘(4')을 마스크로 하여 절연막(3)을 식각함으로써 캐패시터 노드를 형성하게 되는 것이다.
이상에서 상술한 바와같이 본 발명은 포토레지스트로서 다결정 실리콘을 두번 에치하여 X축 및 Y축 방향의 노드폭이 결정된 직사각형의 다결정 실리콘을 다수 형성하고, 상기 직사각형의 다결정 실리콘을 마스크로 하여 절연막을 식각하여 캐패시터 노드를 형성함으로써 아일랜드 타입의 마스크 한장을 사용하는 것보다 라인 스페이스 패턴(line-space pattern) 임으로 인해 난이도 면에서 이점이 있을 뿐만 아니라 노드 마스크가 원하는 크기대로 정의되고, 모양도 타원형이 아닌 직사각형으로 되어 종래보다 30% 이상의 면적 확보가 가능한 것이다.
Claims (2)
- 반도체 기판에 캐패시터 절연막이 형성된 반도체 장치의 캐패시터 노드 제조방법에 있어서, 상기 절연막 위에 다결정 실리콘을 소정 두께를 갖도록 증착시키는 단계와, 상기 다결정 실리콘위에 라인 스페이스 마스크인 제 1 및 제 2 포토레지스트를 세로로 도포한 후 다결정 실리콘을 에치하여 X축 방향의 노드를 정의하는 단계와, 상기 다결정 실리콘 위에 라인 스페이스 마스크인 제 3 및 제 4 포토레지스트를 가로로 도포한 후 다결정 실리콘을 에치하여 y축 방향의 노드를 정의하여 직사각형을 갖는 다결정 실리콘의 노드 마스크를 형성하는 단계와, 상기 직사각형 형태의 다결정 실리콘을 마스크로서 절연막을 식각하여 캐패시터 노드를 형성하는 단계로 이루어진 반도체 장치의 캐패시터 노드 제조방법.
- 제1항에 있어서, 상기 다결정 실리콘은 500Å 두께로 증착시킨 것을 특징으로 하는 반도체 장치의 캐패시터 노드 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920024964A KR100247805B1 (ko) | 1992-12-22 | 1992-12-22 | 반도체 장치의 캐패시터 노드 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920024964A KR100247805B1 (ko) | 1992-12-22 | 1992-12-22 | 반도체 장치의 캐패시터 노드 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940016792A KR940016792A (ko) | 1994-07-25 |
| KR100247805B1 true KR100247805B1 (ko) | 2000-03-15 |
Family
ID=19346150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920024964A KR100247805B1 (ko) | 1992-12-22 | 1992-12-22 | 반도체 장치의 캐패시터 노드 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100247805B1 (ko) |
-
1992
- 1992-12-22 KR KR1019920024964A patent/KR100247805B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940016792A (ko) | 1994-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6071815A (en) | Method of patterning sidewalls of a trench in integrated circuit manufacturing | |
| US20010014515A1 (en) | Wafer grooves for reducing semiconductor wafer warping | |
| KR100247805B1 (ko) | 반도체 장치의 캐패시터 노드 제조방법 | |
| JPH07326621A (ja) | 半導体素子の微細パターン形成方法 | |
| US5576124A (en) | Phase shift mask and method for fabricating the same | |
| KR100290588B1 (ko) | 반도체장치의 도전막 패턴 형성방법 | |
| KR100265989B1 (ko) | 반도체 장치의 폴리실리콘 패턴 형성방법 | |
| JPS63258020A (ja) | 素子分離パタ−ンの形成方法 | |
| KR100244411B1 (ko) | 반도체장치 제조방법 | |
| KR960000366B1 (ko) | 반도체 장치의 콘택 형성방법 | |
| KR0146254B1 (ko) | 게이트 전극 형성방법 | |
| JPH0675360A (ja) | レチクル及びそれを用いた半導体装置の製造方法 | |
| KR0137997B1 (ko) | 반도체 소자의 콘택홀 제조방법 | |
| KR0121559B1 (ko) | 반도체 제조 방법 | |
| KR0140807B1 (ko) | 반도체 소자의 전하저장전극 형성 방법 | |
| KR0138963B1 (ko) | 금속배선 형성방법 | |
| KR0122508B1 (ko) | 미세콘택홀 형성방법 | |
| KR950007168A (ko) | 반도체 장치의 캐패시터 전극 제조 방법 | |
| KR100223796B1 (ko) | 디램 셀 제조방법 | |
| KR100281549B1 (ko) | 폴리실리콘막 패턴 형성방법 | |
| KR0122524B1 (ko) | 금속배선층 형성방법 | |
| KR100314738B1 (ko) | 반도체소자의게이트전극형성방법 | |
| JPS639934A (ja) | 半導体装置の製造方法 | |
| KR970013036A (ko) | 반도체 소자의 게이트제조방법 | |
| KR19980054470A (ko) | 포토레지스트 패턴 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20081125 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |