JPH06275573A

JPH06275573A - 微細加工方法

Info

Publication number: JPH06275573A
Application number: JP6067893A
Authority: JP
Inventors: Toru Miyayasu; 徹宮保
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1993-03-19
Filing date: 1993-03-19
Publication date: 1994-09-30

Abstract

(57)【要約】【目的】本発明は、光リソグラフィ技術を用いて、光リ
ソグラフィの解像度以下の微細な形状を高精度に形成す
ることができる微細加工方法を提供することを目的とす
る。【構成】シリコン基板１０上にＣＶＤ酸化膜１２を堆積
し、このＣＶＤ酸化膜１２の一部をエッチング除去して
幅０．３６μｍの溝１６を形成した後、全面に膜厚０．
０８μｍのシリコン窒化膜１８を堆積してシリコン窒化
膜１８上に幅０．２０μｍの溝１６ａを残存させる。こ
の溝１６ａ内に埋め込んだＣＶＤ酸化膜２０をマスクと
してシリコン窒化膜１８を選択的にエッチング除去し、
ＣＶＤ酸化膜２０下のシリコン窒化膜１８ａのみを残存
させた後、ＣＶＤ酸化膜１２とＣＶＤ酸化膜２０を選択
的にエッチング除去して、シリコン基板１０上に、幅
０．２０μｍの島状のシリコン窒化膜１８ａを形成す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は微細加工方法に係り、特
に半導体集積回路の製造でのパターンニングのための微
細加工方法やマイクロ・マシンニングと呼ばれる微小な
機械の製造方法に関する。

【０００２】

【従来の技術】従来のフォトレジストと光リソグラフィ
技術を用いた微細加工方法を、第１７図の工程断面模式
図を用いて説明する。基板５０上に薄膜５２を堆積した
後（図１７（ａ）参照）、この薄膜５２上にフォトレジ
スト５４を塗布する（図１７（ｂ）参照）。続いて、所
定のマスクを用いて露光した後、フォトレジスト５４の
感光部、非感光部のいずれか一方を除去する（図１７
（ｃ）参照）。

【０００３】次いで、残留させたフォトレジスト５４ａ
をマスクとして、薄膜５２をエッチングした後、残留さ
せたフォトレジスト５４ａを剥離する（図１７（ｄ）参
照）。このようにして、基板５０上の薄膜５２の微細加
工を行う。

【０００４】

【発明が解決しようとする課題】しかしながら、従来の
フォトレジストと光リソグラフィ技術を用いた微細加工
方法においては、露光光の波長に規定されてその解像度
には一定の限界がある。他方、半導体集積回路におい
て、性能向上のためにより微細なトランジスタや配線や
トレンチの形成が要求されてきており、光リソグラフィ
の解像度以下の微細加工方法が必要となった。

【０００５】このような微細加工のため、位相シフト法
などが開発されたが、複雑なパターンには対応できない
という問題がある。また、光の代わりにＸ線、電子ビー
ム、イオンビーム等の理論的分解能の高い露光媒体を用
いたリソグラフィ技術が開発されているが、実用化には
未だ種々の問題がある。そこで本発明は、光リソグラフ
ィ技術を用いて、光リソグラフィの解像度以下の微細な
形状を高精度に形成することができる微細加工方法を提
供することを目的とする。

【０００６】

【課題を解決するための手段】上記課題は、基板上に、
第１の薄膜を堆積する第１の工程と、前記第１の薄膜の
一部を除去して、所定の幅の第１の溝を形成する第２の
工程と、前記第１の薄膜の表面上及び側壁上並びに前記
第１の溝内に露出した前記基板上に、第２の薄膜を堆積
すると共に、前記第２の薄膜上に第２の溝を残存させる
第３の工程と、前記第２の薄膜上の前記第２の溝内に、
第３の薄膜を形成する第４の工程と、前記第２の溝内の
前記第３の薄膜をマスクとして、露出している前記第２
の薄膜を選択的に除去する第５の工程と、前記第２の薄
膜の除去により露出した前記第１の薄膜を除去する第６
の工程とを有し、前記基板上に、前記第１の溝の幅から
前記第２の薄膜の膜厚の２倍を減じた幅をもち、積層さ
れた前記第２及び第３の薄膜、又は前記第２の薄膜から
なる島を形成することを特徴とする微細加工方法によっ
て達成される。

【０００７】また、上記の微細加工方法において、前記
第４の工程が、全面に前記第３の薄膜を堆積した後、前
記第２の薄膜を停止領域として前記第３の薄膜を研磨
し、前記第２の薄膜上の前記第２の溝内にのみ前記第３
の薄膜を残存させる工程であることを特徴とする微細加
工方法によって達成される。また、上記課題は、基板上
に、第１の薄膜を堆積する第１の工程と、前記第１の薄
膜に、第２の薄膜を堆積する第２の工程と、前記第２の
薄膜の一部を除去して、所定の幅の第１の溝を形成する
第３の工程と、前記第２の薄膜の表面上及び側壁上並び
に前記第１の溝内に露出した前記第１の薄膜上に、第３
の薄膜を堆積すると共に、前記第３の薄膜上に第２の溝
を残存させる第４の工程と、前記第３の薄膜上の前記第
２の溝内に、第４の薄膜を形成する第５の工程と、前記
第２の溝内の前記第４の薄膜をマスクとして、露出して
いる前記第３の薄膜を選択的に除去する第６の工程と、
前記第３の薄膜の除去により露出した前記第２の薄膜を
除去する第７の工程と、前記第４の薄膜をマスクとし
て、露出している前記第１の薄膜を選択的に除去する第
８の工程とを有し、前記基板上に、前記第１の溝の幅か
ら前記第３の薄膜の膜厚の２倍を減じた幅をもち、積層
された前記第１、第３及び第４の薄膜、積層された前記
第１及び第３の薄膜、又は前記第１の薄膜からなる島を
形成することを特徴とする微細加工方法によって達成さ
れる。

【０００８】また、上記の微細加工方法において、前記
第５の工程が、全面に前記第４の薄膜を堆積した後、前
記第３の薄膜を停止領域として前記第４の薄膜を研磨
し、前記第３の薄膜上の前記第２の溝内にのみ前記第４
の薄膜を残存させる工程であることを特徴とする微細加
工方法によって達成される。また、上記の微細加工方法
において、前記第１の薄膜が、２以上の層からなる多層
膜であり、前記第８の工程が、第４の薄膜又は前記第３
の薄膜をマスクとして、露出している前記第１の薄膜の
うちの所定の上方の層を選択的に除去し、前記第１の薄
膜のうちの所定の下方の層を残存させる工程であり、前
記基板上に、前記第１の薄膜のうちの前記下方の層を介
して、前記第１の溝の幅から前記第３の薄膜の膜厚の２
倍を減じた幅をもち、前記第１の薄膜のうちの前記上方
の層を含む島を形成することを特徴とする微細加工方法
によって達成される。

【０００９】更に、上記課題は、上記の微細加工方法に
おいて、前記基板上に、積層された前記第２及び第３の
薄膜、又は前記第２の薄膜からなる島を形成した後に、
前記島をマスクとして、露出している前記基板を選択的
に除去する工程を有し、前記基板表面に、前記第１の溝
の幅から前記第２の薄膜の膜厚の２倍を減じた幅をもつ
凸部を形成することを特徴とする微細加工方法によって
達成される。

【００１０】また、上記の微細加工方法において、前記
基板上に、積層された前記第１、第３及び第４の薄膜、
積層された前記第１及び第３の薄膜、又は前記第１の薄
膜からなる島を形成した後に、前記島をマスクとして、
露出している前記基板を選択的に除去する工程を有し、
前記基板表面に、前記第１の溝の幅から前記第３の薄膜
の膜厚の２倍を減じた幅をもつ凸部を形成することを特
徴とする微細加工方法によって達成される。

【００１１】また、上記課題は、基板上に、第１の薄膜
を堆積する第１の工程と、前記第１の薄膜の一部を除去
して、所定の幅の第１の溝を形成する第２の工程と、前
記第１の薄膜の表面上及び側壁上並びに前記第１の溝内
に露出した前記基板上に、第２の薄膜を堆積すると共
に、前記第２の薄膜上に第２の溝を残存させる第３の工
程と、前記第２の薄膜上の前記第２の溝内に、第３の薄
膜を形成する第４の工程と、前記第２の溝内の前記第３
の薄膜をマスクとして、露出している前記第２の薄膜を
選択的に除去する第５の工程とを有し、前記基板上に、
積層された前記第２及び第３の薄膜又は前記第２の薄膜
と前記第１の薄膜とに挟まれ、前記第２の薄膜の膜厚の
幅をもつ溝を形成することを特徴とする微細加工方法に
よって達成される。

【００１２】また、上記課題は、基板上に、第１の薄膜
を堆積する第１の工程と、前記第１の薄膜に、第２の薄
膜を堆積する第２の工程と、前記第２の薄膜の一部を除
去して、所定の幅の第１の溝を形成する第３の工程と、
前記第２の薄膜の表面上及び側壁上並びに前記第１の溝
内に露出した前記第１の薄膜上に、第３の薄膜を堆積す
ると共に、前記第３の薄膜上に第２の溝を残存させる第
４の工程と、前記第３の薄膜上の前記第２の溝内に、第
４の薄膜を形成する第５の工程と、前記第２の溝内の前
記第４の薄膜をマスクとして、露出している前記第３の
薄膜を選択的に除去する第６の工程と、前記第３の薄膜
の除去により露出した前記第２の薄膜及び前記第４の薄
膜又は前記第３の薄膜をマスクとして、露出している前
記第１の薄膜を選択的に除去する第７の工程とを有し、
前記基板上に、積層された前記第１、第３及び第４の薄
膜、積層された前記第１及び第３の薄膜又は前記第１の
薄膜と、積層された前記第１及び第２の薄膜又は前記第
１の薄膜とに挟まれ、前記第３の薄膜の膜厚の幅をもつ
溝を形成するを有することを特徴とする微細加工方法に
よって達成される。

【００１３】また、上記課題は、上記の微細加工方法に
おいて、前記基板上に、前記第２及び第３の薄膜又は前
記第２の薄膜と前記第１の薄膜とに挟まれた溝を形成し
た後に、前記第３又は第２の薄膜と前記第１の薄膜とを
マスクとして、前記溝内に露出している前記基板を選択
的に除去する工程を有し、前記基板表面に、前記第２の
薄膜の膜厚の幅をもつトレンチを形成することを特徴と
する微細加工方法によって達成される。

【００１４】また、上記の微細加工方法において、前記
基板上に、前記第１、第３及び第４の薄膜、前記第１及
び第３の薄膜又は前記第１の薄膜と、前記第１及び第２
の薄膜又は前記第１の薄膜とに挟まれた溝を形成した後
に、前記第４、第３又は第１の薄膜と前記第２又は第１
の薄膜とをマスクとして、前記溝内に露出している前記
基板を選択的に除去する工程を有し、前記基板表面に、
前記第３の薄膜の膜厚の幅をもつトレンチを形成するこ
とを特徴とする微細加工方法によって達成される。

【００１５】

【作用】本発明によれば、ある薄膜にリソグラフィ技術
で開口した所定の幅の第１の溝の側壁上に、所定の膜厚
の薄膜を堆積し、この薄膜の膜厚の分だけその幅が縮小
した第２の溝内にマスク用の薄膜を形成し、このマスク
用の薄膜をマスクとしてその下の薄膜を選択的に除去す
ることにより、第１の溝の幅から前記第２の薄膜の膜厚
の２倍を減じた幅をもつ島状の薄膜を形成することがで
きる。

【００１６】これにより、光リソグラフィの解像度以下
の幅をもつ島状の薄膜パターンを形成する微細加工方法
が可能となる。しかも、第１の溝の側壁上に堆積する薄
膜の膜厚は高精度に制御することが可能であるため、光
リソグラフィ技術を用いて形成したパターンを均一なシ
フト量で縮小した微細パターンを高精度に形成すること
ができる。

【００１７】また、こうして形成した島状の薄膜パター
ンをマスクとして、基板を選択的に除去することによ
り、この島状の薄膜パターンと同一パターンの凸部を基
板表面に形成することができる。これにより、光リソグ
ラフィの解像度以下の幅をもつ基板表面の凸部パターン
を形成する微細加工方法が可能となる。更に、ある薄膜
にリソグラフィ技術で開口した所定の幅の第１の溝の側
壁上に、所定の膜厚の薄膜を堆積し、この薄膜の膜厚の
分だけその幅が縮小した第２の溝内にマスク用の薄膜を
形成し、このマスク用の薄膜をマスクとして第１の溝の
側壁上に堆積した薄膜を選択的に除去することにより、
マスク用の薄膜の下の薄膜と第１の溝を開口した薄膜と
に挟まれ、第１の溝の側壁上に堆積する薄膜の膜厚と同
じ幅をもつ溝を形成することができる。

【００１８】これにより、光リソグラフィの解像度以下
の極めて微細な幅をもつ溝を基板上に形成する微細加工
方法が可能となる。しかも、この溝の幅は、第１の溝の
側壁上に堆積する薄膜の膜厚に等しいため、高精度に制
御することが可能である。また、こうして形成した基板
上の溝を介して、基板を選択的に除去することにより、
この基板上の溝と同一パターンのトレンチを基板表面に
形成することができる。これにより、第１の溝の側壁上
に堆積する薄膜の膜厚に規定される所定の幅をもつ基板
表面のトレンチを高精度に形成する微細加工方法が可能
となる。

【００１９】

【実施例】以下、本発明を図示する実施例に基づいて具
体的に説明する。図１及び図２は本発明の第１の実施例
による微細加工方法を説明するための工程断面模式図で
ある。この第１の実施例は、シリコン基板上に薄膜から
なる微細な幅の島を形成するものである。

【００２０】例えばシリコン基板１０上に、熱ＣＶＤ
（Chemical Vapor Deposition ）法を用いて、膜厚０．
１μｍのＣＶＤ酸化膜（Ｓｉ０₂）１２を堆積する。こ
のときの熱ＣＶＤの条件は、反応ガスとしてＳｉＨ
₄（シラン）及びＮ₂Ｏ（亜酸化窒素）を用い、成長温
度を８００℃とする（図１（ａ）参照）。次いで、この
ＣＶＤ酸化膜１２上に、フォトレジスト１４を塗布する
（図１（ｂ）参照）。続いて、このフォトレジスト１４
をリソグラフィ技術を用いて所定の形状にパターンニン
グした後、そのパターンニングしたフォトレジスト１４
をマスクとして、ＣＶＤ酸化膜１２の一部をエッチング
除去し、０．３６μｍの幅と所定の長さをもつ溝１６を
形成する（図１（ｃ）参照）。

【００２１】次いで、全面に、ＬＰＣＶＤ（Low Pressu
re-CVD）法を用いて、膜厚０．０８μｍのシリコン窒化
膜（Ｓｉ₃Ｎ₄）１８を堆積する。このときのＬＰＣＶ
Ｄの条件は、反応ガスとしてＳｉ₂Ｈ₆（ジシラン）及
びＮＨ₃（アンモニア）を用い、成長温度を６２５℃と
する。これにより、ＣＶＤ酸化膜１２表面上及び溝１６
内に露出したシリコン基板１０上のみならず、溝１６内
のＣＶＤ酸化膜１２側壁上にも膜厚０．０８μｍのシリ
コン窒化膜１８が形成される。

【００２２】このとき、ＣＶＤ酸化膜１２表面上及びシ
リコン基板１０上に形成されるシリコン窒化膜１８の膜
厚分布は±１％であるのに対し、溝１６内のＣＶＤ酸化
膜１２側壁上に形成されるシリコン窒化膜１８の膜厚分
布も±１％であり、両者には殆ど差がない。従って、幅
０．３６μｍの溝１６は、シリコン窒化膜１８上に幅
０．２０μｍの溝１６ａとして残存する（図１（ｄ）参
照）。

【００２３】次いで、全面に、膜厚０．１μｍのＣＶＤ
酸化膜２０を堆積した後、このＣＶＤ酸化膜２０を研磨
する。このとき、シリコン窒化膜１８をＣＶＤ酸化膜２
０研磨のストッパー層とすることにより、シリコン窒化
膜１８上の溝１６ａ内にのみＣＶＤ酸化膜２０を残存さ
せることができる（図２（ｅ）参照）。次いで、この溝
１６ａ内に埋め込まれたＣＶＤ酸化膜２０をマスクとし
て、ＲＩＥ（Reactive Ion Etching）法を用いて、露出
しているシリコン窒化膜１８を選択的にエッチング除去
する。このときのＲＩＥには、エッチングガスとして例
えばＣＨＦ₄とＯ₂との混合ガスを用いる。これによ
り、ＣＶＤ酸化膜２０下のシリコン窒化膜１８ａのみを
残存させる（図２（ｆ）参照）。

【００２４】次いで、ＲＩＥ法を用いて、シリコン基板
１０上に残っているＣＶＤ酸化膜１２と溝の中に埋め込
まれたＣＶＤ酸化膜２０を選択的にエッチング除去す
る。このときのＲＩＥには、エッチングガスとして例え
ばＣＨＦ₄とＣＨＦ₃との混合ガスを用いる。こうし
て、シリコン基板１０上に、幅０．２０μｍの島状のシ
リコン窒化膜１８ａを形成する（図２（ｇ）参照）。

【００２５】このように第１の実施例によれば、光リソ
グラフィ技術を用いて形成した幅０．３６μｍの溝１６
の側壁に膜厚０．０８μｍのシリコン窒化膜１８を形成
して、幅０．２０μｍの溝１６ａに縮小することによ
り、光リソグラフィの解像度以下の幅０．２０μｍをも
つシリコン窒化膜１８ａからなる島状パターンを形成す
ることができる。

【００２６】しかも、溝１６の側壁に形成するシリコン
窒化膜１８の膜厚は、ばらつきが少なく且つ高精度に制
御することが可能であるため、溝１６から溝１６ａへも
均一なシフト量で縮小することができ、従って最終的に
形成される島状のシリコン窒化膜１８ａの幅も高精度に
制御することができる。尚、上記第１の実施例において
は、ＣＶＤ酸化膜１２とＣＶＤ酸化膜２０とが同一の材
料であるが、例えばＣＶＤ酸化膜２０の材料をＣＶＤ酸
化膜１２のエッチング特性と異なる材質のものに変更す
ることにより、ＣＶＤ酸化膜２０に相当する異なる材質
の薄膜をマスクとして、シリコン窒化膜１８及びＣＶＤ
酸化膜１２を連続的にエッチング除去することができ
る。

【００２７】この変形例の場合、その後にＣＶＤ酸化膜
２０を選択的にエッチング除去し、上記図２（ｇ）に示
すように、島状のシリコン窒化膜１８ａを形成してもよ
いし、或いはＣＶＤ酸化膜２０を残存させたままで、積
層されたシリコン窒化膜１８ａ及びＣＶＤ酸化膜２０か
らなる島状パターンを所望のものとしてもよい。また、
上記第１の実施例においては、各薄膜の組み合わせとし
て最も一般的なものとしてシリコン酸化膜とシリコン窒
化膜を用いているが、これらに限定される必要はなく、
異なるエッチング特性をもつ種々の材質の薄膜を用いる
ことが可能であることは言うまでもない。このことは、
以下に説明する各実施例の場合も同様である。

【００２８】但し、溝１６の側壁上に堆積する薄膜は、
その膜厚によって溝１６ａへ縮小し、最終的な島状パタ
ーンの幅を決定するものであるため、堆積した膜厚にば
らつきが少なく且つ高精度に制御することが可能である
ことが要求される。そしてこの薄膜にシリコン窒化膜１
８を用いる場合の膜厚分布については既に述べたが、他
の薄膜を用いた場合を例示すると、例えばシリコン酸化
膜を用いた場合、本発明者の実験によれば、平坦部にお
ける膜厚分布は±２％であるのに対し、溝１６側壁上に
おける膜厚分布は−１％乃至−５％であった。また、多
結晶シリコン膜を用いた場合、平坦部における膜厚分布
は±２％であるのに対し、溝１６側壁上における膜厚分
布は−０％乃至＋４％であった。

【００２９】次に、本発明の第２の実施例による微細加
工方法を、図３及び図４の工程断面模式図を用いて説明
する。尚、上記図１及び図２に示す半導体装置と同じ構
成要素には同一の符号を付して説明を省略する。この第
２の実施例も、シリコン基板上に微細な島状の薄膜を形
成するものであるが、上記第１の実施例におけるシリコ
ン基板１０とＣＶＤ酸化膜１２との間に熱酸化膜を形成
する点に特徴がある。

【００３０】即ち、シリコン基板１０上に熱酸化膜２２
を形成した後、この熱酸化膜２２上に、上記第１の実施
例の図１（ａ）に示す場合と同様に、ＣＶＤ酸化膜１２
を堆積する（図３（ａ）参照）。次いで、上記第１の実
施例の図１（ｂ）〜図２（ｆ）に示す場合とほぼ同様に
して、ＣＶＤ酸化膜１２上にフォトレジスト１４を塗布
し（図３（ｂ）参照）、このフォトレジスト１４を所定
の形状にパターンニングした後、そのパターンニングし
たフォトレジスト１４をマスクとしてＣＶＤ酸化膜１２
の一部をエッチング除去して、幅０．３６μｍの溝１６
を形成する（図３（ｃ）参照）。

【００３１】続いて、全面に、膜厚０．０８μｍのシリ
コン窒化膜１８を堆積し、このシリコン窒化膜１８上に
幅０．２０μｍの溝１６ａを残存させた後（図３（ｄ）
参照）、このシリコン窒化膜１８上の溝１６ａ内にのみ
ＣＶＤ酸化膜２０を埋め込む（図４（ｅ）参照）。続い
て、この溝１６ａ内のＣＶＤ酸化膜２０をマスクとし
て、シリコン窒化膜１８を選択的にエッチング除去し、
ＣＶＤ酸化膜２０下のシリコン窒化膜１８ａのみを残存
させる（図４（ｆ）参照）。

【００３２】次いで、ＣＶＤ酸化膜２０及びＣＶＤ酸化
膜１２を選択的にエッチング除去すると、ＣＶＤ酸化膜
２０が除去されてその下のシリコン窒化膜１８ａが露出
する。更にエッチングを続けると、このシリコン窒化膜
１８ａがマスクとなって熱酸化膜２２も選択的にエッチ
ング除去され、積層されたシリコン窒化膜１８ａ及び熱
酸化膜２２ａが島状に形成される（図４（ｇ）参照）。

【００３３】次いで、シリコン窒化膜１８ａを選択的に
エッチング除去する。こうしてシリコン基板１０上に、
幅０．２０μｍの島状の熱酸化膜２２ａを形成する（図
４（ｈ）参照）。このように第２の実施例によれば、上
記第１の実施例と同様に、光リソグラフィの解像度以下
の幅０．２０μｍをもつ熱酸化膜２２ａからなる島状パ
ターンを形成することができる。

【００３４】尚、上記第２の実施例において、ＣＶＤ酸
化膜２０の材料をＣＶＤ酸化膜１２のエッチング特性と
異なる材質のものに変更すると、このＣＶＤ酸化膜２０
に相当する異なる材質の薄膜をマスクとして、シリコン
窒化膜１８及びＣＶＤ酸化膜１２を連続的にエッチング
除去することができる。この変形例の場合、その後に、
ＣＶＤ酸化膜２０に相当する異なる材質の薄膜及びシリ
コン窒化膜１８ａを順にエッチング除去するか、或いは
そのまま残存させるかにより、１層の熱酸化膜２２ａ、
２層構造の熱酸化膜２２ａ及びシリコン窒化膜１８ａ、
又は３層構造の熱酸化膜２２ａ、シリコン窒化膜１８ａ
及びＣＶＤ酸化膜２０に相当する異なる材質の薄膜から
なる島状パターンが形成されるため、それぞれ所望の構
造を選択すればよい。

【００３５】次に、本発明の第３の実施例による微細加
工方法を、図５及び図６の工程断面模式図を用いて説明
する。尚、上記図３及び図４に示す半導体装置と同じ構
成要素には同一の符号を付して説明を省略する。この第
３の実施例は、上記第２の実施例における熱酸化膜２２
の代わりに、積層された熱酸化膜及び多結晶シリコン層
を用いるものである。

【００３６】即ち、シリコン基板１０上に熱酸化膜２２
を形成した後、この熱酸化膜２２上に、ＬＰＣＶＤ法を
用いて、多結晶シリコン層２４を堆積する。このときの
ＬＰＣＶＤの条件は、反応ガスとしてＳｉＨ₄を用い、
成長温度を５２０℃とする。続いて、上記第２の実施例
の図３（ａ）に示す場合と同様に、ＣＶＤ酸化膜１２を
堆積する（図５（ａ）参照）。

【００３７】次いで、上記第２の実施例の図３（ｂ）〜
図４（ｆ）に示す場合とほぼ同様にして、ＣＶＤ酸化膜
１２上にフォトレジスト１４を塗布し（図５（ｂ）参
照）、このフォトレジスト１４を所定の形状にパターン
ニングした後、そのパターンニングしたフォトレジスト
１４をマスクとしてＣＶＤ酸化膜１２の一部をエッチン
グ除去して、幅０．３６μｍの溝１６を形成する（図５
（ｃ）参照）。

【００３８】続いて、全面に膜厚０．０８μｍのシリコ
ン窒化膜１８を堆積し、このシリコン窒化膜１８上に幅
０．２０μｍの溝１６ａを残存させた後（図５（ｄ）参
照）、このシリコン窒化膜１８上の溝１６ａ内にのみＣ
ＶＤ酸化膜２０を埋め込む（図６（ｅ）参照）。続い
て、この溝１６ａ内のＣＶＤ酸化膜２０をマスクとし
て、シリコン窒化膜１８を選択的にエッチング除去し、
ＣＶＤ酸化膜２０下のシリコン窒化膜１８のみを残存さ
せる（図６（ｆ）参照）。

【００３９】次いで、ＣＶＤ酸化膜１２及びＣＶＤ酸化
膜２０を選択的にエッチング除去して、多結晶シリコン
層２４上に、幅０．２０μｍの島状のシリコン窒化膜１
８ａを形成する（図６（ｇ）参照）。次いで、このシリ
コン窒化膜１８ａをマスクとして、多結晶シリコン層２
４及び熱酸化膜２２を選択的にエッチング除去した後、
シリコン窒化膜１８ａを選択的にエッチング除去する。
こうして、シリコン基板１０上に、幅０．２０μｍの島
状の積層された熱酸化膜２２ａ及び多結晶シリコン層２
４ａを形成する（図６（ｇ）参照）。

【００４０】このように第３の実施例によれば、上記第
１の実施例と同様に、光リソグラフィの解像度以下の幅
０．２０μｍの島状の熱酸化膜２２ａ及び多結晶シリコ
ン層２４ａを形成することができる。尚、上記第３の実
施例において、上記図６（ｇ）〜（ｈ）に示す工程で、
シリコン窒化膜１８ａをマスクとして多結晶シリコン層
２４及び熱酸化膜２２を連続的にエッチング除去する代
わりに、多結晶シリコン層２４のみをエッチング除去し
熱酸化膜２２を残存させてもよい。こうして形成される
構造は、熱酸化膜２２ａをゲート酸化膜とし、多結晶シ
リコン層２４ａをゲート電極とすると、ＭＯＳ（Metal
Oxide Semiconductor ）電界効果トランジスタのゲート
構造に他ならない。従って、この第３の実施例を応用す
ることにより、シリコン基板１０上に、熱酸化膜２２ａ
からなるゲート酸化膜を介して、幅０．２０μｍの多結
晶シリコン層２４ａからなるゲート電極を形成すること
ができ、従ってＭＯＳ電界効果トランジスタの微細化を
実現することができる。更に、熱酸化膜２２ａを他の材
質の絶縁膜に変更することにより、ＭＯＳ電界効果トラ
ンジスタに限定されず、広くＭＩＳ（Metal Insulator
Semiconductor ）電界効果トランジスタの微細化にもこ
の第３の実施例を応用することができる。

【００４１】また、このとき、シリコン窒化膜１８を多
結晶シリコン層に変更し、ＣＶＤ酸化膜１２とＣＶＤ酸
化膜２０とをエッチング特性と異なる材質のものに変更
すると、上記図６（ｆ）に示す工程で、ＣＶＤ酸化膜２
０に相当する薄膜をマスクとして、ＣＶＤ酸化膜１２に
相当する薄膜、シリコン窒化膜１８に相当する多結晶シ
リコン層及び多結晶シリコン層２４をエッチング除去す
ることにより、シリコン窒化膜１８ａに相当する多結晶
シリコン層及び多結晶シリコン層２４ａからなるゲート
電極を形成することができ、ゲートの積み上げが可能と
なる。

【００４２】また、上記第３の実施例は、上記第２の実
施例における熱酸化膜２２の代わりに、熱酸化膜２２及
び多結晶シリコン層２４の２層膜を用いるものである
が、更に３層以上の多層膜であってもよい。次に、本発
明の第４の実施例による微細加工方法を、図７及び図８
の工程断面模式図を用いて説明する。尚、上記図３及び
図４に示す半導体装置と同じ構成要素には同一の符号を
付して説明を省略する。

【００４３】この第４の実施例は、上記第２の実施例に
おけるＣＶＤ酸化膜１２の材質をシリコン窒化膜に変更
し、シリコン窒化膜１８と同一の材料にするものであ
る。即ち、シリコン基板１０上に熱酸化膜２２を形成し
た後、この熱酸化膜２２上に、シリコン窒化膜２６を堆
積する（図７（ａ）参照）。次いで、上記第２の実施例
の図３（ａ）〜図４（ｅ）に示す場合とほぼ同様にし
て、シリコン窒化膜２６上にフォトレジスト１４を塗布
し（図７（ｂ）参照）、このフォトレジスト１４を所定
の形状にパターンニングした後、そのパターンニングし
たフォトレジスト１４をマスクとしてシリコン窒化膜２
６の一部をエッチング除去して、幅０．３６μｍの溝１
６を形成する（図７（ｃ）参照）。

【００４４】続いて、全面に膜厚０．０８μｍのシリコ
ン窒化膜１８を堆積し、このシリコン窒化膜１８上に幅
０．２０μｍの溝１６ａを残存させた後（図７（ｄ）参
照）、このシリコン窒化膜１８上の溝１６ａ内にのみＣ
ＶＤ酸化膜２０を埋め込む（図８（ｅ）参照）。次い
で、この溝１６ａ内のＣＶＤ酸化膜２０をマスクとし
て、シリコン窒化膜１８及びシリコン窒化膜２６を連続
的に選択エッチング除去し、ＣＶＤ酸化膜２０下のシリ
コン窒化膜１８ａのみを残存させる（図８（ｆ）参
照）。

【００４５】次いで、ＣＶＤ酸化膜２０及び熱酸化膜２
２を選択的にエッチング除去するが、このとき、シリコ
ン窒化膜１８ａが熱酸化膜２２に対するマスクとなるた
め、シリコン基板１０上に、幅０．２０μｍの島状の熱
酸化膜２２ａが形成される（図８（ｇ）参照）。次い
で、シリコン窒化膜１８ａを選択的にエッチング除去す
る。こうしてシリコン基板１０上に、幅０．２０μｍの
島状の熱酸化膜２２ａを形成する（図８（ｈ）参照）。

【００４６】このように第４の実施例によれば、上記第
２の実施例におけるＣＶＤ酸化膜１２をシリコン窒化膜
２６に変更してシリコン窒化膜１８と同質の材料とする
ことにより、上記図８（ｅ）〜（ｆ）に示す工程で、Ｃ
ＶＤ酸化膜２０をマスクとしてシリコン窒化膜１８及び
シリコン窒化膜２６を連続的にエッチング除去すること
ができ、上記第２の実施例と同様な幅０．２０μｍの島
状の熱酸化膜２２ａを形成することができる。

【００４７】尚、上記第４の実施例においては、上記第
２の実施例におけるＣＶＤ酸化膜１２をシリコン窒化膜
１８と同質のシリコン窒化膜２６に変更する場合である
が、上記第１の実施例におけるＣＶＤ酸化膜１２をシリ
コン窒化膜１８と同質のシリコン窒化膜に変更する場合
についても同様である。次に、本発明の第５の実施例に
よる微細加工方法を、図９の工程断面模式図を用いて説
明する。尚、上記図１及び図２に示す半導体装置と同じ
構成要素には同一の符号を付して説明を省略する。

【００４８】この第５の実施例は、上記第１の実施例に
おいてシリコン基板１０上に形成した島状のシリコン窒
化膜１８ａを用いて、下地のシリコン基板１０を微細加
工し、微細な幅の凸部パターンを形成するものである。
即ち、上記第１の実施例の図１（ａ）〜図２（ｇ）に示
す場合と全く同様にして、シリコン基板１０上に、幅
０．２０μｍの島状のシリコン窒化膜１８ａを形成する
（図１（ａ）参照）。

【００４９】次いで、このシリコン窒化膜１８ａをマス
クとして、シリコン基板１０を所定の深さまで選択的に
エッチングした後、シリコン窒化膜１８ａをエッチング
除去する。こうして、シリコン基板１０表面に、幅０．
２０μｍの凸部１０ａを形成する（図１（ｂ）参照）。
このように第５の実施例によれば、上記第１の実施例を
利用して、シリコン基板１０表面に、光リソグラフィの
解像度以下の幅０．２０μｍの凸部１０ａをパターニン
グすることができる。

【００５０】次に、本発明の第６の実施例による微細加
工方法を、図１０の工程断面模式図を用いて説明する。
尚、上記図３及び図４に示す半導体装置と同じ構成要素
には同一の符号を付して説明を省略する。この第６の実
施例は、上記第２の実施例においてシリコン基板１０上
に形成した島状の熱酸化膜２２ａを用いて、下地のシリ
コン基板１０を微細加工し、微細な幅の凸部パターンを
形成するものである。

【００５１】即ち、上記第２の実施例の図３（ａ）〜図
４（ｇ）に示す場合と全く同様にして、シリコン基板１
０上に、幅０．２０μｍの島状のシリコン窒化膜１８ａ
及び熱酸化膜２２ａを形成する（図１（ａ）参照）。次
いで、このシリコン窒化膜１８ａ及び熱酸化膜２２ａを
マスクとして、シリコン基板１０を所定の深さまで選択
的にエッチングした後、シリコン窒化膜１８ａ及び熱酸
化膜２２ａをエッチング除去する。こうして、シリコン
基板１０表面に、幅０．２０μｍのするの凸部１０ａを
形成する（図１（ｂ）参照）。

【００５２】このように第６の実施例によれば、上記第
２の実施例を利用して、シリコン基板１０表面に、光リ
ソグラフィの解像度以下の幅０．２０μｍの凸部１０ａ
を形成することができる。尚、上記第６の実施例におい
ては、シリコン基板１０をエッチングするマスクとし
て、上記第２の実施例の図４（ｇ）に示す積層されたシ
リコン窒化膜１８ａ及び熱酸化膜２２ａを用いたが、そ
の代わりに上記第２の実施例の図４（ｇ）に示す熱酸化
膜２２ａをマスクとして用いてもよい。

【００５３】次に、本発明の第７の実施例による微細加
工方法を、図１１及び図１２の工程断面模式図を用いて
説明する。尚、上記図１及び図２に示す半導体装置と同
じ構成要素には同一の符号を付して説明を省略する。こ
の第７の実施例は、シリコン基板上に微細な幅の行き止
まりのない溝を形成するものである。

【００５４】上記第１の実施例の図１（ａ）〜図２
（ｅ）に示す場合とほぼ同様にして、シリコン基板１０
上に、ＣＶＤ酸化膜１２を堆積し（図１１（ａ）参
照）、このＣＶＤ酸化膜１２上にフォトレジスト１４を
塗布し（図１１（ｂ）参照）、更にこのフォトレジスト
１４を所定の形状にパターンニングした後、そのパター
ンニングしたフォトレジスト１４をマスクとしてＣＶＤ
酸化膜１２の一部をエッチング除去して、所定の幅をも
つ行き止まりのない溝２８を形成する（図１１（ｃ）参
照）。

【００５５】続いて、全面に、膜厚０．０８μｍのシリ
コン窒化膜１８を堆積し、このシリコン窒化膜１８上に
所定の幅の溝２８ａを残存させた後（図１２（ｄ）参
照）、このシリコン窒化膜１８上の溝１６ａ内にのみＣ
ＶＤ酸化膜２０を埋め込む（図１２（ｅ）参照）。次い
で、この溝１６ａ内に埋め込まれたＣＶＤ酸化膜２０を
マスクとして、ＣＨＦ₄とＯ₂との混合ガスをエッチン
グガスとするＲＩＥ法を用いて、露出しているシリコン
窒化膜１８を選択的にエッチング除去する。

【００５６】これにより、ＣＶＤ酸化膜２０下のシリコ
ン窒化膜１８ａのみを残存させると共に、積層されたシ
リコン窒化膜１８ａ及びＣＶＤ酸化膜２０とＣＶＤ酸化
膜１２とに挟まれた２本の溝３０ａ、３０ｂを開口す
る。こうして、シリコン基板１０上に、幅０．０８μｍ
の平行な行き止まりのない２本の溝３０ａ、３０ｂを所
定の間隔をおいて形成する（図１２（ｆ）参照）。

【００５７】このように第７の実施例によれば、シリコ
ン基板１０上に、シリコン窒化膜１８ａ及びＣＶＤ酸化
膜２０とＣＶＤ酸化膜１２とに挟まれ、光リソグラフィ
の解像度以下の極めて微細な幅０．０８μｍをもつ行き
止まりのない２本の溝３０ａ、３０ｂを形成することが
できる。しかも、これらの溝３０ａ、３０ｂの幅は、溝
２８の側壁に形成するシリコン窒化膜１８の膜厚に等し
いため、ばらつきが少なく且つ高精度に制御することが
可能である。また、２本の溝３０ａ、３０ｂ間の外側の
距離はリソグラフィ技術を用いて形成した溝２８の幅と
等しくなるため、溝２８の幅を制御することによって溝
３０ａ、３０ｂの間隔を自由に制御することが可能であ
る。

【００５８】尚、上記第７の実施例においては、平行な
行き止まりのない２本の溝３０ａ、３０ｂを形成する
が、この溝の描くパターンは平行な２本の直線に限定さ
れることはない。次に、本発明の第８の実施例による微
細加工方法を、図１３及び図１４の工程断面模式図を用
いて説明する。尚、上記図３及び図４に示す半導体装置
と同じ構成要素には同一の符号を付して説明を省略す
る。

【００５９】この第８の実施例は、シリコン基板上に長
方形のパターンを描く微細な幅の溝を形成するものであ
る。シリコン基板１０上に、ＬＰＣＶＤ法を用いて、シ
リコン窒化膜３２を堆積した後、上記第２の実施例の図
３（ａ）に示す場合と同様にして、このシリコン窒化膜
３２上にＣＶＤ酸化膜１２を堆積する（図１３（ａ）参
照）。

【００６０】次いで、上記第２の実施例の図３（ｂ）〜
図４（ｅ）に示す場合とほぼ同様にして、ＣＶＤ酸化膜
１２上にフォトレジスト１４を塗布し（図１３（ｂ）参
照）、更にこのフォトレジスト１４を所定の形状にパタ
ーンニングした後、そのパターンニングしたフォトレジ
スト１４をマスクとしてＣＶＤ酸化膜１２の一部をエッ
チング除去して、所定の幅と所定の長さをもつ長方形の
溝３４を形成する（図１３（ｃ）参照）。

【００６１】続いて、全面に、所定の膜厚のシリコン窒
化膜１８を堆積し、このシリコン窒化膜１８上に所定の
幅、所定の長さの溝３４ａを残存させた後（図１３
（ｄ）参照）、このシリコン窒化膜１８上の溝３４ａ内
にのみＣＶＤ酸化膜２０を埋め込む（図１４（ｅ）参
照）。次いで、溝３４ａ内のＣＶＤ酸化膜２０をマスク
として、シリコン窒化膜１８を選択的にエッチング除去
すると、シリコン窒化膜１８に覆われていたＣＶＤ酸化
膜１２が露出する。更に、ＣＶＤ酸化膜２０及びＣＶＤ
酸化膜１２をマスクとしてエッチングを続けると、シリ
コン窒化膜３２も選択的にエッチング除去され、シリコ
ン基板１０が露出する。これにより、ＣＶＤ酸化膜２０
下にシリコン窒化膜１８ａ及びシリコン窒化膜３２ａを
残存させると共に、ＣＶＤ酸化膜１２下にもシリコン窒
化膜３２を残存させる。そして積層されたシリコン窒化
膜３２ａ、シリコン窒化膜１８ａ及びＣＶＤ酸化膜２０
の周囲を囲む溝３６を開口する（図１４（ｆ）参照）。

【００６２】次いで、ＣＶＤ酸化膜１２及びＣＶＤ酸化
膜２０を選択的にエッチング除去する。こうして、シリ
コン基板１０上に、積層されたシリコン窒化膜３２ａ及
びシリコン窒化膜１８ａとシリコン窒化膜３２とに挟ま
れた所定の幅の溝３６を、積層されたシリコン窒化膜３
２ａ及びシリコン窒化膜１８ａの周囲を囲む長方形のパ
ターンに形成する（図１４（ｇ）参照）。

【００６３】このように第８の実施例によれば、シリコ
ン基板１０上に、積層されたシリコン窒化膜３２ａ及び
シリコン窒化膜１８ａとシリコン窒化膜３２とに挟まれ
た所定の幅の溝３６を長方形のパターンに形成すること
ができる。そしてこの溝３６の幅はシリコン窒化膜１８
の膜厚に規定され、高精度に制御することが可能であ
る。

【００６４】尚、上記第８の実施例においては、長方形
のパターンを描く溝３６を形成するが、これに限定され
ず、例えばリソグラフィ技術により形成する溝３４の形
状に応じて種々のパターンを描く溝を形成することが可
能である。次に、本発明の第９の実施例による微細加工
方法を、図１５の工程断面模式図を用いて説明する。
尚、上記図１１及び図１２に示す半導体装置と同じ構成
要素には同一の符号を付して説明を省略する。

【００６５】この第９の実施例は、上記第７の実施例に
おいてシリコン基板１０上に形成した溝３０ａ、３０ｂ
を用いて、下地のシリコン基板１０を微細加工し、トレ
ンチを形成するものである。即ち、上記第７の実施例の
図１１（ａ）〜図１２（ｆ）に示す場合と全く同様にし
て、シリコン基板１０上に、シリコン窒化膜１８ａ及び
ＣＶＤ酸化膜２０とＣＶＤ酸化膜１２とに挟まれ、幅
０．０８μｍをもつ行き止まりのない２本の溝３０ａ、
３０ｂを開口する（図１５（ａ）参照）。

【００６６】次いで、シリコン窒化膜１８ａ及びＣＶＤ
酸化膜２０とＣＶＤ酸化膜１２とをそれぞれマスクとし
て、溝３０ａ、３０ｂ内に露出しているシリコン基板１
０を所定の深さまで選択的にエッチングし、トレンチ３
８ａ、３８ｂを形成する（図１５（ｂ）参照）。次い
で、ＣＶＤ酸化膜２０、シリコン窒化膜１８ａ及びＣＶ
Ｄ酸化膜１２をエッチング除去する。こうして、シリコ
ン基板１０表面に、幅０．０８μｍをもつ行き止まりの
ない２本のトレンチ３８ａ、３８ｂを形成する（図１５
（ｃ）参照）。

【００６７】このように第９の実施例によれば、上記第
７の実施例を利用して、シリコン基板１０表面に、光リ
ソグラフィの解像度以下の幅０．２０μｍの２本のトレ
ンチ３８ａ、３８ｂを形成することができる。しかも、
これらのトレンチ３８ａ、３８ｂの幅は、溝３０ａ、３
０ｂの場合と同様に、シリコン窒化膜１８の膜厚に等し
いため、ばらつきが少なく且つ高精度に制御することが
可能である。また、２本のトレンチ３８ａ、３８ｂの間
隔も自由に制御することが可能である。

【００６８】次に、本発明の第１０の実施例による微細
加工方法を、図１６の工程断面模式図を用いて説明す
る。尚、上記図１３及び図１４に示す半導体装置と同じ
構成要素には同一の符号を付して説明を省略する。この
第１０の実施例は、上記第８の実施例においてシリコン
基板１０上に形成した溝３６を用いて、下地のシリコン
基板１０を微細加工し、トレンチを形成するものであ
る。

【００６９】即ち、上記第８の実施例の図１３（ａ）〜
図１４（ｇ）に示す場合と全く同様にして、シリコン基
板１０上に、シリコン窒化膜１８ａ及びシリコン窒化膜
３２ａとシリコン窒化膜３２とに挟まれた所定の幅の溝
３６を長方形のパターンに開口する（図１６（ａ）参
照）。次いで、シリコン窒化膜１８ａ及びシリコン窒化
膜３２ａとシリコン窒化膜３２とをそれぞれマスクとし
て、溝３６内に露出しているシリコン基板１０を所定の
深さまで選択的にエッチングし、トレンチ４０を形成す
る（図１６（ｂ）参照）。

【００７０】次いで、シリコン窒化膜１８ａ、シリコン
窒化膜３２ａ及びシリコン窒化膜３２をエッチング除去
する。こうして、シリコン基板１０表面に、長方形のパ
ターンを描く所定の幅のトレンチ４０を形成する（図１
６（ｃ）参照）。このように第１０の実施例によれば、
上記第８の実施例を利用して、シリコン基板１０表面
に、所定の幅のトレンチ４０を長方形のパターンに形成
することができる。また、このトレンチ４０の幅は、上
記第９の実施例のトレンチ３８ａ、３８ｂの場合と同様
に、ばらつきが少なく且つ高精度に制御することが可能
である。

【００７１】ところで、この構造は、半導体装置の製造
方法において、素子分離を行うトレンチ・アイソレーシ
ョン構造に他ならない。従って、この第１０の実施例を
応用して素子分離用のトレンチを高精度に形成すること
により、素子分離領域の減少等を実現し、素子の高密度
化等に寄与することが可能となる。

【００７２】

【発明の効果】以上のように本発明によれば、ある薄膜
にリソグラフィ技術で開口した所定の幅の第１の溝の側
壁上に、所定の膜厚の薄膜を堆積し、この薄膜の膜厚の
分だけその幅が縮小した第２の溝内にマスク用の薄膜を
形成し、このマスク用の薄膜をマスクとしてその下の薄
膜を選択的に除去することにより、第１の溝の幅から前
記第２の薄膜の膜厚の２倍を減じた幅をもつ島状の薄膜
を形成することができるため、光リソグラフィの解像度
以下の幅をもつ島状の薄膜パターンを高精度に形成する
微細加工方法が可能となる。

【００７３】また、このようにして形成した島状の薄膜
パターンをマスクとして、基板を選択的に除去すること
により、この島状の薄膜パターンと同一パターンの凸部
を基板表面に形成することができるため、光リソグラフ
ィの解像度以下の幅をもつ凸部パターンを形成する微細
加工方法が可能となる。更に、ある薄膜にリソグラフィ
技術で開口した所定の幅の第１の溝の側壁上に、所定の
膜厚の薄膜を堆積し、この薄膜の膜厚の分だけその幅が
縮小した第２の溝内にマスク用の薄膜を形成し、このマ
スク用の薄膜をマスクとして第１の溝の側壁上に堆積し
た薄膜を選択的に除去することにより、マスク用の薄膜
の下の薄膜と第１の溝を開口した薄膜とに挟まれ、第１
の溝の側壁上に堆積する薄膜の膜厚と同じ幅をもつ溝を
形成することができるため、光リソグラフィの解像度以
下の極めて微細な幅をもつ溝を基板上に高精度に形成す
る微細加工方法が可能となる。

【００７４】また、このようにして形成した基板上の溝
を介して、基板を選択的に除去することにより、この溝
と同一パターンのトレンチを基板表面に形成することが
できるため、第１の溝の側壁上に堆積する薄膜の膜厚に
規定される所定の幅をもつ基板表面のトレンチを高精度
に形成する微細加工方法が可能となる。このような光リ
ソグラフィ技術の解像度以下の高精度の微細加工方法に
より、半導体集積回路の微細化を実現することができ、
従って半導体集積回路の性能向上に大きく寄与すること
ができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例による微細加工方法を説
明するための工程断面模式図（その１）である。

【図２】本発明の第１の実施例による微細加工方法を説
明するための工程断面模式図（その２）である。

【図３】本発明の第２の実施例による微細加工方法を説
明するための工程断面模式図（その１）である。

【図４】本発明の第２の実施例による微細加工方法を説
明するための工程断面模式図（その２）である。

【図５】本発明の第３の実施例による微細加工方法を説
明するための工程断面模式図（その１）である。

【図６】本発明の第３の実施例による微細加工方法を説
明するための工程断面模式図（その２）である。

【図７】本発明の第４の実施例による微細加工方法を説
明するための工程断面模式図（その１）である。

【図８】本発明の第４の実施例による微細加工方法を説
明するための工程断面模式図（その２）である。

【図９】本発明の第５の実施例による微細加工方法を説
明するための工程断面模式図である。

【図１０】本発明の第６の実施例による微細加工方法を
説明するための工程断面模式図である。

【図１１】本発明の第７の実施例による微細加工方法を
説明するための工程断面模式図（その１）である。

【図１２】本発明の第７の実施例による微細加工方法を
説明するための工程断面模式図（その２）である。

【図１３】本発明の第８の実施例による微細加工方法を
説明するための工程断面模式図（その１）である。

【図１４】本発明の第８の実施例による微細加工方法を
説明するための工程断面模式図（その２）である。

【図１５】本発明の第９の実施例による微細加工方法を
説明するための工程断面模式図である。

【図１６】本発明の第１０の実施例による微細加工方法
を説明するための工程断面模式図である。

【図１７】従来の微細加工方法を説明するための工程断
面模式図である。

【符号の説明】

１０…シリコン基板１０ａ…凸部１２…ＣＶＤ酸化膜１４…フォトレジスト１６、１６ａ…溝１８、１８ａ…シリコン窒化膜２０…ＣＶＤ酸化膜２２、２２ａ…熱酸化膜２４、２４ａ…多結晶シリコン層２６…シリコン窒化膜２８、２８ａ…溝３０ａ、３０ｂ…行き止まりのない溝３２…シリコン窒化膜３４、３４ａ…溝３２ａ…シリコン窒化膜３６…長方形のパターンを描く溝３８ａ、３８ｂ…行き止まりのないトレンチ４０…長方形のパターンを描くトレンチ５０…基板５２、５２ａ…薄膜５４、５４ａ…フォトレジスト

Claims

【特許請求の範囲】

【請求項１】基板上に、第１の薄膜を堆積する第１の
工程と、前記第１の薄膜の一部を除去して、所定の幅の第１の溝
を形成する第２の工程と、前記第１の薄膜の表面上及び側壁上並びに前記第１の溝
内に露出した前記基板上に、第２の薄膜を堆積すると共
に、前記第２の薄膜上に第２の溝を残存させる第３の工
程と、前記第２の薄膜上の前記第２の溝内に、第３の薄膜を形
成する第４の工程と、前記第２の溝内の前記第３の薄膜をマスクとして、露出
している前記第２の薄膜を選択的に除去する第５の工程
と、前記第２の薄膜の除去により露出した前記第１の薄膜を
除去する第６の工程とを有し、前記基板上に、前記第１の溝の幅から前記第２の薄膜の
膜厚の２倍を減じた幅をもち、積層された前記第２及び
第３の薄膜、又は前記第２の薄膜からなる島を形成する
ことを特徴とする微細加工方法。
【請求項２】請求項１に記載の微細加工方法におい
て、前記第４の工程が、全面に前記第３の薄膜を堆積した
後、前記第２の薄膜を停止領域として前記第３の薄膜を
研磨し、前記第２の薄膜上の前記第２の溝内にのみ前記
第３の薄膜を残存させる工程であることを特徴とする微
細加工方法。
【請求項３】基板上に、第１の薄膜を堆積する第１の
工程と、前記第１の薄膜に、第２の薄膜を堆積する第２の工程
と、前記第２の薄膜の一部を除去して、所定の幅の第１の溝
を形成する第３の工程と、前記第２の薄膜の表面上及び側壁上並びに前記第１の溝
内に露出した前記第１の薄膜上に、第３の薄膜を堆積す
ると共に、前記第３の薄膜上に第２の溝を残存させる第
４の工程と、前記第３の薄膜上の前記第２の溝内に、第４の薄膜を形
成する第５の工程と、前記第２の溝内の前記第４の薄膜をマスクとして、露出
している前記第３の薄膜を選択的に除去する第６の工程
と、前記第３の薄膜の除去により露出した前記第２の薄膜を
除去する第７の工程と、前記第４の薄膜をマスクとして、露出している前記第１
の薄膜を選択的に除去する第８の工程とを有し、前記基板上に、前記第１の溝の幅から前記第３の薄膜の
膜厚の２倍を減じた幅をもち、積層された前記第１、第
３及び第４の薄膜、積層された前記第１及び第３の薄
膜、又は前記第１の薄膜からなる島を形成することを特
徴とする微細加工方法。
【請求項４】請求項３に記載の微細加工方法におい
て、前記第５の工程が、全面に前記第４の薄膜を堆積した
後、前記第３の薄膜を停止領域として前記第４の薄膜を
研磨し、前記第３の薄膜上の前記第２の溝内にのみ前記
第４の薄膜を残存させる工程であることを特徴とする微
細加工方法。
【請求項５】請求項３又は４に記載の微細加工方法に
おいて、前記第１の薄膜が、２以上の層からなる多層膜であり、前記第８の工程が、第４の薄膜又は前記第３の薄膜をマ
スクとして、露出している前記第１の薄膜のうちの所定
の上方の層を選択的に除去し、前記第１の薄膜のうちの
所定の下方の層を残存させる工程であり、前記基板上に、前記第１の薄膜のうちの前記下方の層を
介して、前記第１の溝の幅から前記第３の薄膜の膜厚の
２倍を減じた幅をもち、前記第１の薄膜のうちの前記上
方の層を含む島を形成することを特徴とする微細加工方
法。
【請求項６】請求項１又は２に記載の微細加工方法に
おいて、前記基板上に、積層された前記第２及び第３の薄膜、又
は前記第２の薄膜からなる島を形成した後に、前記島をマスクとして、露出している前記基板を選択的
に除去する工程を有し、前記基板表面に、前記第１の溝の幅から前記第２の薄膜
の膜厚の２倍を減じた幅をもつ凸部を形成することを特
徴とする微細加工方法。
【請求項７】請求項３又は４に記載の微細加工方法に
おいて、前記基板上に、積層された前記第１、第３及び第４の薄
膜、積層された前記第１及び第３の薄膜、又は前記第１
の薄膜からなる島を形成した後に、前記島をマスクとして、露出している前記基板を選択的
に除去する工程を有し、前記基板表面に、前記第１の溝の幅から前記第３の薄膜
の膜厚の２倍を減じた幅をもつ凸部を形成することを特
徴とする微細加工方法。
【請求項８】基板上に、第１の薄膜を堆積する第１の
工程と、前記第１の薄膜の一部を除去して、所定の幅の第１の溝
を形成する第２の工程と、前記第１の薄膜の表面上及び側壁上並びに前記第１の溝
内に露出した前記基板上に、第２の薄膜を堆積すると共
に、前記第２の薄膜上に第２の溝を残存させる第３の工
程と、前記第２の薄膜上の前記第２の溝内に、第３の薄膜を形
成する第４の工程と、前記第２の溝内の前記第３の薄膜をマスクとして、露出
している前記第２の薄膜を選択的に除去する第５の工程
とを有し、前記基板上に、積層された前記第２及び第３の薄膜又は
前記第２の薄膜と前記第１の薄膜とに挟まれ、前記第２
の薄膜の膜厚の幅をもつ溝を形成することを特徴とする
微細加工方法。
【請求項９】基板上に、第１の薄膜を堆積する第１の
工程と、前記第１の薄膜に、第２の薄膜を堆積する第２の工程
と、前記第２の薄膜の一部を除去して、所定の幅の第１の溝
を形成する第３の工程と、前記第２の薄膜の表面上及び側壁上並びに前記第１の溝
内に露出した前記第１の薄膜上に、第３の薄膜を堆積す
ると共に、前記第３の薄膜上に第２の溝を残存させる第
４の工程と、前記第３の薄膜上の前記第２の溝内に、第４の薄膜を形
成する第５の工程と、前記第２の溝内の前記第４の薄膜をマスクとして、露出
している前記第３の薄膜を選択的に除去する第６の工程
と、前記第３の薄膜の除去により露出した前記第２の薄膜及
び前記第４の薄膜又は前記第３の薄膜をマスクとして、
露出している前記第１の薄膜を選択的に除去する第７の
工程とを有し、前記基板上に、積層された前記第１、第３及び第４の薄
膜、積層された前記第１及び第３の薄膜又は前記第１の
薄膜と、積層された前記第１及び第２の薄膜又は前記第
１の薄膜とに挟まれ、前記第３の薄膜の膜厚の幅をもつ
溝を形成するを有することを特徴とする微細加工方法。
【請求項１０】請求項８記載の微細加工方法におい
て、前記基板上に、前記第２及び第３の薄膜又は前記第２の
薄膜と前記第１の薄膜とに挟まれた溝を形成した後に、前記第３又は第２の薄膜と前記第１の薄膜とをマスクと
して、前記溝内に露出している前記基板を選択的に除去
する工程を有し、前記基板表面に、前記第２の薄膜の膜厚の幅をもつトレ
ンチを形成することを特徴とする微細加工方法。
【請求項１１】請求項９記載の微細加工方法におい
て、前記基板上に、前記第１、第３及び第４の薄膜、前記第
１及び第３の薄膜又は前記第１の薄膜と、前記第１及び
第２の薄膜又は前記第１の薄膜とに挟まれた溝を形成し
た後に、前記第４、第３又は第１の薄膜と前記第２又は第１の薄
膜とをマスクとして、前記溝内に露出している前記基板
を選択的に除去する工程を有し、前記基板表面に、前記第３の薄膜の膜厚の幅をもつトレ
ンチを形成することを特徴とする微細加工方法。