KR0122524B1 - 금속배선층 형성방법 - Google Patents
금속배선층 형성방법Info
- Publication number
- KR0122524B1 KR0122524B1 KR1019930031843A KR930031843A KR0122524B1 KR 0122524 B1 KR0122524 B1 KR 0122524B1 KR 1019930031843 A KR1019930031843 A KR 1019930031843A KR 930031843 A KR930031843 A KR 930031843A KR 0122524 B1 KR0122524 B1 KR 0122524B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- forming
- line region
- photoresist
- layer
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 28
- 239000002184 metal Substances 0.000 title claims abstract description 28
- 238000000034 method Methods 0.000 title claims abstract description 19
- 230000015572 biosynthetic process Effects 0.000 title description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 8
- 239000010703 silicon Substances 0.000 claims abstract description 8
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims abstract description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims 1
- 238000005516 engineering process Methods 0.000 abstract description 2
- 230000003667 anti-reflective effect Effects 0.000 abstract 4
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 금속배선층 형성방법에 관한 것으로, 공지의 기술로 실리콘기판 상부에 하부층, 금속층 및 반사방지막을 증착하고 단차가 낮은 스프레핑라인지역의 반사방지막을 식각함으로써, 셀지역과 스프레핑라인 지역에 미세패턴을 형성할 수 있는 균일도가 높은 감광막패턴을 형성하여 반도체소자의 수율을 향상시키는 기술이다.
Description
제1도는 종래기술에 의하여 형성된 금속배선층을 도시한 단면도.
제2a도 내지 제2c도는 본 발명의 실시예에 의한 금속배선층 형성공정을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반사방지막 2 : 금속충
3 : 하부층 4 : 실리콘기판
5 : 셀지역 6 : 스트레핑라인지역
8 : 감광막패턴 10 : 반사율
본 발명은 금속배선층 형성방법에 관한 것으로, 공지의 기술로 실리콘기판 상부에 하부층, 금속층 및 반사방지막을 증착하고 단차가 낮은 스프레핑라인지역의 반사방지막을 식각함으로써, 셀지역과 스프레핑라인지역에 미세패턴을 형성할 수 있는 균일도가 높은 감광막패턴을 형성하여 반도체소자의 수율을 향상시키는 기술이다.
반도체소자를 개발함에 있어 64M 이상의 제품에 있어서 패턴형성하기가 매우 힘들다. 특히 금속층에서는 반사율과 표면이 거칠기 때문에 어려우며 기본적으로 셀(cell)지역과 스프레핑라인(strapping line)지역의 단차에 의하여 공정의 문제를 많이 일으키고 있다.
제1도는 종래기술에 의해 형성된 금속배선층을 도시한 단면도이다.
제1도는 실리콘기판(4) 상부에 하부층(3)을 형성하고 그 상부에 금속층(2)과 반사방지막(1)을 형성한 다음, 셀지역(5)과 스프레핑라인지역(6)에 감광막으로 패턴을 형성한 것을 도시한 단면도이다. 여기서, 상기 금속층(2)으로 사용되는 알루미늄금속은 반사율이 크기 때문에 반사방지막(1)을 상기 금속층(2)의 상부에 증착하며, 상기 반사방지막(1)은 티타늄질화막이 사용되었으며 상기 감광막패턴 형성시 단차로 인하여 단차가 낮은 스프레핑라인지역(6)에서는 감광막패턴 형성시 감광막이 모두 제거되지 않아 금속배선 형성시 금속의 브릿지(Bridge) 현상을 유발하여 반도체소자의 수율(yield)을 감소시키는 문제점을 발생시킨다.
따라서, 본 발명은 셀지역과 단차가 낮은 스프레핑라인지역과의 반사율을 다르게 하여 패턴을 형성하는 방법으로써, 스프레핑라인지역의 반사방지막, 즉 티타늄질화막을 제거시켜 반사율을 높이고 미세패턴을 형성할 수 있는 균일도 높도 감광막패턴을 형성함으로서, 소자의 수율을 향상시킬 수 있는 금속배선층을 형성하는데 그 목적이 있다.
이상의 목적을 달성하기 위한 본 발명의 특징은, 실리콘기판의 상부에 공지의 기술로 하부층을 형성하고 그 상부에 금속층과 반사방지막을 증착하는 공정과, 상기 반사방지막의 상부에 감광막을 도포한 후, 스프레핑라인지역의 감광막을 노광, 현상함으로써 감광막패턴을 형성하고 상기 감광막패턴을 마스크로 하여 반사방지막을 식각한후, 상기 감광막패턴을 제거하여 반사방지막패턴을 형성하는 공정과, 전체구조상부에 공지의 기술로 미세패턴을 형성하기 위한 균일도가 높은 감광막패턴을 형성하는 공정을 포함하는데 있다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
제2a도 내지 제2c도는 본 발명의 실시예로서 금속배선층 형성공정을 도시한 단면도이다.
제2a도는 실리콘기판(4) 상부에 공지의 기술로 하부층(3)을 형성하고 그 상부에 금속층(2)을 증착한 것을 도시한 단면도로서, 상기 금속층(2)은 알루미늄금속을 사용하여 증착한다.
제2b도는 상기 금속층(2)의 상부에 반사방지막(1)을 증착한 것을 도시한 단면도이다. 여기서, 상기 반사방지막(1)은 티타늄질화막(TiN)을 사용하였으며 그 이유는 금속층(3)으로 사용된 알루미늄금속의 반사율이 높아 금속층 상부에 형성될 감광막패턴에 결함을 만들어 미세패턴형성에 문제점을 발생시키기 때문이다.
제2c도는 상기 반사방지막(1)의 스프레핑라인지역(6)의 반사방지막(1)을 제거하여 반사방지막패턴(1')을 형성한 다음, 상부에 미세패턴을 형성할 수 있도록 균일도가 높은 감광막패턴(8)을 형성한 것을 도시한 단면도로서, 상기 도면의 화살표(10)의 길이는 반사율의 크기를 도시한다.
상기한 방법외에 상기 금속층(2)으로 사용되는 알루미늄금속을 일부 식각하여 반사율을 낮추거나, 고반사율층을 단차가 낮은 스프레핑라인지역(6)에 증착하여 패턴의 균일도를 유지할 수 있는 범위에서 셀지역(5)보다 스프레핑라인지역(6)의 반사율이 높아지도록 한다.
상기한 본 발명에 의하면, 간단한 공정으로 단차가 낮은 스프레핑라인지역의 반사율을 증가시킴으로써, 미세패턴을 형성할 수 있는 균일도 높은 감광막패턴을 형성하여 최적화시켜 반도체소자의 수율을 30~50%정도 향상시킬 수 있다.
Claims (4)
- 실리콘기판의 상부에 공지의 기술로 하부층을 형성하고 그 상부에 금속층과 반사방지막을 증착하는 공정과, 상기 반사방지막의 상부에 감광막을 도포한 후, 스프레핑라인지역의 감광막을 노광, 현상함으로써 감광막패턴을 형성하고 상기 감광막패턴을 마스크로 하여 반사방지막을 식각한후, 상기 감광막패턴을 제거하여 반사방지막패턴을 형성하는 공정과, 전체구조상부에 공지의 기술로 미세패턴을 형성하기 위한 균일도가 높은 감광막패턴을 형성하는 공정을 포함하는 금속배선층 형성방법.
- 제1항에 있어서, 상기 반사방지막패턴은 스프레핑라인지역의 반사율을 높여 균일도가 높은 미세패턴을 형성하기 위하여 형성한 것을 특징으로 하는 금속배선층 형성방법.
- 제2항에 있어서, 상기 스프레핑라인지역의 반사율을 높이기 위하여 상기 금속층으로 사용되는 알루미늄층의 스프레핑라인지역을 부분식각하는 것을 특징으로 하는 금속배선층 형성방법.
- 제2항에 있어서, 상기 스프레핑라인지역의 반사율을 높이기 위하여 고반사율의 금속을 스프레핑라인 지역에 증착하는 것을 특징으로 하는 금속배선층 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930031843A KR0122524B1 (ko) | 1993-12-31 | 1993-12-31 | 금속배선층 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930031843A KR0122524B1 (ko) | 1993-12-31 | 1993-12-31 | 금속배선층 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950021126A KR950021126A (ko) | 1995-07-26 |
| KR0122524B1 true KR0122524B1 (ko) | 1997-11-26 |
Family
ID=19374777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930031843A KR0122524B1 (ko) | 1993-12-31 | 1993-12-31 | 금속배선층 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0122524B1 (ko) |
-
1993
- 1993-12-31 KR KR1019930031843A patent/KR0122524B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950021126A (ko) | 1995-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6653735B1 (en) | CVD silicon carbide layer as a BARC and hard mask for gate patterning | |
| KR19980054350A (ko) | 반사방지막(arc) 식각방법 | |
| JP2000040671A (ja) | チタニウムアルミニウムナイトライド反射防止膜を利用した半導体素子の金属配線の形成方法 | |
| US6479401B1 (en) | Method of forming a dual-layer anti-reflective coating | |
| KR0122524B1 (ko) | 금속배선층 형성방법 | |
| KR980006127A (ko) | 금속배선 제조방법 | |
| KR0144140B1 (ko) | 금속배선방법 | |
| KR970006934B1 (ko) | 금속패턴 형성방법 | |
| US6451706B1 (en) | Attenuation of reflecting lights by surface treatment | |
| KR100256814B1 (ko) | 반도체소자의 미세패턴 형성방법 | |
| KR100231846B1 (ko) | 반도체 장치의 금속배선 형성방법 | |
| KR100262532B1 (ko) | 반도체 소자의 폴리실리콘 패턴 형성 방법 | |
| KR100248345B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR0165759B1 (ko) | 모스 트랜지스터 금속 패턴 형성 방법 | |
| KR960009098B1 (ko) | 반도체 소자의 배선형성방법 | |
| KR100248340B1 (ko) | 반도체제조방법 | |
| KR100308421B1 (ko) | 반도체 소자의 금속 배선층 형성 방법 | |
| KR960008095B1 (ko) | 오르가닉 아크층을 이용한 미세 패턴 형성 방법 | |
| KR100338091B1 (ko) | 반도체소자제조방법 | |
| KR100557980B1 (ko) | 포토 레지스트 레슨방법 | |
| KR0144232B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| KR100324593B1 (ko) | 금속막패턴형성방법 | |
| KR0156106B1 (ko) | 금속배선 공정에서의 패턴 형성방법 | |
| KR960013140B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100209407B1 (ko) | 미세 패턴 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100825 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |