KR980006348A - 반도체소자의 캐패시터 제조방법 - Google Patents

반도체소자의 캐패시터 제조방법 Download PDF

Info

Publication number
KR980006348A
KR980006348A KR1019960024277A KR19960024277A KR980006348A KR 980006348 A KR980006348 A KR 980006348A KR 1019960024277 A KR1019960024277 A KR 1019960024277A KR 19960024277 A KR19960024277 A KR 19960024277A KR 980006348 A KR980006348 A KR 980006348A
Authority
KR
South Korea
Prior art keywords
pattern
resist
storage electrode
manufacturing
mask
Prior art date
Application number
KR1019960024277A
Other languages
English (en)
Other versions
KR100231596B1 (ko
Inventor
복철규
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019960024277A priority Critical patent/KR100231596B1/ko
Publication of KR980006348A publication Critical patent/KR980006348A/ko
Application granted granted Critical
Publication of KR100231596B1 publication Critical patent/KR100231596B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

본 발명은 반도체 소자의 캐패시터 제조방법에 관한 것으로,캐패시터 저장전극을제조할 때 다크 필드 마스크(dark field mask)와 네가티브 레지스트(negative resist)을 이용하여 광의 근접효과(proximity)를 작게함으로써 캐패시터 저장전극의 면적을 최대화 할 수 잇는 캐패시터 제조방법에 관한 것이다.

Description

반도체소자의 캐패시터 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 의해 다크 필드 마스크로서, 저장전극 패턴이 구비된 것을 도시한 도면.

Claims (4)

  1. 캐패시터 저장전극 제조방법에 있어서, 반도체기판 상부에 콘택홀이 구비된 절연막이 형성되고, 그 상부에 도전층을 증착하는 단계와, 상기 도전층 상부에 네가티브 레지스트를 도포하고, 다크 필드 마스크를 이용하여 광을 상기 레지스트로 노광하는 단계와, 현상공정을 진행하여 노광되지 않은 네가티브 레지스트를 제거하여 레지스트 패턴을 형성하는 단계와, 상기 레지스트 패턴을 마스크로 이용하여 하부의 도전층을 식각하여 저장전극용 도전층 패턴을 형성한 다음, 상기 레지스트 패턴을 제거하는 단계를 포함하는 캐패시터 저장전극 제조방법.
  2. 제1항에 있어서, 상기 다크 필드 마스크에 저장전극 패턴으로 되는 쿼츠 기판 패턴의 장축 길이를 브리이트 필드 마스크에 형성되는 저장전극용 크롬 패턴의 크기 보다 조금 크게 구비하는 것을 캐패시터 저장전극 제조방법.
  3. 제1항에 있어서, 상기 노광 공정에 사용되는 광은 G선,I선,KrF,ArF 또는 F 등의 모든 파장을 이용하는 것을 특징으로 하는 캐패시터 저장전극 제조방법.
  4. 반도체 소자 제조방법에 있어서, 반도체기판 상부에 산화막 질화막을 적층하고, 그 상부에 네가티브 레지스트를 도포하는 단계와, 소자분리용 다크 필드 마스크를 이용하여 광을 상기 레지스트로 노광하는 단계와, 현상공정을 진행하여 노광되지 않은 네가티브 레지스트를 제거하여 레지스트 패턴을 형성하는 단계와, 상기 레지스트 패턴을 마스크로 이용하여 하부의 질화막을 식각하여 질화막 패턴을 형성하는 단계와, 상기 레지스트 패턴을 제거하고, 산화공정으로 반도체 기판을 산화시켜 소자분리 산화막을 제조하는 단계를 포함하는 반도체소자 제조방법.
KR1019960024277A 1996-06-27 1996-06-27 반도체 소자의 캐패시터 제조방법 KR100231596B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960024277A KR100231596B1 (ko) 1996-06-27 1996-06-27 반도체 소자의 캐패시터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960024277A KR100231596B1 (ko) 1996-06-27 1996-06-27 반도체 소자의 캐패시터 제조방법

Publications (2)

Publication Number Publication Date
KR980006348A true KR980006348A (ko) 1998-03-30
KR100231596B1 KR100231596B1 (ko) 1999-11-15

Family

ID=19463737

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960024277A KR100231596B1 (ko) 1996-06-27 1996-06-27 반도체 소자의 캐패시터 제조방법

Country Status (1)

Country Link
KR (1) KR100231596B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100712995B1 (ko) * 2005-09-20 2007-05-02 주식회사 하이닉스반도체 반도체소자의 스토리지노드콘택홀 형성 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0410568A (ja) * 1990-04-27 1992-01-14 Fujitsu Ltd 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100712995B1 (ko) * 2005-09-20 2007-05-02 주식회사 하이닉스반도체 반도체소자의 스토리지노드콘택홀 형성 방법

Also Published As

Publication number Publication date
KR100231596B1 (ko) 1999-11-15

Similar Documents

Publication Publication Date Title
KR0122315B1 (ko) 고집적 반도체 소자의 미세패턴 형성방법
KR980006348A (ko) 반도체소자의 캐패시터 제조방법
KR19980028362A (ko) 반도체소자의 미세 패턴 제조방법
KR20020051109A (ko) 하프톤 마스크의 제조 방법
JPS6386550A (ja) 多層配線層の形成方法
JP2932462B1 (ja) 半導体製造の表面パターニング方法
KR100220940B1 (ko) 반도체 소자의 미세패턴 제조방법
KR970024184A (ko) 반도체장치의 캐패시터 제조방법(Method of fabricating a capacitor in semiconductor device)
KR970018536A (ko) 원통형 캐패시터를 형성하는 반도체기억장치의 제조방법
KR20010036770A (ko) 반도체 장치의 마스크 제조 방법
KR930001301A (ko) 반도체 패턴 형성방법
KR940009769A (ko) 반도체 소자의 감광막 미세 패턴 형성방법
KR950004408A (ko) 반도체 장치의 폴리실리콘 패턴 형성방법
KR20030002665A (ko) 반도체소자의 미세패턴 형성방법
KR960002597A (ko) 미세패턴 형성방법
KR950015577A (ko) 반도체소자의 제조방법
KR20020091990A (ko) 리소그래피 공정에서의 근접효과 제거 방법
KR19990034261A (ko) 미세 패턴 형성방법
KR960019517A (ko) 반도체 소자의 콘택 홀 제조방법
KR20000045446A (ko) 반도체소자의 미세패턴 제조방법
KR950029859A (ko) 감광막 패턴 형성 방법
KR940004725A (ko) 단차완화 마스크를 이용한 콘택홀 형성방법
KR930006839A (ko) 반도체 제조공정의 미세패턴 형성방법
KR970063736A (ko) 반도체 메모리 소자 제조방법
KR930006913A (ko) 메모리 셀의 캐패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070720

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee