KR950034517A - 반도체 장치에서 전도선의 형성 방법 - Google Patents

Abstract

본 발명은 반도체 장치의 전도선 형성 방법에 관한 것으로서, 특히 반도체 전도선의 폭을 최소로 형성하는 방법에 관한 것이다.

근래 반도체 장치는 고집적화 추세이기 때문에 이러한 전도선의 선폭을 가능하면 최소로 하는 기술이 필요하게 되었다. 그러나 반도체 전도선을 형성하는 종래의 방법은 포토리소그래피법으로 하기 때문에, 일정 폭 이하의 포토레지스트 패턴 형성이 불가능하여 극히 작은 선폭의 반도체 전도선을 만들 수 없었다.

본 발명은 종래의 이러한 문제점을 해결하기 위한 것으로서, 이러한 목적은 오픈 윈도우를 형성하고, 여기에 측벽을 만들어 좁아진 윈도우를 통해 반도체 전도선을 정의함으로서 실현 가능하다.

Description

반도체 장치에서 전도선의 형성 방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제2도는 본 발명에 따라 반도체 장치에서 전도선의 형성 공정도.

Claims (3)

1. (가)반도체 기판(11)상에 차레로 제1절연층(12), 전도성 재질층(13), 제2절연층(14)을 적층하고, 상기 전도성 재질층(13)을 스톱 엔드층으로 설정한 후 제2절연층(14)을 소정 폭으로 식각하는 단계와, (나)상기 소정 폭으로 식각된 제2절연층(14)의 벽면과, 스톱 앤드층으로 사용되면서 형성된 전도성 재질층(13)의 소정 폭의 노출 표면에 각각 질화막 측벽(17)과, 제1산화막층(16)을 형성하는 단계와, (다)상기 측벽(17)과 제2절연층(14)을 식각하여 제거한 후, 전도성 재질층(13)상에 형성된 산화막(16)을 마스크로 사용하여 전도성 재질층(13)을 식각함으로서 반도체 전도선(13)을 형성하는 것을 특징으로 하는 반도체 전도선 형성 방법.
2. 제1항에 있어서, 상기 제2절연층(14)은 질화막층인 것을 특징으로 하는 반도체 전도선 형성 방법.
3. 제1항에 있어서, 상기 (가)에서의 제2절연층(14)의 식각은 건식 식각법 이용한 것을 특징으로 하는 반도체 전도선 형성 방법.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.