KR930009067A - 반도체 셀의 캐패시터 제조방법 - Google Patents
반도체 셀의 캐패시터 제조방법 Download PDFInfo
- Publication number
- KR930009067A KR930009067A KR1019910017939A KR910017939A KR930009067A KR 930009067 A KR930009067 A KR 930009067A KR 1019910017939 A KR1019910017939 A KR 1019910017939A KR 910017939 A KR910017939 A KR 910017939A KR 930009067 A KR930009067 A KR 930009067A
- Authority
- KR
- South Korea
- Prior art keywords
- photoresist
- capacitor
- manufacturing
- semiconductor cell
- node polysilicon
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 셀의 캐패시터 제조 방법에 관한 것으로, 특히 고집적 소자 제조시 필요로 하는 높은 용량의 캐패시턴스를 갖는 캐패시터 ??조방법에 관한 것이다.
이를 위하여 본 발명에서는, 반도체 셀의 캐패시터 제조방법에서, 실리콘 기판에 필드 및 활성영역을 구분하고, 게이트를 형성하며, 베리드 콘택을 여는 단계(a)와, 노드 폴리실리콘을 두??게 데포지션하고, 포토레지스트를 도포하고 언더 익스포져(Under Exposure)한 후 섭 미크론 크기로 패턴을 정의하는 단계(b)와, 상기 정의된 포토레지스트 위에 SOG를 도포하고 에치 백 한 후 포토레지스터를 드라이에치하는 단계(c)와, 남겨진 포토레지스트를 마스클로 하여 산화막이 나타나지 않을 만큼 노드 폴리 실리콘을 에치하는 단계(d)를 포함하여 이루어지는 반도체 셀의 캐패시터 제조방법.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 반도체 셀?? 캐패시터 제조방법.
Claims (1)
- 반도체 셀의 캐패시터 제조방법에 있어서, 실리콘 기판에 필드 및 활성영역을 구분하고, 게이트를 형성하며, 베리드 콘택을 여는 단계(a)와, 노드 폴리실리콘을 두껍게 데포지션하고, 포토레지스트를 도포하여 언더 익스포져(Under Exposure)한 후 섭 미크론 크기로 패턴을 정의하는 단계(b)와, 상기 정의된 포토레지스트 위에 SOG를 도포하고 에치 백 한 후 포토레지스트를 드라이에치하는 단계(c)와, 남겨진 포토레지스트를 마스크로 하여 산화막이 나타나지 않을 만큼 노드 폴리 시릴콘을 에치하는 단계(d)를 포함하여 이루어지는 반도체 셀의 캐패시터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910017939A KR940009620B1 (ko) | 1991-10-12 | 1991-10-12 | 반도체 셀의 캐패시터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910017939A KR940009620B1 (ko) | 1991-10-12 | 1991-10-12 | 반도체 셀의 캐패시터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930009067A true KR930009067A (ko) | 1993-05-22 |
| KR940009620B1 KR940009620B1 (ko) | 1994-10-15 |
Family
ID=19321138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910017939A KR940009620B1 (ko) | 1991-10-12 | 1991-10-12 | 반도체 셀의 캐패시터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940009620B1 (ko) |
-
1991
- 1991-10-12 KR KR1019910017939A patent/KR940009620B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940009620B1 (ko) | 1994-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970013367A (ko) | 반도체 장치 및 그 제조방법 | |
| KR0122315B1 (ko) | 고집적 반도체 소자의 미세패턴 형성방법 | |
| KR930009067A (ko) | 반도체 셀의 캐패시터 제조방법 | |
| KR100281038B1 (ko) | 반도체 메모리장치 제조방법 | |
| KR940016887A (ko) | 반도체 소자의 미세 게이트전극 형성방법 | |
| KR0124573B1 (ko) | 반도체 장치의 제조방법 | |
| KR920013720A (ko) | 폴리마이드를 이용한 반도체 메모리소자의 커패시터 제조방법 | |
| KR930006926A (ko) | 반도체 메모리 소자의 캐피시터 제조방법 | |
| KR970024184A (ko) | 반도체장치의 캐패시터 제조방법(Method of fabricating a capacitor in semiconductor device) | |
| KR980003865A (ko) | 반도체 장치의 포토 마스크 및 그를 사용한 전하저장 전극 형성방법 | |
| KR950004539A (ko) | 반도체 기억장치 및 그 제조방법 | |
| KR970054008A (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR930006915A (ko) | 반도체 메모리 소자의 캐패시터 제조방법 | |
| KR970054465A (ko) | 반도체 소자 및 그 제조 방법 | |
| KR950025913A (ko) | 반도체소자의 미세패턴 형성방법 | |
| KR910020901A (ko) | 반도체 장치의 제조방법 | |
| KR950004545A (ko) | 반도체 장치의 캐패시터 전극 제조방법 | |
| KR960026854A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR940001417A (ko) | 고집적 반도체소자의 제조방법 | |
| KR950021379A (ko) | 반도체 소자의 필드산화막 형성방법 | |
| KR960026795A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970077456A (ko) | 반도체 소자의 콘택 홀 형성 방법 | |
| KR940004836A (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR900001044A (ko) | 반도체 장치의 제조방법 | |
| KR930006913A (ko) | 메모리 셀의 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20040920 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |