DE4446852A1 - Verfahren zur Bildung einer Mikrostruktur bei einer Halbleitervorrichtung - Google Patents

Verfahren zur Bildung einer Mikrostruktur bei einer Halbleitervorrichtung

Info

Publication number
DE4446852A1
DE4446852A1 DE19944446852 DE4446852A DE4446852A1 DE 4446852 A1 DE4446852 A1 DE 4446852A1 DE 19944446852 DE19944446852 DE 19944446852 DE 4446852 A DE4446852 A DE 4446852A DE 4446852 A1 DE4446852 A1 DE 4446852A1
Authority
DE
Germany
Prior art keywords
layer
differs
etching
photoresist
dimension
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19944446852
Other languages
English (en)
Inventor
Jeong Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of DE4446852A1 publication Critical patent/DE4446852A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Bildung einer Mikrostruktur bei einer Halbleitervorrichtung, und insbesondere ein solches Verfahren, mit dem sich die Mikrostruktur in fertigungstechnisch einfacher Weise schaffen läßt.
Grundsätzlich wird die Fläche einer Einheitszelle einer Halbleitervorrichtung, z. B. ein DRAM, statisches RAM, ASIC, etc. mit zunehmender Integration der Vorrichtung kleiner. Auch wird der Auslegungsmaßstab der Vorrichtung aufgrund der Verringerung der Fläche der Einheitszelle herabgesetzt. Gewöhnlich wird die Mikrostruktur durch eine strukturbildende Anordnung gemäß der Auslegungsvorgabe geschaffen. Es bestehen jedoch Beschränkungen hinsichtlich der Verwendung einer strukturbildenden Anordnung, um eine Mikrostruktur zu schaffen.
Ziel der Erfindung ist daher die Schaffung eines Verfahrens zur Bildung einer Mikrostruktur bei einer Halbleitervorrichtung in einfacher Weise, indem ein Muster, bestehend aus einer Deckschicht und einer Bodenschicht mit unterschiedlichen Ätzmassen (etching rate) auf einer leitenden Schicht gebildet und danach Bereiche der Seitenwände der Bodenschicht weggeätzt werden, um eine Hinterschneidung vorzusehen und eine Mikrostruktur mit der gleichen Breite wie die der Hinterschneidung zu schaffen.
Erfindungsgemäß wird somit ein Muster, bestehend aus einer Deckschicht und einer Bodenschicht, auf einer leitenden Schicht, die auf einem Substrat gebildet ist, geschaffen. Bereiche der Seitenwand der Bodenschicht werden selektiv weggeätzt, um zwischen der leitenden Schicht und der Deckschicht eine Hinterschneidung zu bilden. Ein Photolack wird auf die gesamte Oberfläche der Deckschicht einschließlich der Hinterschneidung aufgegeben. Bereiche des Photolacks werden nach einem selektiven Ätzverfahren weggeätzt, so daß der Photolack an der Hinterschneidung erhalten bleibt. Ein Photolackmuster wird gebildet, indem das Muster, bestehend aus der Deckschicht und der Bodenschicht, entfernt wird. Ein freiliegender Bereich der leitenden Schicht wird unter Verwendung des Photolackmusters als Maske weggeätzt. Das Photolackmuster wird entfernt und dadurch die Mikrostruktur gebildet.
Die Erfindung wird nachfolgend anhand der Zeichnung näher erläutert. Es zeigen:
Fig. 1A-1I in geschnittener Ansicht die aufeinanderfolgenden Schritte zur Bildung einer Mikrostruktur gemäß der Erfindung.
In der Zeichnung sind gleiche oder ähnliche Teile durchgehend mit den gleichen Bezugszeichen versehen.
Fig. 1A bis 1I sind geschnittene Ansichten der aufeinanderfolgenden Verfahrensschritte zur Bildung einer Mikrostruktur nach der erfindungsgemäßen Vorgehensweise.
Nach Fig. 1A wird eine leitende Schicht 2 auf einem Substrat 1 gebildet. Eine Bodenschicht 3 und eine Deckschicht 4 werden nacheinander auf der leitenden Schicht 2 gebildet. Das Ätzmaß der Deckschicht 4 unterscheidet sich von dem der Bodenschicht 3. Ein Photolackmuster 5 wird auf der Deckschicht 4 nach einem lithographischen Verfahren geschaffen.
Die Bodenschicht 3 wird durch Abscheidung eines Oxids oder Nitrids mit einem ätzmaß gebildet, das sich von dem der leitenden Schicht 2 unterscheidet. Wenn die Bodenschicht 3 aus einem Oxid gebildet ist, wird die Deckschicht 4 aus einem Nitrid oder polykristallinen Silicium (Polysilicium) gebildet, die ein ätzmaß haben, das sich von dem des Oxids unterscheidet. Wenn die Bodenschicht 3 aus einem Nitrid gebildet ist, wird die Deckschicht 4 aus einem Oxid gebildet, das ein ätzmaß hat, welches sich von dem des Nitrids unterscheidet. Wichtig ist, daß die Deckschicht 4 aus Materialien gebildet wird, deren ätzmaß sich von dem der Bodenschicht unterscheidet.
Mit Bezug auf Fig. 1B werden die Deckschicht 4 und die Bodenschicht 3 nacheinander nach einem anisotropischen Ätzverfahren unter Verwendung des Photolackmusters 5 als Maske weggeätzt, was ein Muster, bestehend aus der Deckschicht 4 und der Bodenschicht 3, bildet.
Gemäß Fig. Lc wird das Photolackmuster 5 weggenommen.
Gemäß Fig. 1D sind die Seitenwände der Bodenschicht 3 selektiv nach einem Ätzverfahren weggeätzt, was eine Hinterschneidung zwischen der Deckschicht 4 und der leitenden Schicht 2 schafft. Wenn die Bodenschicht 3 aus einem Oxid gebildet ist, wird die Bodenschicht 3 selektiv mit einem oxidischen flüssigen Ätzmittel geätzt, und wenn die Bodenschicht aus einem Nitrid gebildet ist, wird die Bodenschicht 3 selektiv mit einem flüssigen Nitrid-Ätzmittel geätzt.
Nach Fig. 1E wird ein Photolack 6 auf die gesamte Oberfläche der erhaltenen Struktur einschließlich der Deckschicht 4 und der Hinterschneidung aufgegeben.
Nach Fig. 1F wird der Photolack 6 weggeätzt, um die Oberfläche der leitenden Schicht 2 freizulegen. Dieses Ätzen erfolgt nach einem Abdeckätzverfahren unter Verwendung der Deckschicht 4 als Ätzbarriere, so daß der Photolack 6 nur an der Hinterschneidung erhalten bleibt.
Gemäß Fig. 1G werden die Deckschicht 4 und die Bodenschicht 3 nacheinander weggeätzt, so daß ein Photolackmuster 6A an der leitenden Schicht 2 verbleibt.
Nach Fig. 1H wird der freiliegende Bereich der leitenden Schicht 2 unter Verwendung des Photolackmusters 6A als Maske weggeätzt.
Gemäss Fig. 1I wird das Photolackmuster 6A entfernt, so daß eine Mikrostruktur 2A verbleibt. Die Abmessung der Mikrostruktur 2A wird durch die Bedingungen des Ätzverfahrens gemäß Fig. 1D bestimmt.
Wie beschrieben, kann durch die Erfindung eine Mikrostruktur für eine integrierte Schaltungsanordnung problemlos gebildet werden.
Obgleich die Erfindung anhand einer bevorzugten Ausführungsform mit gewissen speziellen Ausgestaltungen beschrieben wurde, versteht es sich, daß Abweichungen oder Modifikationen an den Aufbauteilen, deren Kombination und Anordnung, die sich anhand der gegebenen Lehre dem Fachmann anbieten, einbezogen sind.

Claims (6)

1. Verfahren zur Bildung einer Mikrostruktur bei einer Halbleitervorrichtung, gekennzeichnet durch die folgenden Schritte:
Bildung eines Musters, bestehend aus einer Deckschicht und einer Bodenschicht auf einer leitenden Schicht, die auf einem Substrat gebildet ist,
selektives Wegätzen von Bereichen der Seitenwand der Bodenschicht, um zwischen der leitenden Schicht und der Deckschicht eine Hinterschneidung zu bilden,
Aufgeben eines Photolacks auf die gesamte Oberfläche der Deckschicht einschließlich der Hinterschneidung,
Wegätzen von Bereichen des Photolacks durch einen selektiven Ätzprozeß, so daß der Photolack an der Hinterschneidung erhalten bleibt,
Bildung eines Photolackmusters durch Entfernung des vorerwähnten Musters,
Wegätzen eines freiliegenden Bereiches der leitenden Schicht unter Verwendung des Photolackmusters als Maske, und
Entfernung des Photolackmusters unter Bildung der Mikrostruktur.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Bodenschicht aus einem Oxid gebildet wird, das ein Ätzmaß hat, das sich von dem der leitenden Schicht unterscheidet, während die Deckschicht mit einem Nitrid gebildet wird, das ein ätzmaß hat, welches sich von demjenigen der Bodenschicht unterscheidet.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Bodenschicht aus einem Nitrid gebildet wird, das ein Ätzmaß hat, welches sich von dem der leitenden Schicht unterscheidet, während die Deckschicht aus einem Oxid gebildet wird, das ein ätzmaß hat, welches sich von dem der Bodenschicht unterscheidet.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Bodenschicht aus einem Oxid gebildet wird, das ein Ätzmaß hat, welches sich von dem der leitenden Schicht unterscheidet, während die Deckschicht aus einem polykristallinen Silicium gebildet wird, das ein ätzmaß hat, welches sich von dem der Bodenschicht unterscheidet.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Muster, bestehend aus der Deckschicht und der Bodenschicht, mittels eines anisotropischen Ätzprozesses gebildet wird.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Abmessung der Mikrostruktur durch die Bedingungen des selektiven Ätzprozesses bestimmt wird.
DE19944446852 1993-12-27 1994-12-27 Verfahren zur Bildung einer Mikrostruktur bei einer Halbleitervorrichtung Withdrawn DE4446852A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930029799A KR0122315B1 (ko) 1993-12-27 1993-12-27 고집적 반도체 소자의 미세패턴 형성방법

Publications (1)

Publication Number Publication Date
DE4446852A1 true DE4446852A1 (de) 1995-06-29

Family

ID=19372801

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19944446852 Withdrawn DE4446852A1 (de) 1993-12-27 1994-12-27 Verfahren zur Bildung einer Mikrostruktur bei einer Halbleitervorrichtung

Country Status (3)

Country Link
JP (1) JP2741175B2 (de)
KR (1) KR0122315B1 (de)
DE (1) DE4446852A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1696477A2 (de) 2005-02-24 2006-08-30 Infineon Technologies AG Verfahren zur Herstellung von sublithographischen Strukturen

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7429536B2 (en) * 2005-05-23 2008-09-30 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US7572572B2 (en) 2005-09-01 2009-08-11 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
JP2009065000A (ja) * 2007-09-07 2009-03-26 Tokyo Electron Ltd 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
US7790531B2 (en) 2007-12-18 2010-09-07 Micron Technology, Inc. Methods for isolating portions of a loop of pitch-multiplied material and related structures
CN110828460B (zh) * 2018-08-14 2022-07-19 中芯国际集成电路制造(北京)有限公司 半导体器件及其形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1696477A2 (de) 2005-02-24 2006-08-30 Infineon Technologies AG Verfahren zur Herstellung von sublithographischen Strukturen
EP1696477A3 (de) * 2005-02-24 2008-05-07 Infineon Technologies AG Verfahren zur Herstellung von sublithographischen Strukturen
US7605090B2 (en) 2005-02-24 2009-10-20 Infineon Technologies Ag Process for producing sublithographic structures
US8084190B2 (en) * 2005-02-24 2011-12-27 Infineon Technologies Ag Process for producing sublithographic structures

Also Published As

Publication number Publication date
JPH07326621A (ja) 1995-12-12
KR0122315B1 (ko) 1997-11-26
JP2741175B2 (ja) 1998-04-15

Similar Documents

Publication Publication Date Title
DE2945533C2 (de) Verfahren zur Herstellung eines Verdrahtungssystems
DE19719601A1 (de) Beschleunigungssensor
DE69729913T2 (de) Ätzverfahren zum Herstellen von Metallfilmstrukturen mit abgeschrägten Seitenwänden
EP0469635A1 (de) Verfahren zur Herstellung von Leiterplatten
DE19526691A1 (de) Verfahren zur Herstellung von Beschleunigungssensoren
EP0755067A1 (de) Verfahren zur Herstellung von sublithographischen Ätzmasken
DE19851703A1 (de) Verfahren zur Herstellung von elektronischen Strukturen
DE3604368C2 (de)
DE4413152A1 (de) Verfahren zur Strukturerzeugung in einem Halbleiterbauelement
DE4232821C2 (de) Verfahren zur Herstellung eines feinstrukturierten Halbleiterbauelements
DE2432719B2 (de) Verfahren zum erzeugen von feinen strukturen aus aufdampfbaren materialien auf einer unterlage und anwendung des verfahrens
EP0001038B1 (de) Herstellung einer Siliciummaske und ihre Verwendung
DE4446852A1 (de) Verfahren zur Bildung einer Mikrostruktur bei einer Halbleitervorrichtung
DE4446850C2 (de) Verfahren zur Herstellung eines Transistors für eine Halbleitervorrichtung
DE1954499A1 (de) Verfahren zur Herstellung von Halbleiterschaltkreisen mit Leitbahnen
DE2832408A1 (de) Verfahren zur herstellung von praezisionsflachteilen, insbesondere mit mikrooeffnungen
DE2261337A1 (de) Verfahren zur herstellung eines halbleiterbauelements
EP0105189B1 (de) Verfahren zum Herstellen von Metallelektroden unterschiedlicher Dicke für Halbleiterbauelemente, insbesondere für Leistungshalbleiterbauelemente wie Thyristoren
DE3034980A1 (de) Verfahren zur herstellung von verbundkoerpern
CH628756A5 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte halbleiteranordnung.
EP0902461A3 (de) Verfahren zur Erzeugung von Strukturen mit einem hohen Aspektverhältnis
DE10137575A1 (de) Verfahren zur Erzeugung einer Maske sowie Verfahren zur Herstellung einer Halbleitervorrichtung
DE2540301C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einem Leitermuster
DE2132099B2 (de) Verfahren zur Zwischenverbindung elektrischer Baueinheiten
DE1908901C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen kleiner Abmessungen

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8130 Withdrawal