KR100628249B1 - 반도체 소자의 형성 방법 - Google Patents

반도체 소자의 형성 방법 Download PDF

Info

Publication number
KR100628249B1
KR100628249B1 KR1020050085162A KR20050085162A KR100628249B1 KR 100628249 B1 KR100628249 B1 KR 100628249B1 KR 1020050085162 A KR1020050085162 A KR 1020050085162A KR 20050085162 A KR20050085162 A KR 20050085162A KR 100628249 B1 KR100628249 B1 KR 100628249B1
Authority
KR
South Korea
Prior art keywords
pattern
forming
lower anti
film
reflection
Prior art date
Application number
KR1020050085162A
Other languages
English (en)
Inventor
강재현
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050085162A priority Critical patent/KR100628249B1/ko
Priority to US11/320,624 priority patent/US7625822B2/en
Application granted granted Critical
Publication of KR100628249B1 publication Critical patent/KR100628249B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/38—Treatment before imagewise removal, e.g. prebaking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Abstract

본 발명은 미세 패턴(fine pattern)을 형성함에 있어서, 단파장의 광원의 조사에 의해 유발되는 스탠딩 웨이브(standing wave)를 방지할 수 있도록 하부 반사 방지막을 복수층 적층되도록 한 반도체 소자의 제조 방법에 관한 것으로, 본 발명의 반도체 소자의 제조 방법은 기판 전면에 패턴 형성층을 형성하는 단계와, 상기 패턴 형성층 상부에 둘 이상의 하부 반사 방지막을 형성하는 단계와, 상기 하부 반사 방지막 상부 소정 영역에 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 마스크로 하여 상기 하부 반사 방지막을 식각하는 단계와, 상기 감광막 패턴 측부에 측벽 스페이서를 형성하는 단계 및 상기 측벽 스페이서 및 감광막 패턴을 마스크로 하여 상기 패턴 형성층을 식각하는 단계를 포함하여 이루어짐을 특징으로 한다.
MUV(Mid Ultra Violet), 반사율(reflectance), 하부 반사 방지막(BARC : Bottom Anti Reflective Coating)

Description

반도체 소자의 형성 방법{Method for Manufacturing Semiconductor Device}
도 1은 하부 반사막이 없는 기판 상의 감광막을 노광 후 감광막의 변화를 나타낸 SEM도
도 2는 하부 반사막을 포함한 기판 상의 감광막을 노광 후 감광막의 변화를 나타낸 SEM도
도 3은 하부 물질층별로 하부 반사막의 두께에 따른 반사율을 나타낸 그래프
도 4a 내지 도 4g는 본 발명의 반도체 소자의 제조 방법을 나타낸 공정 단면도
*도면의 주요 부분을 나타내는 부호 설명*
10 : 기판 11 : 게이트 절연막
12 : 폴리 실리콘층 13 : 제 1 절연막
14 : 제 1 하부 반사 방지막 15 : 제 2 하부 반사 방지막
16 : 감광막 17 : 제 2 절연막
본 발명은 반도체 소자에 관한 것으로 특히, 미세 패턴(fine pattern)을 형 성함에 있어서, 단파장의 광원의 조사에 의해 유발되는 스탠딩 웨이브(standing wave)를 방지할 수 있도록 하부 반사 방지막을 복수층 적층되도록 한 반도체 소자의 제조 방법에 관한 것이다.
근래 중자외선(MUV : Mid Ultra Violet) 영역의 광원으로 노광 공정을 진행시에는 웨이퍼에 감광막(Photo Resist)만을 코팅 후 노광이 이루어졌다.
하지만 최근에서 보다 미세 패턴 형성을 위해 광원을 KrF와 같이, 원자외선(DUV : Deep Ultra Violet) 영역대로 바꾸면서 감광막 하측 웨이퍼로 광이 입사되어 일어나는 문제로 인해 감광막 하부에 하부 반사 방지막(BARC : Bottom Anti Reflective Coating)이 사용되게 되었다. 이는 단파장의 원자외선을 이용할 경우, 상기 단파장의 원자외선이 상기 감광막을 통과하여 웨이퍼에서 반사하여, 입사되는 광원과 간섭을 일으켜 감광막의 프로파일(profile)을 불균일하게 하는 스탠딩 웨이브(standing wave) 현상을 일으키기 때문이다. 즉, 하부 반사 방지막은, 감광막을 통과한 광이 외부로 반사되지 못하도록 하는 기능을 한다.
이하, 도면을 참조하여 종래의 반도체 소자의 제조 방법에 대해 설명한다.
도 1은 하부 반사막이 없는 기판 상의 감광막을 노광 후 감광막의 변화를 나타낸 SEM도이고, 도 2는 하부 반사막을 포함한 기판 상의 감광막을 노광 후 감광막의 변화를 나타낸 SEM도이다.
도 1과 같이, 감광막 하부에 하부 반사막을 포함하지 않은 경우에는, 외부로부터 입사되는 광이 웨이퍼로 들어가서 반사되어, 다시 입사되는 광과 간섭 현상을 일으켜 스탠딩 웨이브(standing wave) 현상이 발생한다. 따라서, 도 1과 같이, 스 탠딩 웨이브 현상의 영향으로 노광 및 현상 후 형성된 감광막 패턴의 프로파일(profile)이 불균일하게 나타난다.
도 2는 상기 감광막 패턴 하부에 하부 반사 방지막(BARC : Bottom Anti Reflective Coating)을 형성하여 두어, 입사된 광이 다시 외부로 반사되지 못하도록 하여 스탠딩 웨이브(standing wave) 현상을 방지한 것이다. 도 1과 비교하여 보면, 그 프로파일이 울퉁불퉁하지 않고, 매끈하게 이루어진 모습을 관찰할 수 있다.
이와 같이, 하부 반사 방지막을 사용하게 되면 감광막만을 코팅하는 경우보다는, 상기 하부 반사 방지막을 식각하는 공정에서 감광막의 유실이 있기 때문에 이를 감안하여 상대적으로 감광막의 두께를 더 높게 해야 한다는 단점이 있지만, 스탠딩 웨이브(standing wave)를 사라지게 하는 큰 장점이 있기 때문에 그 사용의 이점이 있다.
도 1과 같이, 스탠딩 웨이브(standing wave) 현상이 발생하면 감광막의 높이에 따라서, 임계치수의 변화가 발생하게 된다. 디자인 룰(design rule)이 큰(패턴의 임계 치수(CD)가 큰) MUV를 광원으로 하는 공정에서는 스탠딩 웨이브 현상에 의해서 야기되는 임계 치수(CD: Critical Dimension)의 변화는 크게 문제가 되지 않지만, 디자인 룰이 작은 KrF를 광원으로 하는 공정에서는 문제가 크게 된다. 따라서, 특히, KrF를 광원으로 이용하는 노광 공정에서는, 감광막 하부에 하부 반사 방지막을 사용해서 스탠딩 웨이브 현상을 억제하게 된다.
한편, 하부 반사 방지막은 감광막을 통과한 광원을 흡수함으로써 스탠딩 웨이브 현상을 방지하게 된다. 그런데, 상기 하부 반사 방지막이 광원을 흡수하는 정 도는 하부 반사 방지막의 두께와 하부 반사 방지막 밑에 있는 물질의 종류에 따라서 많은 차이를 보이게 된다.
도 3은 하부 물질층별로 하부 반사 방지막(BARC)의 두께에 따른 반사율을 나타낸 그래프이다.
도 3에서, a, b, c 각각의 그래프는 하부 반사 방지막 하측에 서로 다른 물질층(sub 물질층)이 있는 경우를 나타내고 있다.
도 3과 같이, 상기 하부 반사 방지막은 어느 특정한 두께에서 반사율이 최소가 되는 것을 알 수 있다. 즉, a, b, c 각각의 경우에서, 상가 하부 반사 방지막의 하측에 위치한 물질이 다르게 되면, 반사 특성도 변하게 됨을 알 수 있다.
이런 하부 반사 방지막의 특성 때문에 동일한 하부 반사 방지막을 사용하게 되더라도 하측에 위치한 물질에 따라서 두께를 달리해야만 한다. 도 3에서는, a의 경우만을 고려한다면 쉽게 하부 반사 방지막의 두께를 결정할 수 있게 될 것이다. 즉, 상기 하부 반사 방지막의 두께를 가장 낮은 반사 특성을 보이는 580nm 전후로 하여 형성할 수 있겠지만, 그러나, 이와 같은 경우에는 b의 경우와 c 경우를 전혀 고려하지 않은 것으로, c의 경우는 어느 정도 낮은 반사 특성을 보일 수는 있겠지만, b의 경우에는 오히려 반사율이 약 0.2 정도로 심할 수 있는 문제점이 있다. 따라서, 서로 다른 물질이 하부 반사방지막 하측에 적층되어 있는 구조에서는 적절한 반사 방지 효과를 얻기에 적합한 하부 반사 방지막의 두께를 선택하기 곤란한 실정이다.
또한, 상기 하부 반사 방지막 하측의 물질에 대하여 모두 낮은 반사율을 갖 는 조건을 맞추기 위해서는 하부 반사 방지막이 갖는 두께는 850nm 이상으로 형성하여야 할 것으로 관찰되는데, 실제로 하부 반사 방지막은 코팅하여 도포하여 형성는데, 이 정도로 두꺼운 두께를 형성하게 되며, 평탄성이 좋지 않게 되는 또 다른 문제점을 야기할 수 있다.
상기와 같은 종래의 미세 패턴 형성 방법은 다음과 같은 문제점이 있다.
첫째, 하부 물질층의 성분별로 하부 반사 방지막이 두께별로 갖는 반사율 특성이 다르기 때문에, 하부 반사 방지막 하측에 복수개의 서로 다른 물질로 이루어진 층이 존재할 때, 상기 하부 물질층에 대하여 모두 낮은 반사율을 만족하는 하부 반사 방지막을 형성하기 곤란하다.
둘째, 하부 반사 방지막 하측에 위한 하부 물질층이 복수층 적층되어 있을 때, 상기 하부 반사 방지막이 낮은 반사율을 얻기 위해서는 될 수 있는 한 상기 하부 반사 방지막의 두께가 두꺼워야 하나, 하부 반사 방지막은 스핀 코팅(spin-coating)법으로 형성하는데, 스핀 코팅법을 이용하여 형성시 실질적으로 두께를 두껍게 형성할 때에는 평탄성이 나빠지는 문제점이 발생한다. 이와 같이, 평탄성이 안 좋을 경우에는 노광 및 현상 그리고, 식각 등의 이후 공정에서 2차적인 문제점을 야기할 수 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 미세 패턴(fine pattern)을 형성함에 있어서, 단파장의 광원의 조사에 의해 유발되는 스탠딩 웨이브(standing wave)를 방지할 수 있도록 하부 반사 방지막을 복수층 적층되도록 한 반도체 소자의 제조 방법을 제공하는 데, 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 제조 방법은 기판 전면에 패턴 형성층을 형성하는 단계와, 상기 패턴 형성층 상부에 둘 이상의 하부 반사 방지막을 형성하는 단계와, 상기 하부 반사 방지막 상부 소정 영역에 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 마스크로 하여 상기 하부 반사 방지막을 식각하는 단계와, 상기 감광막 패턴 측부에 측벽 스페이서를 형성하는 단계 및 상기 측벽 스페이서 및 감광막 패턴을 마스크로 하여 상기 패턴 형성층을 식각하는 단계를 포함하여 이루어짐에 그 특징이 있다.
상기 둘 이상의 하부 반사 방지막은, 각각 하부에서부터 차례로, 코팅 후 소성 공정을 진행하여 이루어져 형성된다.
상기 둘 이상의 하부 반사 방지막은 각각 100nm 이하의 두께로 형성된다.
상기 하부 반사 방지막 각각은 용매(solvent)에 녹아 있는 상태로, 스핀 코팅되어 형성된다.
본 발명은 반도체 소자의 제조 방법 중 특히, 소정의 패턴 형성층을 식각하여 패턴을 형성하는 방법에 관한 것으로, 상기 패턴은 폴리 게이트임을 일 예로 하여 설명한다. 이러한 패턴은 폴리 게이트 외에 식각이 요구되는 여러 가지 물질층이 대체 가능할 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 반도체 소자의 제조 방법을 상세히 설명하면 다음과 같다.
도 4a 내지 도 4g는 본 발명의 반도체 소자의 제조 방법을 나타낸 공정 단면도이다.
도 4a와 같이, 먼저, 기판(10) 전면에 게이트 절연막(11)을 전면 형성한다.
이어, 상기 게이트 절연막(11) 상에 폴리 실리콘층(12), 제 1 절연막(13), 제 1 하부 반사 방지막(BARC : Bottom Anti Reflective Coating)(14), 제 2 하부 반사 방지막(15)을 차례로 증착 및 코팅(coating)한다.
이 때, 상기 제 1 하부 반사 방지막(14)과 제 2 하부 반사 방지막(15)은, 반사 방지 기능을 하는 물질이 용매(solvent)에 녹아있는 액상의 상태로, 스핀 코팅(spin-coating)법을 사용하여 코팅된다. 그리고, 제 1 하부 반사 방지막(14) 코팅 후에는 소성(baking) 공정을 거치도록 하여, 경화된 제 1 하부 반사 방지막(14) 상부에 제 2 하부 반사 방지막(15)이 스핀 코팅되도록 한다. 이로써, 제 1, 제 2 하부 반사 방지막(14, 15)간의 물질 혼합 등이 발생하지 않고, 각각 별개의 층으로 작용하도록 한다. 따라서, 상기 제 1, 제 2 하부 반사 방지막(14, 15) 사이에는 경계가 존재하여, 이후의 노광 공정에서 입사된 광은 두 층간의 경계 사이를 통과하면서 산란이 일어나거나 갇혀(trap)되는 현상이 발생된다. 이러한 두 층간의 경계면의 에너지 측면에서 높게 된다. 광원이 갇혀 버리는 현상이 발생하게 되고, 다른 구조를 가지게 되기 때문에 산란이 쉽게 이루어지게 된다. 산란과 트랩 현상은 입사된 광원이 다시 감광막 패턴으로 나가는 것을 방지하게 되므로 상기 제 1, 제 2 하부 반사 방지막(14, 15) 고유의 반사 방지의 효과 외에 반사율을 더욱 줄이는 효과를 얻게 된다.
이와 같이, 본 발명의 반도체 소자의 제조 방법에 이용되는 서로 적층된 제 1, 제 2 하부 반사 방지막의 전체 두께는 코팅(coating) 및 소성(baking)에 의해 경화(curing) 공정을 거친 각각의 제 1, 제 2 하부 반사 방지막(14, 15) 사이에는 어느 정도의 경계가 있기 때문에, 각각 제 1, 제 2 하부 반사 방지막(14, 15)의 두께를 합친 두께의 한층으로 형성되는 하부 반사 방지막에 비해 보다 두껍게 된다.
여기서 도시된 예에서는 하부 반사 방지막이 2층으로 적층된 모습을 도시하고 있으나, 이러한 하부 반사 방지막은 3이상의 복수개의 층으로 대체될 수 있다. 이 경우, 상기 하부 반사 방지막의 각각의 두께는 100nm 이하로 코팅한다.
이어, 상기 제 2 하부 반사 방지막(15) 상부에 감광막을 스핀 코팅(spin-coating)하고, 이를 선택적으로 노광 및 현상하여 감광막 패턴(16)을 형성한다.
도 4b와 같이, 상기 감광막 패턴(16)을 마스크로 이용하여, 상기 제 2 하부 반사 방지막(15) 및 제 1 하부 반사 방지막(14)을 식각하여 제 2 하부 반사 방지막 패턴(15a) 및 제 1 하부 반사 방지막 패턴(14a)을 형성한다.
도 4c와 같이, 계속적으로 상기 감광막 패턴(16)을 마스크로 이용하여, 상기 제 1 절연막(13)을 식각하여 제 1 절연막 패턴(13a)을 형성한다.
이어, 도 4d와 같이, 상기 제 1 절연막 패턴(13a)을 포함한 상기 폴리 실리콘(12) 상부 전면에 제 2 절연막(17)을 형성한다.
도 4e와 같이, 상기 제 2 절연막(17)을 에치백(etch-back)하여 상기 제 1 절연막 패턴(13a) 측부에만 남겨 측벽 스페이서(17a)를 형성한다.
도 4f와 같이, 제 1 절연막 패턴(13a) 및 측벽 스페이서(17a)를 마스크로 이 용하여 상기 폴리 실리콘층(12)을 식각하여 폴리 실리콘층 패턴(12a)을 형성한다.
도 4g와 같이, 상기 제 1 절연막 패턴(13a) 및 측벽 스페이서(17a)를 제거한 후, 상기 폴리 실리콘층 패턴(12a)만을 남긴다. 이와 같이, 남은 폴리 실리콘층 패턴(12a)은 폴리 게이트(poly gate)로 이용된다.
여기서, 상기 제 1 절연막 패턴(13a) 및 상기 측벽 스페이서(17a)는 동일한 절연막 성분으로 1회의 식각 공정으로 제거됨이 공정상 유리할 것이다.
이러한 본 발명의 반도체 소자의 제조 방법에 있어서는, 하부 반사 방지막의 형성을 2회 이상으로 각각 코팅 및 소성을 거쳐 진행한다.
이와 같이, 하부 반사 방지막의 형성을 2번에 나누어서 진행을 하게 되면 크게 다음과 같은 장점을 가지게 된다.
첫째, 하부 반사 방지막의 두께의 조절이 쉬워지게 된다. 하부 반사 방지막은 점성에 의해서 최대로 코팅이 가능한 두께는 정해져 있다. 따라서, 반사율이 최소가 되는 두께가 너무 크면 그 두께에서 하부 반사 방지막을 코팅하지 못하고 다른 두께를 잡아야 된다.
본 발명에서와 같이, 하부 반사 방지막을 2번에 걸쳐서 코팅을 하게 되면 처음에 코팅한 제 1 하부 반사 방지막은 소성 공정을 거치면서 딱딱한 물질로 바뀌게 되고 그 위에 다시 제 1 하부 반사 방지막을 코팅할 수 있게 된다. 이런 방법으로 2 회 이상의 코팅을 하게 되면 동일한 하부 반사 방지막을 가지고 기존에 만들 수 있는 하부 반사 방지막의 두께를 2배 이상으로 늘리는 것이 가능하게 된다.
둘째, 반사도가 낮아지는 효과를 얻을 수 있다. 즉, 동일한 하부 반사 방지 막 물질로 이용하여 각각의 하부 반사 방지막을 형성하지만, 코팅 및 소성을 각각 별도로 진행함으로써, 각 하부 반사 방지막 사이의 층간의 경계가 존재하게 된다. 입사된 광원은 두 층의 경계 사이를 통과하면서 산란이 일어나거나 갇히는 현상이 발생하게 되어 하부 반사 방지막 고유의 반사 방지 효과 외에 반사 방지 효과를 더욱 향상시킬 수 있다. 따라서, 미세 패턴을 형성을 위해 원자외선 광원을 이용한다 하더라도 광에 의한 스탠딩 웨이브 현상을 방지할 수 있다.
상기와 같은 본 발명의 반도체 소자의 제조 방법은 다음과 같은 효과가 있다.
첫째, 하부 반사 방지막의 두께의 조절이 쉬워지게 된다. 즉, 하부 반사 방지막을 복수회에 걸쳐 각각 코팅과 소성 공정을 거쳐 형성하게 되므로, 평탄성이 좋은 하부 반사 방지막을 형성할 수 있게 된다.
둘째, 하부 반사 방지막의 반사율을 줄일 수 있다. 즉, 복수개의 층으로 하부 반사 방지막을 형성함으로써, 인접한 하부 반사 방지막간의 경계가 형성되고, 상기 경계에서 입사된 광원이 산란과 트랩(trap) 현상을 일으켜, 하부 반사 방지막 성분의 고유의 반사 방지 효과 외에 반사 방지 효과를 향상시킬 수 있다.
셋째, 원가 절감을 할 수 있다. 즉, 하나의 하부 반사 방지막 물질을 이용하여 이를 나누어 각각 코팅 및 소성 공정을 거쳐 복수개의 층으로 형성하므로, 별도 물질을 추가하지 않고, 반사 방지 효과가 큰 하부 반사 방지막을 형성하게 된다. 또한, 이로써, 하부 반사 방지막 하측에 복수개의 물질층이 적층되어 있더라도, 원 하는 반사 방지 효과를 구현할 수 있을 것이다.
넷째, 상술한 반사 방지 효과의 개선에 의해 미세 패턴 형성이 이용하는 원자외선 광원을 이용한 노광시에도 스탠딩 웨이브 현상을 방지하여, 패턴의 프로파일의 개선이 가능하다.

Claims (4)

  1. 기판 전면에 패턴 형성층을 형성하는 단계;
    상기 패턴 형성층 상부에 둘 이상의 하부 반사 방지막을 형성하는 단계;
    상기 하부 반사 방지막 상부 소정 영역에 감광막 패턴을 형성하는 단계;
    상기 감광막 패턴을 마스크로 하여 상기 하부 반사 방지막을 식각하는 단계;
    상기 감광막 패턴 측부에 측벽 스페이서를 형성하는 단계; 및
    상기 측벽 스페이서 및 감광막 패턴을 마스크로 하여 상기 패턴 형성층을 식각하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 제조 방법.
  2. 제 1항에 있어서,
    상기 둘 이상의 하부 반사 방지막은, 각각 하부에서부터 차례로, 코팅 후 소성 공정을 진행하여 이루어져 형성됨을 특징으로 하는 반도체 소자의 제조 방법.
  3. 제 1항에 있어서,
    상기 둘 이상의 하부 반사 방지막은 각각 100nm 이하의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
  4. 제 1항에 있어서,
    상기 하부 반사 방지막 각각은 용매(solvent)에 녹아 있는 상태로, 스핀 코 팅되어 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
KR1020050085162A 2005-09-13 2005-09-13 반도체 소자의 형성 방법 KR100628249B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050085162A KR100628249B1 (ko) 2005-09-13 2005-09-13 반도체 소자의 형성 방법
US11/320,624 US7625822B2 (en) 2005-09-13 2005-12-30 Semiconductor device and method for manufacturing the same including two antireflective coating films

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050085162A KR100628249B1 (ko) 2005-09-13 2005-09-13 반도체 소자의 형성 방법

Publications (1)

Publication Number Publication Date
KR100628249B1 true KR100628249B1 (ko) 2006-09-27

Family

ID=37628784

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050085162A KR100628249B1 (ko) 2005-09-13 2005-09-13 반도체 소자의 형성 방법

Country Status (2)

Country Link
US (1) US7625822B2 (ko)
KR (1) KR100628249B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101017771B1 (ko) * 2007-12-31 2011-02-28 주식회사 하이닉스반도체 수직 트랜지스터를 구비한 반도체 소자의 제조 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100685903B1 (ko) * 2005-08-31 2007-02-26 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
KR100720481B1 (ko) * 2005-11-28 2007-05-22 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
KR100824633B1 (ko) * 2006-09-06 2008-04-24 동부일렉트로닉스 주식회사 플래시 메모리 소자 및 그 제조 방법
CN102007570B (zh) * 2007-12-21 2013-04-03 朗姆研究公司 用高蚀刻速率抗蚀剂掩膜进行蚀刻
JP5121549B2 (ja) * 2008-04-21 2013-01-16 株式会社東芝 ナノインプリント方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001230258A (ja) 2000-02-17 2001-08-24 Nec Corp 半導体装置の製造方法
JP2002124518A (ja) 1997-07-02 2002-04-26 Yamaha Corp 配線形成法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6423474B1 (en) * 2000-03-21 2002-07-23 Micron Technology, Inc. Use of DARC and BARC in flash memory processing
US6630397B1 (en) * 2002-12-10 2003-10-07 Promos Technologies Method to improve surface uniformity of a layer of arc used for the creation of contact plugs
US6780708B1 (en) * 2003-03-05 2004-08-24 Advanced Micro Devices, Inc. Method of forming core and periphery gates including two critical masking steps to form a hard mask in a core region that includes a critical dimension less than achievable at a resolution limit of lithography
KR100598038B1 (ko) * 2004-02-25 2006-07-07 삼성전자주식회사 다층 반사 방지막을 포함하는 고체 촬상 소자 및 그 다층반사 방지막의 제조 방법
US7429536B2 (en) * 2005-05-23 2008-09-30 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
KR100685903B1 (ko) * 2005-08-31 2007-02-26 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
US7888269B2 (en) * 2005-10-24 2011-02-15 Spansion Llc Triple layer anti-reflective hard mask
KR100720481B1 (ko) * 2005-11-28 2007-05-22 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002124518A (ja) 1997-07-02 2002-04-26 Yamaha Corp 配線形成法
JP2001230258A (ja) 2000-02-17 2001-08-24 Nec Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101017771B1 (ko) * 2007-12-31 2011-02-28 주식회사 하이닉스반도체 수직 트랜지스터를 구비한 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
US20070059937A1 (en) 2007-03-15
US7625822B2 (en) 2009-12-01

Similar Documents

Publication Publication Date Title
US5830624A (en) Method for forming resist patterns comprising two photoresist layers and an intermediate layer
KR100628249B1 (ko) 반도체 소자의 형성 방법
KR100618907B1 (ko) 다중 반사 방지층을 포함한 반도체 구조물 및 그 구조물을이용한 ｐｒ 패턴 형성 방법 및 반도체 소자의 패턴 형성방법
US9171731B2 (en) Method of forming the gate with the LELE double pattern
Burns et al. Silicon containing polymer in applications for 193-nm high-NA lithography processes
US8304174B2 (en) Method for fabricating semiconductor device
TW479293B (en) ARC for improving CD control
KR100653534B1 (ko) 포토레지스트막패턴 형성방법 및 이를 이용한 미세패턴형성방법
US5635335A (en) Method for fabricating semiconductor device utilizing dual photoresist films imaged with same exposure mask
JP2000106343A (ja) 半導体デバイスを製造するための方法
KR100505771B1 (ko) 반도체 장치의 제조 방법
KR100909138B1 (ko) 반도체 소자의 금속패턴 형성방법
KR100673207B1 (ko) 플래쉬 메모리 소자의 제조방법
US7683487B2 (en) Structure applied to a photolithographic process
KR101097026B1 (ko) Ｅｕｖ 마스크 및 그 형성방법
KR100269330B1 (ko) 반사 방지 캡 및 스페이서를 구비하는 반도체장치, 이의 제조방법 및 이를 이용한 포토레지스트 패턴의 제조방법
KR101150492B1 (ko) 스페이서 패터닝 공정을 이용한 반도체 소자 제조방법
JPH0697065A (ja) 微細レジストパターンの形成方法
US9285677B2 (en) Lithography process on high topology features
US7268070B2 (en) Profile improvement method for patterning
KR100735625B1 (ko) 이이피롬의 콘트롤 게이트 제조방법
KR20080022879A (ko) 트렌치 레이어 포토 공정
US6998226B2 (en) Method of forming patterned photoresist layer
Lee et al. Optimization of BARC process for hyper-NA immersion lithography
KR101076782B1 (ko) Ｅｕｖ 마스크 및 그 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120827

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130820

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140814

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150812

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160812

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170809

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190305

Year of fee payment: 13