JP2001230258A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2001230258A JP2001230258A JP2000038971A JP2000038971A JP2001230258A JP 2001230258 A JP2001230258 A JP 2001230258A JP 2000038971 A JP2000038971 A JP 2000038971A JP 2000038971 A JP2000038971 A JP 2000038971A JP 2001230258 A JP2001230258 A JP 2001230258A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- semiconductor device
- resist
- hbr
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 対レジスト選択比を高めることでレジストパ
ターンの寸法の変化を極力抑え、無機反射防止膜及び被
加工膜のエッチングをより高精度行い得るようににす
る。 【解決手段】 レジスト膜２５をマスクとして半導体基
板２１上の被加工膜２３上に形成された無機反射防止膜
２４を選択的にエッチングする工程と、レジスト膜２５
及び前工程においてパターニングされた無機反射防止膜
２４をマスクとして被加工膜（ポリシリコン膜）２３を
選択的にエッチングする工程と、を備える半導体装置の
製造方法において、無機反射防止膜２４のエッチング工
程の際にＣＦ4（４フッ化炭素）とＨＢｒ（臭化水素）
とＨｅ（ヘリウム）とを含む混合ガスをエッチングガス
として使用する。
ターンの寸法の変化を極力抑え、無機反射防止膜及び被
加工膜のエッチングをより高精度行い得るようににす
る。 【解決手段】 レジスト膜２５をマスクとして半導体基
板２１上の被加工膜２３上に形成された無機反射防止膜
２４を選択的にエッチングする工程と、レジスト膜２５
及び前工程においてパターニングされた無機反射防止膜
２４をマスクとして被加工膜（ポリシリコン膜）２３を
選択的にエッチングする工程と、を備える半導体装置の
製造方法において、無機反射防止膜２４のエッチング工
程の際にＣＦ4（４フッ化炭素）とＨＢｒ（臭化水素）
とＨｅ（ヘリウム）とを含む混合ガスをエッチングガス
として使用する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
工程中にて行なわれるドライエッチング工程に関し、特
に、レジスト膜をマスクとして無機反射防止膜および被
加工膜をエッチングする工程を含む半導体装置の製造方
法に関するものである。
工程中にて行なわれるドライエッチング工程に関し、特
に、レジスト膜をマスクとして無機反射防止膜および被
加工膜をエッチングする工程を含む半導体装置の製造方
法に関するものである。
【０００２】
【従来の技術】半導体装置の高集積化の速度が増しつつ
あるのに伴い、その最小加工寸法も急速に縮小化してき
ている。この縮小化は、フォトリソグラフィ技術に依存
している。このフォトリソグラフィ技術において、サブ
クオータミクロン（０．２５μｍ以下）の領域では、露
光源としてはｄｅｅｐ紫外光であるＫｒＦエキシマレー
ザ光（２４８ｎｍ）やＡｒＦエキシマレーザ光（１９３
ｎｍ）等が使用されているが、これらのエキシマレーザ
光が時間的空間的にコーヒレンスの高い光であるため
に、レジスト膜内において定在波効果が発生しやすくま
たレジスト膜下においてハレーションを起こしやすい。
あるのに伴い、その最小加工寸法も急速に縮小化してき
ている。この縮小化は、フォトリソグラフィ技術に依存
している。このフォトリソグラフィ技術において、サブ
クオータミクロン（０．２５μｍ以下）の領域では、露
光源としてはｄｅｅｐ紫外光であるＫｒＦエキシマレー
ザ光（２４８ｎｍ）やＡｒＦエキシマレーザ光（１９３
ｎｍ）等が使用されているが、これらのエキシマレーザ
光が時間的空間的にコーヒレンスの高い光であるため
に、レジスト膜内において定在波効果が発生しやすくま
たレジスト膜下においてハレーションを起こしやすい。
【０００３】そのため、ｄｅｅｐ紫外光を用いた露光技
術ではレジスト膜に反射防止膜を併用することが必須と
なる。この反射防止膜には、レジスト膜上に設けるトッ
プ型とレジスト膜下に挿入するボトム型とがあるが現状
ではボトム型が多用されている。そして、ｄｅｅｐ紫外
光の反射を防止する膜としてはシリコン酸窒化膜（Ｓｉ
ＯＮ）やこれとシリコン酸化膜と積層したもの（ＳｉＯ
2 ／ＳｉＯＮ）が有効であることが知られている。
術ではレジスト膜に反射防止膜を併用することが必須と
なる。この反射防止膜には、レジスト膜上に設けるトッ
プ型とレジスト膜下に挿入するボトム型とがあるが現状
ではボトム型が多用されている。そして、ｄｅｅｐ紫外
光の反射を防止する膜としてはシリコン酸窒化膜（Ｓｉ
ＯＮ）やこれとシリコン酸化膜と積層したもの（ＳｉＯ
2 ／ＳｉＯＮ）が有効であることが知られている。
【０００４】図６は、無機の反射防止膜〔ＡＲＬ（ａｎ
ｔｉ−ｒｅｆｌｅｃｔｉｖｅ ｌａｙｅｒ）と呼ばれ
る〕を用いた従来のエッチング方法を示す工程順の断面
図である。まず、半導体基板３１上に下地層３２を介し
て被加工膜３３を形成し、その上にシリコン酸窒化膜等
からなる無機反射防止膜３４を形成する。そして、その
上にフォトレジストを塗付し、露光・現像を行って所定
の幅（寸法）Ｚのレジスト膜３５を形成する〔図６
（ａ）〕。次に、レジスト膜３５をマスクとしてドライ
エッチング法により無機反射防止膜３４を選択的にエッ
チングする〔図６（ｂ）〕。次いで、レジスト膜３５と
パターニングされた無機反射防止膜３４とをマスクとし
て被加工膜３３を選択的にエッチングして所定のパター
ンの被加工膜３３を得る〔図６（ｃ）〕。
ｔｉ−ｒｅｆｌｅｃｔｉｖｅ ｌａｙｅｒ）と呼ばれ
る〕を用いた従来のエッチング方法を示す工程順の断面
図である。まず、半導体基板３１上に下地層３２を介し
て被加工膜３３を形成し、その上にシリコン酸窒化膜等
からなる無機反射防止膜３４を形成する。そして、その
上にフォトレジストを塗付し、露光・現像を行って所定
の幅（寸法）Ｚのレジスト膜３５を形成する〔図６
（ａ）〕。次に、レジスト膜３５をマスクとしてドライ
エッチング法により無機反射防止膜３４を選択的にエッ
チングする〔図６（ｂ）〕。次いで、レジスト膜３５と
パターニングされた無機反射防止膜３４とをマスクとし
て被加工膜３３を選択的にエッチングして所定のパター
ンの被加工膜３３を得る〔図６（ｃ）〕。
【０００５】無機反射防止膜のエッチングガスとして
は、従来から、シリコン酸化膜やシリコン窒化膜のエッ
チングガスとして一般的に用いられているガスが使用さ
れてきた。すなわち、シリコン酸化膜のエッチングの場
合には、ＣＦ4 、ＣＦ4 ／Ａｒ、ＣＦ4 ／Ｈｅ、ＣＨＦ
3 ／ＳＦ6 、ＣＦ4 ／ＣＨＦ3 、ＣＦ4 ／ＣＨＦ3 ／Ａ
ｒなどが、シリコン窒化膜のエッチングの場合には、Ｓ
Ｆ6 ／ＨＢｒ、ＣＦ4 ／ＣＨＦ3 、ＣＦ4 ／ＣＨＦ3 ／
Ａｒ、ＣＨＦ3 ／Ｏ2 、ＣＦ4 、ＣＦ4 ／Ａｒ、ＣＦ4
／Ｈｅなどが用いられてきたが、無機反射防止膜のエッ
チングに対してもこれらのエッチングガスが用いられて
きた。なお、フォトレジストの下層に無機反射防止膜を
介在させる技術については、特開平７−８６２４４号公
報、特開平７−９４４６７号公報などにより公知となっ
ている。
は、従来から、シリコン酸化膜やシリコン窒化膜のエッ
チングガスとして一般的に用いられているガスが使用さ
れてきた。すなわち、シリコン酸化膜のエッチングの場
合には、ＣＦ4 、ＣＦ4 ／Ａｒ、ＣＦ4 ／Ｈｅ、ＣＨＦ
3 ／ＳＦ6 、ＣＦ4 ／ＣＨＦ3 、ＣＦ4 ／ＣＨＦ3 ／Ａ
ｒなどが、シリコン窒化膜のエッチングの場合には、Ｓ
Ｆ6 ／ＨＢｒ、ＣＦ4 ／ＣＨＦ3 、ＣＦ4 ／ＣＨＦ3 ／
Ａｒ、ＣＨＦ3 ／Ｏ2 、ＣＦ4 、ＣＦ4 ／Ａｒ、ＣＦ4
／Ｈｅなどが用いられてきたが、無機反射防止膜のエッ
チングに対してもこれらのエッチングガスが用いられて
きた。なお、フォトレジストの下層に無機反射防止膜を
介在させる技術については、特開平７−８６２４４号公
報、特開平７−９４４６７号公報などにより公知となっ
ている。
【０００６】
【発明が解決しようとする課題】上述したように、無機
反射防止膜をレジスト下に使用した場合には、被加工膜
のエッチング前に無機反射防止膜３４のエッチング工程
が必要になり、この工程でレジスト膜が無機反射防止膜
のエッチングガスに晒されてエッチングされるため、レ
ジスト膜３５にＺからＺ′へとの寸法変化（短狭化）が
起きる。無機反射防止膜のエッチング工程に続く被加工
膜のパターニング工程では、この短狭化されたレジスト
膜がマスクとして使用されるため、被加工膜の幅がレテ
ィクルにて規定された当初の寸法から外れることにな
る。本発明の課題は、上述した従来技術の問題点を解決
することであって、その目的は、無機反射防止膜をエッ
チングする際に対レジスト選択比を高めてレジストパタ
ーンの寸法の変化を抑制し、これにより、被加工膜の加
工精度を高めることである。
反射防止膜をレジスト下に使用した場合には、被加工膜
のエッチング前に無機反射防止膜３４のエッチング工程
が必要になり、この工程でレジスト膜が無機反射防止膜
のエッチングガスに晒されてエッチングされるため、レ
ジスト膜３５にＺからＺ′へとの寸法変化（短狭化）が
起きる。無機反射防止膜のエッチング工程に続く被加工
膜のパターニング工程では、この短狭化されたレジスト
膜がマスクとして使用されるため、被加工膜の幅がレテ
ィクルにて規定された当初の寸法から外れることにな
る。本発明の課題は、上述した従来技術の問題点を解決
することであって、その目的は、無機反射防止膜をエッ
チングする際に対レジスト選択比を高めてレジストパタ
ーンの寸法の変化を抑制し、これにより、被加工膜の加
工精度を高めることである。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
め、本発明によれば、（１）半導体基板上に被加工膜を
形成しその上に無機反射防止膜を形成する工程と、
（２）前記反射防止膜上にフォトレジストを塗付し露光
・現像を行って所定のパターンのレジスト膜を形成する
工程と、（３）前記レジスト膜をマスクとして、前記無
機反射防止膜を選択的にエッチングする工程と、（４）
前記レジスト膜および前工程においてパターニングされ
た前記無機反射防止膜をマスクとして前記被加工膜を選
択的にエッチングする工程と、を備え、前記（３）の工
程においてＣＦ4 （４フッ化炭素）とＨＢｒ（臭化水
素）とを含む混合ガスをエッチングガスとして使用する
ことを特徴とする半導体装置の製造方法、が提供され
る。
め、本発明によれば、（１）半導体基板上に被加工膜を
形成しその上に無機反射防止膜を形成する工程と、
（２）前記反射防止膜上にフォトレジストを塗付し露光
・現像を行って所定のパターンのレジスト膜を形成する
工程と、（３）前記レジスト膜をマスクとして、前記無
機反射防止膜を選択的にエッチングする工程と、（４）
前記レジスト膜および前工程においてパターニングされ
た前記無機反射防止膜をマスクとして前記被加工膜を選
択的にエッチングする工程と、を備え、前記（３）の工
程においてＣＦ4 （４フッ化炭素）とＨＢｒ（臭化水
素）とを含む混合ガスをエッチングガスとして使用する
ことを特徴とする半導体装置の製造方法、が提供され
る。
【０００８】そして、好ましくは、上述したＣＦ4 およ
びＨＢｒからなる混合ガスにおけるＨＢｒの混合比｛Ｈ
Ｂｒ／（ＣＦ4 ＋ＨＢｒ）｝が２５〜７５％であり、よ
り好ましくは全混合ガス中の不活性ガスの混合比｛不活
性ガス／（ＣＦ4 ＋ＨＢｒ＋不活性ガス）｝が５０％以
上である。
びＨＢｒからなる混合ガスにおけるＨＢｒの混合比｛Ｈ
Ｂｒ／（ＣＦ4 ＋ＨＢｒ）｝が２５〜７５％であり、よ
り好ましくは全混合ガス中の不活性ガスの混合比｛不活
性ガス／（ＣＦ4 ＋ＨＢｒ＋不活性ガス）｝が５０％以
上である。
【０００９】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。図１は、本発明の実施の形
態を示す工程順の断面図である。まず、半導体基板１１
上に下地層１２を介して被加工膜１３を形成し、その上
に無機反射防止膜１４を形成する。ここで、下地層１２
にはゲート絶縁膜、層間絶縁膜、層間絶縁膜とその上に
形成された配線層などが想定されており、被加工膜とし
ては、ポリシリコン層、ポリサイド層、Ａｌ合金膜等の
導電性薄膜、あるいはシリコン酸化膜などの絶縁膜が想
定されている。また、無機反射防止膜には、シリコン酸
窒化膜、シリコン酸化膜またはそれらの積層膜が用いら
れる。その上にポジ型化学増幅フォトレジストを塗付
し、露光・現像を行ってラインパターンやホールパター
ンを有するレジスト膜１５を形成する〔図１（ａ）、
（ｄ）〕。
て図面を参照して説明する。図１は、本発明の実施の形
態を示す工程順の断面図である。まず、半導体基板１１
上に下地層１２を介して被加工膜１３を形成し、その上
に無機反射防止膜１４を形成する。ここで、下地層１２
にはゲート絶縁膜、層間絶縁膜、層間絶縁膜とその上に
形成された配線層などが想定されており、被加工膜とし
ては、ポリシリコン層、ポリサイド層、Ａｌ合金膜等の
導電性薄膜、あるいはシリコン酸化膜などの絶縁膜が想
定されている。また、無機反射防止膜には、シリコン酸
窒化膜、シリコン酸化膜またはそれらの積層膜が用いら
れる。その上にポジ型化学増幅フォトレジストを塗付
し、露光・現像を行ってラインパターンやホールパター
ンを有するレジスト膜１５を形成する〔図１（ａ）、
（ｄ）〕。
【００１０】次に、レジスト膜１５をマスクとして無機
反射防止膜１４をＲＩＥ（ｒｅａｃｔｉｖｅ ｉｏｎ
ｅｔｃｈｉｎｇ）法を用いて選択的にエッチングする。
エッチングガスには、ＣＦ4 （４フッ化炭素）とＨＢｒ
（臭化水素）と不活性ガス（例えば、Ｈｅ）との混合ガ
スを使用する〔図１（ｂ）、（ｅ）〕。この無機反射防
止膜のエッチング時に、ラインパターンにはＸ→Ｘ′、
ホールパターンにはＹ→Ｙ′となる寸法変化が起きる。
反射防止膜１４をＲＩＥ（ｒｅａｃｔｉｖｅ ｉｏｎ
ｅｔｃｈｉｎｇ）法を用いて選択的にエッチングする。
エッチングガスには、ＣＦ4 （４フッ化炭素）とＨＢｒ
（臭化水素）と不活性ガス（例えば、Ｈｅ）との混合ガ
スを使用する〔図１（ｂ）、（ｅ）〕。この無機反射防
止膜のエッチング時に、ラインパターンにはＸ→Ｘ′、
ホールパターンにはＹ→Ｙ′となる寸法変化が起きる。
【００１１】図２、図３は、不活性ガスとしてＨｅを用
い、ＣＦ4 ／ＨＢｒ／Ｈｅの混合ガスの混合比（流量比
に同じ）を変化させて得た実験結果を示すグラフであ
る。実験は、低圧高密度プラズマ源を有するＩＣＰ（ｉ
ｎｄｕｃｔｉｖｅ−ｃｏｕｐｌｅｄ ｐｌａｓｍａ）エ
ッチング装置を使って、以下の条件下でエッチングを行
った。 圧力： １．３３３Ｐａ（１０ｍＴｏｒ
ｒ） ソースパワー： ４００Ｗ バイアスパワー： １００Ｗ
い、ＣＦ4 ／ＨＢｒ／Ｈｅの混合ガスの混合比（流量比
に同じ）を変化させて得た実験結果を示すグラフであ
る。実験は、低圧高密度プラズマ源を有するＩＣＰ（ｉ
ｎｄｕｃｔｉｖｅ−ｃｏｕｐｌｅｄ ｐｌａｓｍａ）エ
ッチング装置を使って、以下の条件下でエッチングを行
った。 圧力： １．３３３Ｐａ（１０ｍＴｏｒ
ｒ） ソースパワー： ４００Ｗ バイアスパワー： １００Ｗ
【００１２】図２は、無機反射防止膜１４のエッチング
工程において、全流量におけるＨｅの混合比｛Ｈｅ／
（ＣＦ4＋ＨＢｒ＋Ｈｅ）｝を５０％に制御し、ＣＦ4
とＨＢｒの混合比｛ＨＢｒ／（ＣＦ4 ＋ＨＢｒ）｝を変
化させたときの、レジストパターンの寸法変化率〔ＣＤ
（ｃｒｉｔｉｃａｌ ｄｉｍｅｎｓｉｏｎ） ｓｈｉｆ
ｔと呼ばれる〕と対レジスト選択比（レジストパターン
に対する無機反射防止膜のエッチング速度）の測定結果
を示す。図２の寸法変化率は、図１（ａ）、（ｂ）のＸ
とＸ′に対する（Ｘ−Ｘ′）／Ｘを示すが、図１
（ｄ）、（ｅ）のＹとＹ′に対する（Ｙ′−Ｙ）／Ｙに
ついても同様の結果が得られている。
工程において、全流量におけるＨｅの混合比｛Ｈｅ／
（ＣＦ4＋ＨＢｒ＋Ｈｅ）｝を５０％に制御し、ＣＦ4
とＨＢｒの混合比｛ＨＢｒ／（ＣＦ4 ＋ＨＢｒ）｝を変
化させたときの、レジストパターンの寸法変化率〔ＣＤ
（ｃｒｉｔｉｃａｌ ｄｉｍｅｎｓｉｏｎ） ｓｈｉｆ
ｔと呼ばれる〕と対レジスト選択比（レジストパターン
に対する無機反射防止膜のエッチング速度）の測定結果
を示す。図２の寸法変化率は、図１（ａ）、（ｂ）のＸ
とＸ′に対する（Ｘ−Ｘ′）／Ｘを示すが、図１
（ｄ）、（ｅ）のＹとＹ′に対する（Ｙ′−Ｙ）／Ｙに
ついても同様の結果が得られている。
【００１３】この図２によれば、楕円ＡおよびＢで囲ま
れている部分から、ＣＦ4 とＨＢｒの混合比｛ＨＢｒ／
（ＣＦ4 ＋ＨＢｒ）｝が約２５〜７５％のときに、レジ
ストパターンの寸法変化率と対レジスト選択比に関する
好ましい効果が得られることが分かる。なお、この図に
は描かれてないが、混合比が８０％を超えると、無機反
射防止膜のエッチング速度が著しく低下し、対レジスト
選択比が低下した。
れている部分から、ＣＦ4 とＨＢｒの混合比｛ＨＢｒ／
（ＣＦ4 ＋ＨＢｒ）｝が約２５〜７５％のときに、レジ
ストパターンの寸法変化率と対レジスト選択比に関する
好ましい効果が得られることが分かる。なお、この図に
は描かれてないが、混合比が８０％を超えると、無機反
射防止膜のエッチング速度が著しく低下し、対レジスト
選択比が低下した。
【００１４】また、図３は、無機反射防止膜のエッチン
グ工程において、ＣＦ4 とＨＢｒの混合比｛ＨＢｒ／
（ＣＦ4 ＋ＨＢｒ）｝を５０％（つまり、ＣＦ4：ＨＢ
ｒ＝１：１）に制御し、全流量におけるＨｅの混合比
｛Ｈｅ／（ＣＦ4 ＋ＨＢｒ＋Ｈｅ）｝を変化させたとき
の、レジストパターンの寸法変化率の実験結果を示す。
この図３によれば、全流量におけるＨｅの混合比｛Ｈｅ
／（ＣＦ4 ＋ＨＢｒ＋Ｈｅ）｝が５０％を超えると、レ
ジストパターンの寸法変化率に関する好ましい効果が得
られることが分かる。
グ工程において、ＣＦ4 とＨＢｒの混合比｛ＨＢｒ／
（ＣＦ4 ＋ＨＢｒ）｝を５０％（つまり、ＣＦ4：ＨＢ
ｒ＝１：１）に制御し、全流量におけるＨｅの混合比
｛Ｈｅ／（ＣＦ4 ＋ＨＢｒ＋Ｈｅ）｝を変化させたとき
の、レジストパターンの寸法変化率の実験結果を示す。
この図３によれば、全流量におけるＨｅの混合比｛Ｈｅ
／（ＣＦ4 ＋ＨＢｒ＋Ｈｅ）｝が５０％を超えると、レ
ジストパターンの寸法変化率に関する好ましい効果が得
られることが分かる。
【００１５】以上の実験結果から、無機反射防止膜のエ
ッチング工程における混合ガスの混合比は、ＣＦ4 とＨ
Ｂｒの混合比｛ＨＢｒ／（ＣＦ4 ＋ＨＢｒ）｝が２５〜
７５％で、かつ全ガス流量におけるＨｅの混合比｛Ｈｅ
／（ＣＦ4 ＋ＨＢｒ＋Ｈｅ）｝が５０％以上となるよう
に制御すると、対レジスト選択比およびレジストの寸法
変化率の好ましい効果が得られることが分かる。
ッチング工程における混合ガスの混合比は、ＣＦ4 とＨ
Ｂｒの混合比｛ＨＢｒ／（ＣＦ4 ＋ＨＢｒ）｝が２５〜
７５％で、かつ全ガス流量におけるＨｅの混合比｛Ｈｅ
／（ＣＦ4 ＋ＨＢｒ＋Ｈｅ）｝が５０％以上となるよう
に制御すると、対レジスト選択比およびレジストの寸法
変化率の好ましい効果が得られることが分かる。
【００１６】なお、エッチングガスに混合されるＨｅに
ついては、これに代えてＡｒ等他の不活性ガスを用いて
も同様の結果が得られた。また、本発明の無機反射防止
膜のエッチング工程において使用するエッチング装置
は、ＩＰＣ型に限定されず、ＥＣＲ（ｅｌｅｃｔｒｏｎ
ｃｙｃｌｏｔｒｏｎ ｒｅｓｏｎａｎｃｅ）型など他
の低圧高密度プラズマ源を利用するエッチング装置でも
よく、さらには平行平板型やマグネトロン型ＲＩＥ（ｒ
ｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ）装置等の低
圧高密度プラズマ型ではないエッチング装置を用いても
よい。
ついては、これに代えてＡｒ等他の不活性ガスを用いて
も同様の結果が得られた。また、本発明の無機反射防止
膜のエッチング工程において使用するエッチング装置
は、ＩＰＣ型に限定されず、ＥＣＲ（ｅｌｅｃｔｒｏｎ
ｃｙｃｌｏｔｒｏｎ ｒｅｓｏｎａｎｃｅ）型など他
の低圧高密度プラズマ源を利用するエッチング装置でも
よく、さらには平行平板型やマグネトロン型ＲＩＥ（ｒ
ｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ）装置等の低
圧高密度プラズマ型ではないエッチング装置を用いても
よい。
【００１７】無機反射防止膜１４のエッチングを行った
後、図１（ｃ）、（ｆ）に示すように、レジスト膜１５
およびパターニングされた無機反射防止膜１４をマスク
として、被加工膜１３のエッチングを行う。このエッチ
ングをドライ法により行う場合には、無機反射防止膜の
エッチングの際と同一のチャンバー内において引き続き
エッチングを行うことが望ましい。その後、レジスト膜
を剥離液を用いてあるいは酸素プラズマを用いて除去し
て被加工膜に対するパターニング工程を完了する。
後、図１（ｃ）、（ｆ）に示すように、レジスト膜１５
およびパターニングされた無機反射防止膜１４をマスク
として、被加工膜１３のエッチングを行う。このエッチ
ングをドライ法により行う場合には、無機反射防止膜の
エッチングの際と同一のチャンバー内において引き続き
エッチングを行うことが望ましい。その後、レジスト膜
を剥離液を用いてあるいは酸素プラズマを用いて除去し
て被加工膜に対するパターニング工程を完了する。
【００１８】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。 ［第１の実施例］図４は、本発明の第１の実施例を示す
工程順の断面図である。シリコン基板２１上に熱酸化法
により膜厚１０ｎｍのゲート酸化膜２２を形成した。次
に、減圧ＣＶＤ（ＬＰＣＶＤ）法により膜厚３００ｎｍ
のポリシリコン膜２３を堆積し、その上にＣＶＤ法によ
り膜厚１０ｎｍのシリコン酸窒化膜２４ａと膜厚４０ｎ
ｍのシリコン酸化膜２４ｂを堆積して無機反射防止膜２
４を形成した。そして、ポジ型化学増幅フォトレジスト
を０．８μｍの膜厚にスピン塗付し、ＡｒＦエキシマレ
ーザを露光光源とするステッパーにより露光し、現像を
行って線幅０．１３μｍのレジスト膜２５を得た〔図４
（ａ）〕。
て説明する。 ［第１の実施例］図４は、本発明の第１の実施例を示す
工程順の断面図である。シリコン基板２１上に熱酸化法
により膜厚１０ｎｍのゲート酸化膜２２を形成した。次
に、減圧ＣＶＤ（ＬＰＣＶＤ）法により膜厚３００ｎｍ
のポリシリコン膜２３を堆積し、その上にＣＶＤ法によ
り膜厚１０ｎｍのシリコン酸窒化膜２４ａと膜厚４０ｎ
ｍのシリコン酸化膜２４ｂを堆積して無機反射防止膜２
４を形成した。そして、ポジ型化学増幅フォトレジスト
を０．８μｍの膜厚にスピン塗付し、ＡｒＦエキシマレ
ーザを露光光源とするステッパーにより露光し、現像を
行って線幅０．１３μｍのレジスト膜２５を得た〔図４
（ａ）〕。
【００１９】次に、レジスト膜２５をマスクとする無機
反射防止膜２４のドライエッチングを行う。エッチング
はＩＰＣエッチング装置を用いて以下の条件下で行った
〔図４（ｂ）〕。 混合ガス： ＣＦ4 ２５ｓｃｃｍ ＨＢｒ ２５ｓｃｃｍ Ｈｅ ５０ｓｃｃｍ 圧力： １．３３３Ｐａ（１０ｍＴｏｒ
ｒ） ソースパワー： ４００Ｗ バイアスパワー： １００Ｗ
反射防止膜２４のドライエッチングを行う。エッチング
はＩＰＣエッチング装置を用いて以下の条件下で行った
〔図４（ｂ）〕。 混合ガス： ＣＦ4 ２５ｓｃｃｍ ＨＢｒ ２５ｓｃｃｍ Ｈｅ ５０ｓｃｃｍ 圧力： １．３３３Ｐａ（１０ｍＴｏｒ
ｒ） ソースパワー： ４００Ｗ バイアスパワー： １００Ｗ
【００２０】続いて、同じチャンバー内で以下の条件で
ポリシリコン膜２３のエッチングを行ってゲート電極２
３′を形成した〔図４（ｃ）〕。 混合ガス： Ｃｌ2 ２０ｓｃｃｍ ＨＢｒ １００ｓｃｃｍ 圧力： １．３３３Ｐａ（１０ｍＴｏｒ
ｒ） ソースパワー： ４００Ｗ バイアスパワー： １００Ｗ
ポリシリコン膜２３のエッチングを行ってゲート電極２
３′を形成した〔図４（ｃ）〕。 混合ガス： Ｃｌ2 ２０ｓｃｃｍ ＨＢｒ １００ｓｃｃｍ 圧力： １．３３３Ｐａ（１０ｍＴｏｒ
ｒ） ソースパワー： ４００Ｗ バイアスパワー： １００Ｗ
【００２１】［第２の実施例］図５は、本発明の第２の
実施例を示す工程順の断面図である。シリコン基板２１
上に熱酸化法により膜厚１０ｎｍのゲート酸化膜２２を
形成した。次に、減圧ＣＶＤ（ＬＰＣＶＤ）法により膜
厚２００ｎｍのポリシリコン膜２３ａを堆積し引き続き
スパッタ法によりタングステンシリサイド（ＷＳｉ）膜
２３ｂを堆積してゲート電極材料層を形成した後、その
上にＣＶＤ法により膜厚１５ｎｍのシリコン酸窒化膜２
４ａと膜厚３５ｎｍのシリコン酸化膜２４ｂを堆積して
無機反射防止膜２４を形成した。そして、ポジ型化学増
幅フォトレジストを０．８μｍの膜厚にスピン塗付し、
ＡｒＦエキシマレーザを露光光源とするステッパーによ
り露光し、現像を行なって線幅０．１３μｍのレジスト
膜２５を得た〔図５（ａ）〕。
実施例を示す工程順の断面図である。シリコン基板２１
上に熱酸化法により膜厚１０ｎｍのゲート酸化膜２２を
形成した。次に、減圧ＣＶＤ（ＬＰＣＶＤ）法により膜
厚２００ｎｍのポリシリコン膜２３ａを堆積し引き続き
スパッタ法によりタングステンシリサイド（ＷＳｉ）膜
２３ｂを堆積してゲート電極材料層を形成した後、その
上にＣＶＤ法により膜厚１５ｎｍのシリコン酸窒化膜２
４ａと膜厚３５ｎｍのシリコン酸化膜２４ｂを堆積して
無機反射防止膜２４を形成した。そして、ポジ型化学増
幅フォトレジストを０．８μｍの膜厚にスピン塗付し、
ＡｒＦエキシマレーザを露光光源とするステッパーによ
り露光し、現像を行なって線幅０．１３μｍのレジスト
膜２５を得た〔図５（ａ）〕。
【００２２】次に、レジスト膜２５をマスクとする無機
反射防止膜２４のドライエッチングを行う。エッチング
はＩＰＣエッチング装置を用いて以下の条件下で行った
〔図５（ｂ）〕。 混合ガス： ＣＦ4 ４０ｓｃｃｍ ＨＢｒ ２０ｓｃｃｍ Ｈｅ ７０ｓｃｃｍ 圧力： １．３３３Ｐａ（１０ｍＴｏｒ
ｒ） ソースパワー： ４００Ｗ バイアスパワー： １００Ｗ
反射防止膜２４のドライエッチングを行う。エッチング
はＩＰＣエッチング装置を用いて以下の条件下で行った
〔図５（ｂ）〕。 混合ガス： ＣＦ4 ４０ｓｃｃｍ ＨＢｒ ２０ｓｃｃｍ Ｈｅ ７０ｓｃｃｍ 圧力： １．３３３Ｐａ（１０ｍＴｏｒ
ｒ） ソースパワー： ４００Ｗ バイアスパワー： １００Ｗ
【００２３】続いて、同じチャンバー内でタングステン
シリサイド膜２３ｂとポリシリコン膜２３ａとのエッチ
ングを以下の同一条件で行ってゲート電極２３′を形成
した〔図５（ｃ）〕。 混合ガス： Ｃｌ2 ５０ｓｃｃｍ Ｏ2 ５ｓｃｃｍ 圧力： ０．６６７Ｐａ（５ｍＴｏｒ
ｒ） ソースパワー： ４００Ｗ バイアスパワー： １００Ｗ
シリサイド膜２３ｂとポリシリコン膜２３ａとのエッチ
ングを以下の同一条件で行ってゲート電極２３′を形成
した〔図５（ｃ）〕。 混合ガス： Ｃｌ2 ５０ｓｃｃｍ Ｏ2 ５ｓｃｃｍ 圧力： ０．６６７Ｐａ（５ｍＴｏｒ
ｒ） ソースパワー： ４００Ｗ バイアスパワー： １００Ｗ
【００２４】以上、好ましい実施の形態、実施例につい
て説明したが、本発明はこれらの実施の形態、実施例に
限定されるものではなく、発明の要旨を逸脱しない範囲
内において適宜の変更が可能なものである。
て説明したが、本発明はこれらの実施の形態、実施例に
限定されるものではなく、発明の要旨を逸脱しない範囲
内において適宜の変更が可能なものである。
【００２５】
【発明の効果】以上説明したように、本発明は、無機反
射防止膜のエッチングガスとして、ＣＦ4 とＨＢｒを
１：１に近い混合比で含む混合ガスを使用するものであ
るので、従来技術に比較して高い対レジスト選択比が得
られ、従って無機反射防止膜のエッチング時にレジスト
膜の寸法変化を少なくすることができる。従って、本発
明によれば、ｄｅｅｐ紫外光を用いたリソグラフィを高
精度に行うことが可能になる。
射防止膜のエッチングガスとして、ＣＦ4 とＨＢｒを
１：１に近い混合比で含む混合ガスを使用するものであ
るので、従来技術に比較して高い対レジスト選択比が得
られ、従って無機反射防止膜のエッチング時にレジスト
膜の寸法変化を少なくすることができる。従って、本発
明によれば、ｄｅｅｐ紫外光を用いたリソグラフィを高
精度に行うことが可能になる。
【図１】 本発明の実施の形態を説明するための工程順
の断面図。
の断面図。
【図２】 本発明の半導体装置の製造方法において用い
られるエッチングガス中のＨＢｒの混合比に対するレジ
スト寸法変化率と対レジスト選択比とに関する実験結果
を示すグラフ。
られるエッチングガス中のＨＢｒの混合比に対するレジ
スト寸法変化率と対レジスト選択比とに関する実験結果
を示すグラフ。
【図３】 本発明の半導体装置の製造方法において用い
られるエッチングガス中のＨｅの混合比に対するレジス
ト寸法変化率に関する実験結果を示すグラフ。
られるエッチングガス中のＨｅの混合比に対するレジス
ト寸法変化率に関する実験結果を示すグラフ。
【図４】 本発明の第１の実施例を説明するための工程
順の断面図。
順の断面図。
【図５】 本発明の第２の実施例を説明するための工程
順の断面図。
順の断面図。
【図６】 従来技術を説明するための工程順の断面図。
１１、３１ 半導体基板 １２、３２ 下地層 １３、３３ 被加工膜 １４、２４、３４ 無機反射防止膜 １５、２５、３５ レジスト膜 ２１ シリコン基板 ２２ ゲート酸化膜 ２３、２３ａ ポリシリコン膜 ２３ｂ タングステンシリサイド膜 ２３′ ゲート電極 ２４ａ シリコン酸窒化膜 ２４ｂ シリコン酸化膜
フロントページの続き Ｆターム(参考） 4M104 BB01 CC05 DD62 DD67 DD71 FF14 HH20 5F004 AA05 BA20 BB13 DA00 DA01 DA04 DA22 DA26 DB00 DB02 DB17 EA22 EB02 5F033 HH04 HH28 MM07 PP09 PP15 QQ04 QQ08 QQ09 QQ10 QQ13 QQ15 QQ21 QQ28 RR04 RR08 SS11 WW04 XX00
Claims (8)
- 【請求項１】 （１）半導体基板上に被加工膜を形成し
その上に無機反射防止膜を形成する工程と、 （２）前記反射防止膜上にフォトレジストを塗付し露光
・現像を行って所定のパターンのレジスト膜を形成する
工程と、 （３）前記レジスト膜をマスクとして、前記無機反射防
止膜を選択的にエッチングする工程と、 （４）前記レジスト膜および前工程においてパターニン
グされた前記無機反射防止膜をマスクとして前記被加工
膜を選択的にエッチングする工程と、を備える半導体装
置の製造方法において、前記（３）の工程においてＣＦ
4 （４フッ化炭素）とＨＢｒ（臭化水素）とを含む混合
ガスをエッチングガスとして使用することを特徴とする
半導体装置の製造方法。 - 【請求項２】 前記混合ガスには不活性ガスが含まれて
いることを特徴とする請求項１記載の半導体装置の製造
方法。 - 【請求項３】 前記不活性ガスがＨｅ（ヘリウム）であ
ることを特徴とする請求項２記載の半導体装置の製造方
法。 - 【請求項４】 前記混合ガスにおける不活性ガスの混合
比｛不活性ガス／（ＣＦ4 ＋ＨＢｒ＋不活性ガス）｝が
５０％以上であることを特徴とする請求項２または３記
載の半導体装置の製造方法。 - 【請求項５】 前記混合ガスにおけるＣＦ4 およびＨＢ
ｒに対するＨＢｒの混合比｛ＨＢｒ／（ＣＦ4 ＋ＨＢ
ｒ）｝が２５〜７５％であることを特徴とする請求項１
〜４の何れかに記載の半導体装置の製造方法。 - 【請求項６】 前記無機反射防止膜がシリコン酸窒化膜
を含んで構成されていることを特徴とする請求項１〜５
の何れかに記載の半導体装置の製造方法。 - 【請求項７】 前記無機反射防止膜がシリコン酸化膜と
シリコン酸窒化膜との積層膜であることを特徴とする請
求項１〜５の何れかに記載の半導体装置の製造方法。 - 【請求項８】 前記第（３）の工程と前記第（４）の工
程とが同一チャンバー内において連続して行われること
を特徴とする請求項１〜７の何れかに記載の半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000038971A JP3450253B2 (ja) | 2000-02-17 | 2000-02-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000038971A JP3450253B2 (ja) | 2000-02-17 | 2000-02-17 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001230258A true JP2001230258A (ja) | 2001-08-24 |
| JP3450253B2 JP3450253B2 (ja) | 2003-09-22 |
Family
ID=18562617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000038971A Expired - Fee Related JP3450253B2 (ja) | 2000-02-17 | 2000-02-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3450253B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100628249B1 (ko) | 2005-09-13 | 2006-09-27 | 동부일렉트로닉스 주식회사 | 반도체 소자의 형성 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012028431A (ja) | 2010-07-21 | 2012-02-09 | Toshiba Corp | 半導体装置の製造方法 |
-
2000
- 2000-02-17 JP JP2000038971A patent/JP3450253B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100628249B1 (ko) | 2005-09-13 | 2006-09-27 | 동부일렉트로닉스 주식회사 | 반도체 소자의 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3450253B2 (ja) | 2003-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7018930B2 (en) | Method for fabricating semiconductor device | |
| US20010036732A1 (en) | Method of manufacturing semiconductor device having minute gate electrodes | |
| JPH09251988A (ja) | 中間層の一部を除去する中間層リソグラフィ法 | |
| US6156629A (en) | Method for patterning a polysilicon gate in deep submicron technology | |
| JPH0786244A (ja) | ドライエッチング方法 | |
| JP2000091318A (ja) | 半導体装置の製造方法 | |
| JP3316407B2 (ja) | 半導体装置の製造方法 | |
| JPH09237777A (ja) | 上部層の一部を除去する中間層リソグラフィ法 | |
| JP3450253B2 (ja) | 半導体装置の製造方法 | |
| JP3277414B2 (ja) | ドライエッチング方法 | |
| JP3116276B2 (ja) | 感光膜のエッチング方法 | |
| JP2907314B2 (ja) | 半導体装置の製造方法 | |
| KR100596893B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| GB2320613A (en) | Interconnect fabrication | |
| JP3118946B2 (ja) | ドライエッチング方法 | |
| JP2001196377A (ja) | 半導体装置の製造方法 | |
| JP3277652B2 (ja) | ドライエッチング方法 | |
| JP3371180B2 (ja) | 配線形成方法 | |
| JP2616100B2 (ja) | シリコン系被エッチング材のエッチング方法 | |
| JP3344027B2 (ja) | ドライエッチング方法 | |
| JPH07263406A (ja) | 半導体装置の製造方法 | |
| JP2002141328A (ja) | 半導体装置およびその製造方法 | |
| JPH11317395A (ja) | 半導体装置の製造方法 | |
| JPH09232233A (ja) | 上部層を縮小する中間層リソグラフィ法 | |
| KR100443357B1 (ko) | 패턴의 임계치수 조절 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070711 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 7 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130711 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |