KR100505771B1 - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR100505771B1
KR100505771B1 KR10-2003-0016762A KR20030016762A KR100505771B1 KR 100505771 B1 KR100505771 B1 KR 100505771B1 KR 20030016762 A KR20030016762 A KR 20030016762A KR 100505771 B1 KR100505771 B1 KR 100505771B1
Authority
KR
South Korea
Prior art keywords
photoresist
reflection coefficient
thickness
film
value
Prior art date
Application number
KR10-2003-0016762A
Other languages
English (en)
Other versions
KR20040040299A (ko
Inventor
쯔지따고우이찌로
나까에아끼히로
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20040040299A publication Critical patent/KR20040040299A/ko
Application granted granted Critical
Publication of KR100505771B1 publication Critical patent/KR100505771B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Materials For Photolithography (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

패터닝되고 남는 포토레지스트의 형상을 적절하게 하는 다층막 구조를 설계하는 것을 과제로 한다. 다층막 구조(20)는 폴리실리콘(10), 실리콘 산화막(11), 반사 방지막(12)의 순서로 적층된 구조를 구비하며, 반사 방지막(12) 상에 포토레지스트(13)가 형성된다. 우선, 공정 (i)에서, 반사 방지막(12)과 포토레지스트(13)와의 계면에서, 포토레지스트(13)측에서 본 반사 계수의 절대값이 제1 값 이하로 되도록, 실리콘 산화막(11)의 막 두께를 설정한다. 다음으로, 공정 (ii)에서, 공정 (i)에서 설정된 범위에서, 반사 계수의 위상의 절대값이 제2 값 이상이 되도록, 실리콘 산화막(11)의 막 두께를 설정한다.

Description

반도체 장치의 제조 방법{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치의 제조 방법에 관한 것이다.
종래부터, 예를 들면 반도체 장치와 같은 미세 가공을 행할 때, 패터닝의 마스크로서 포토레지스트가 사용되고 있다. 그리고 소정의 형상으로 마스크를 정형하기 위해서, 포토레지스트도 역시 패터닝된다. 포토레지스트의 패터닝 시, 포토레지스트의 기초가 되어 패터닝의 대상이 되는 기초층과 포토레지스트와의 계면에서의 반사를 방지하기 위해, 포토레지스트와 기초층과의 사이에 반사 방지막이 삽입되는 경우가 있다.
이러한 기술은, 일본 특개평7-37799호 공보, 특개평10-270329호 공보, 특개2002-214793호 공보 등에 소개되어 있다.
그러나 종래의 반사 방지막에서는, 반사 계수의 절대값을 낮게 하는 것을 도모하여 반사 방지막의 제원의 범위가 선택된다. 따라서, 패터닝되고 남는 포토레지스트의 형상을 적절하게 하기 위한 제원을 선택하는 기법은 개시되어 있지 않다.
본 발명은 이러한 사정을 감안하여 이루어진 것으로, 패터닝되고 남는 포토레지스트의 형상을 적절하게 하는 반도체 장치의 제조 방법을 제공한다.
본 발명은, (a) 기초층 상에 반사 방지막을 형성하는 공정과, (b) 상기 반사 방지막 상에 패터닝의 대상이 되는 포지티브형의 포토레지스트를 형성하는 공정을 포함하는 반도체 장치의 제조 방법이다. 또한, 상기 포토레지스트를 통하여 입사되는 노광용 광의, 상기 반사 방지막과 상기 포토레지스트와의 계면에서의 반사 계수에 대하여, (i) 상기 반사 계수의 절대값을 제1 값 이하로 하는, 상기 반사 방지막 및 상기 기초층 중 적어도 어느 한쪽의 제원의 범위를 설정하는 공정과, (ii) 상기 공정 (i)에서 설정된 범위에서 상기 반사 계수의 위상의 절대값을 제2 값 이상으로 하는, 상기 제원의 범위를 설정하는 공정을 더 포함한다.
<실시예>
(본 발명의 기본적 사상)
다수의 구체적인 실시예를 설명하기 전에, 본 발명의 기본적 사상을 설명한다. 물론, 그러한 기본적 사상 역시 본 발명의 범주에 속한다.
도 1은 본 발명의 기본적 설명에 이용되는 다층막 구조(20) 및 다층막 구조(20) 상에 형성된 포지티브형의 포토레지스트(13)를 도시하는 단면도이다. 다층막 구조(20)는 폴리실리콘(10), 실리콘 산화막(11), 반사 방지막(12)이 순서대로 형성된 구조를 구비하며, 반사 방지막(12) 상에 포토레지스트(13)가 형성되어 있다. 이러한 다층막 구조(20)는, 예를 들면 MOS 트랜지스터의 제조 시에, 폴리실리콘(10)을 형성하여 게이트 전극을 형성하는 경우에 채용되는 구조이다.
포토레지스트(13)는 패터닝의 대상이고, 패터닝의 결과 남은 포토레지스트(13)는, 반사 방지막(12)과 실리콘 산화막(11)을 패터닝하는 마스크로서 기능한다.
이러한 구성에서, 포토레지스트(13)를 통하여 입사되는 노광용 광의, 포토레지스트(13)와 반사 방지막(12)과의 사이의 계면에서의 반사 계수(이하「계면의 반사 계수」라고 칭함)의 절대값 Ra, 위상 Rp, 실수부 Rx, 허수부 Ry 는 이하의 수학식에 기초하여 구해진다. MOS 트랜지스터의 제조에 있어서 폴리실리콘(10)을 형성하여 게이트 전극을 형성하는 경우에는, 폴리실리콘(10) 밑에는 게이트 산화막이나 실리콘 기판이 존재하지만, 아래 수학식에서는 폴리실리콘(10)의 두께를 무한대로 하여 계산한다. 통상, 폴리실리콘(10)의 광 흡수율은 높고, 또한 그 막 두께도 크기 때문이다.
단, ns, n1, n2, nt는 각각 폴리실리콘(10), 실리콘 산화막(11) , 반사 방지막(12), 포토레지스트(13)의 복소 굴절율이고, t1, t2는 각각 실리콘 산화막(11), 반사 방지막(12)의 두께이고, λ는 노광용 광의 파장이다. 상기 수학식으로부터 알 수 있는 바와 같이, 계면의 반사 계수는 최상층이 되는 포토레지스트(13)의 두께에는 의존하지 않는다.
예를 들면 노광용 광으로서 ArF광을 이용하면 λ=193nm 이다. 그 외에 채용 가능한 광으로서 F2광(157nm), KrF광(248nm)을 채용해도 된다. 폴리실리콘(10), 실리콘 산화막(11)의 복소 굴절율은, 허수 단위를 i로 나타내면 각각 ns=0.97-2.10i, n1=1.56이다. 또한 반사 방지막(12)으로서 무기 재료, 예를 들면 플라즈마 실리콘 질화 산화막을 채용하면 그 복소 굴절율은 n2=1.9-0.5i 이다. 또한 포지티브형 포토레지스트를 채용하여, 그 복소 굴절율을 예를 들면 nt=1.7-0.02i로 한다. 특별히 한정하지 않는 한, 이하의 모든 설명에서 이들 상수가 채용된다.
반사 방지막(12)의 두께 t2가 고정되어 있는 경우에, 포토레지스트(13)를 패터닝하는 데 적합한 실리콘 산화막(11)의 두께 t1를 구한다.
도 2는 실리콘 산화막(11)의 두께 t1를 300∼800Å까지 변화시킨 경우의 계면의 반사 계수의 실수부 Rx 및 허수부 Ry의 궤적을 나타내는 그래프이다. 흑 동그라미는 t1=300Å에, 백 동그라미는 t1=800Å에 각각 대응되며, 두께 t1이 증대됨에 따라 값(Rx, Ry)은 시계 방향으로 이동한다.
도 3 및 도 4는 각각 계면의 반사 계수의 절대값 Ra, 위상 Rp의, 두께 t1에 대한 의존성을 나타내는 그래프이다. 통상, 계면의 반사 계수의 절대값 Ra으로서는 0.02 정도 이하가 바람직하다. 이러한 관점에서, 실리콘 산화막(11)의 두께 t1은 약 500∼620Å의 범위로 설정하게 된다. 그러나, 실험 결과, 두께 t1은 500∼550Å의 범위에서는, 포토리소그래피 기술을 이용하여 패터닝된 포토레지스트(13)의 형상을 적절하게 할 수 없는 것으로 판명되었다. 보다 구체적으로는, 두께 t1이 500∼550Å인 범위에서는, 패터닝된 포토레지스트(13)의 바닥부(반사 방지막(12)에 접촉하는 쪽)에서 언더컷이 생기는 것으로 판명되었다.
특히, 패턴이 가는(좁은) 경우에 현저하며, 패터닝된 포토레지스트(13)의 바닥부에 언더컷이 생기면, 포토레지스트(13)가 쉽게 붕괴하게 된다. 이러한 붕괴는, 접지 면적의 감소, 모세관 현상으로 인한 현상액의 침투가 원인인 것으로 추정된다. 실험에서는 폭 140nm의 패턴에 포토레지스트(13)를 성형한 경우, 두께 t1이 550Å 이하의 범위에서, 패터닝된 포토레지스트(13)의 붕괴가 많이 관찰되었다.
한편, 두께 t1이 550Å을 초과한 범위에서는, 패터닝된 포토레지스트(13)의 바닥부에 언더컷이 거의 생기지 않았다. 이상으로부터, 포토레지스트(13)를 적절하게 패터닝하기 위해서는, 계면의 반사 계수의 절대값 Ra 이외의 요인의 최적화가 존재한다고 생각된다.
반사 계수의 절대값 Ra으로서는 0.02 정도 이하이지만, 두께 t1이 500∼550Å인 범위에서는 반사 계수의 위상 Rp는 약 -45°보다 크고, 550Å을 초과한 범위에서는 반사 계수의 위상 Rp는 약 -45°보다 작다. 따라서, 포토레지스트(13)를 적절하게 패터닝하기 위한, 반사 계수의 절대값 Ra 이외의 요인은 반사 계수의 위상 Rp라고 추정된다.
즉, 반사 계수의 위상 Rp가 0°에 가까울수록(즉 그 위상 Rp의 절대값이 작을 수록), 포토레지스트(13)와 실리콘 산화막(11)과의 사이의 계면에서, 노광용 광의 반사광과 입사광이 상호 강화된다. 따라서 포토마스크에 의해 덮여 노광되지 않아야 할 위치에서도, 포토레지스트(13)의 노광이 행해져, 언더컷이 생기는 것으로 생각된다. 한편, 반사 계수의 위상 Rp이 0°로부터 멀수록(즉 그 위상 Rp의 절대값이 클수록), 포토레지스트(13)와 실리콘 산화막(11)과의 사이의 계면에서, 노광용 광의 반사광과 입사광이 상호 약해지기 때문에 언더컷은 생기지 않는다고 생각된다. 이러한 추정을 확인하기 위해서, 포토레지스트(13) 내의 광량을 시뮬레이션으로 구하였다.
도 5, 도 6, 도 7, 도 8, 도 9, 도 10은 모두 두께 500nm의 포토레지스트(13) 내의 광량의 분포를 나타내는 그래프이며, 실리콘 산화막(11)의 두께 t1이 각각 400, 450, 500, 550, 600, 650Å인 경우를 나타내고 있다. 종축은 포토레지스트(13)의 반사 방지막(12)으로부터의 거리 H(nm)를, 횡축은 포토레지스트(13)를 노광할 때 이용하는 선형 마스크의 중앙의 위치로부터의 거리 B(nm)를, 각각 채용하고 있다. 여기서 선형 마스크의 폭은 160nm이며, B=-80∼80(nm)인 위치에 배치된다. 또, 노광 시에 채용되는 렌즈의 개구 수를 0.60로 하고, 조사 광원의 개구로서는 1/2 고리모양 타입(단 σ=0.70)을, 포토마스크로서는 바이너리 마스크를 이용한 경우를 시뮬레이션하고 있다. 각 도면은 광량이 같은 위치를 도시하는 선(이하「등광선」(light contour lines)이라고 칭함)을 도시하며, 중앙 부분(B=0)일수록 어둡고, 주변으로 향할수록 밝아진다. 단, 선끼리의 간격은 각 도에서 일정한 광량차를 나타내지만, 전체 도에 공통된 광량차가 채용되어 있는 것은 아니다.
바닥부에서 언더컷이 생기는지의 여부는, 거리 H가 0이 되는 근방에서의 밝기의 분포에 의존한다. 포토레지스트(13)는 포지티브형이기 때문에, 소정값 이상의 광량을 받은 부분이 현상 과정에서 용해되고, 소정값보다 적은 광량을 받은 부분이 현상 과정에서 남기 때문이다. 물론, 용해되는지의 여부에 대한 임계값이 되는 광량에는 폭이 있다.
도 5 내지 도 10에 도시된 바와 같이, 등광선은, 거리 H가 커짐에 따라(혹은 작아짐에 따라), 거리 B에 대한 극대치와 극소치를 반복하여 나타난다. 포토레지스트(13)의 내부에서 노광용 광의 입사광과 반사광이 간섭하기 때문이다. 그리고 거리 H가 0이 되는 근방에서, 등광선의 거리 B에 대한 위치가 극소치를 나타내는 위치에 가까워지면, 바닥부에서 언더컷을 갖는 패턴으로 포토레지스트(13)가 형성된다. 예를 들면 도 5 내지 도 8에서는, 거리 H가 0가 되는 근방에서, 등광선의 거리 B에 대한 위치가 극대치보다 극소치에 가깝다.
이에 비하여, 도 9 및 도 10에서는, 거리 H가 0가 되는 근방에서, 등광선의 거리 B에 대한 위치는 극소치보다 극대치에 가깝다. 이러한 광량 분포가 얻어지는 경우에는, 패터닝된 포토레지스트(13)의 바닥부에는 언더컷은 생기기 어렵게 된다.
도 4에 도시된 바와 같이, 반사 계수의 위상 Rp의 절대값이 약 45° 이하에서는 포토레지스트(13)가 쉽게 붕괴되고, 약 45° 보다 클 때에는 붕괴되기 어렵다. 이들의 관계를 고려하면, 다음과 같이 다층 구조(20)를 설계하는 것이 바람직하다. 먼저, (i) 계면의 반사 계수의 절대값 Ra가 제1 값 이하가 되도록, 반사 방지막(12) 및 실리콘 산화막(11) 중 적어도 어느 한쪽의 제원의 범위, 예를 들면 막 두께를 설정한다. 상술한 예에서는, 반사 계수의 절대값 Ra가 0.02 이하가 되도록, 실리콘 산화막(11)의 두께 t1를 약 500∼620Å의 범위로 설정한다. 그리고 다음으로, 공정 (ii) 앞의 공정 (i)로 설정된 범위에서, 반사 계수의 위상 Rp의 절대값이 제2 값 이상이 되도록, 상기 제원의 범위를 설정한다. 상술한 예에서는 반사 계수의 위상 Rp의 절대값이 약 45° 보다 커지도록, 약 600∼620Å으로 설정한다. 이와 같이 함으로써, 먼저, 공정 (i)에서는 반사광의 강도를 낮추기 위한 제원의 범위를 설정할 수 있고, 또한 공정 (ii)에서는 패터닝된 포토레지스트(13)의 형상에 언더컷을 일으키기 어려운 제원의 범위를 설정 할 수 있다. 따라서 패터닝된 포토레지스트(13)는 붕괴하기 어렵게 된다.
(제1 실시예)
본 실시예에서는, 본 발명에 따른 반도체 장치의 제조 방법에서 채용되는, 반사 방지막(12)의 막 두께의 설정 방법에 대하여 설명한다. 도 11은 계면의 반사 계수의 위상 Rp와 반사 방지막(12)의 두께 t2의 관계를, 실리콘 산화막(11)의 두께 t1을 달리하여 나타내는 그래프이다. 여기서는 반사 방지막(12)의 복소 굴절율로서 n2=1.71-0.41i를 채용하고 있다. 이 값은 예를 들면 반사 방지막(12)으로서 유기 재료를 채용한 경우에 얻을 수 있다. 반도체 장치의 제조 공정에서 실리콘 산화막(11)의 두께 t1을 위치에 따르지 않고 일정하게 하는 것이 곤란한 경우가 많으며, 그 경우에는 반사 방지막(12)으로서 유기 재료를 채용하는 경우가 많다.
해칭된 영역은, 실리콘 산화막(11)의 두께 t1이 300∼800Å의 범위에 있는 경우에, 반사 계수의 위상 Rp가 취할 수 있는 범위를 나타낸다. 흑 동그라미는 실리콘 산화막(11)의 두께 t1을 300Å 또는 800Å으로 채용하는 경우의 시뮬레이션 값을 나타낸다.
도 11에 도시된 바와 같이, 반사 방지막(12)의 두께 t2가 700Å 이하 일때는, 실리콘 산화막(11)의 두께 t1이 변화되면 반사 계수의 위상 Rp도 크게 변화된다. 따라서, 반사 방지막(12)의 두께 t2가 700Å 이하인 경우에, 반사 계수의 위상 Rp의 절대값을 크게 하기 위해서는, (발명의 기본적 사상)에서 설명한 바와 같이 하여 실리콘 산화막(11)의 두께 t1를 제어하는 것이 바람직하다.
한편, 반사 방지막(12)의 두께 t2가 700Å부터 800Å으로 증대됨에 따라, 반사 계수의 위상 Rp의 실리콘 산화막(11)의 두께 t1에 대한 의존성은 급속히 작아진다. 구체적으로는 반사 방지막(12)의 두께 t2가 800Å 이상일 때는, 반사 계수의 위상 Rp는, 실리콘 산화막(11)의 두께 t1에 따르지 않고 약 60° 이상으로 된다. 따라서, 반사 방지막(12)의 두께 t2가 800Å 이상인 경우에, 반사 계수의 위상 Rp의 절대값을 크게 하기 위하여 실리콘 산화막(11)의 두께 t1을 제어할 필요는 없다. 바꾸어 말하면, 실리콘 산화막(11)의 두께 t1을 제어할 수 없는 등의 다층막 구조에서는, 반사 방지막(12)의 두께 t2를 약 800Å 이상으로 함으로써, 패터닝된 포토레지스트(13)의 붕괴를 방지할 수 있다.
(제2 실시예)
본 실시예에서는, 본 발명에 따른 반도체 장치의 제조 방법에 채용되는, 반사 방지막(12)의 복소 굴절율 n2의 설정 방법에 대하여 설명한다. 도 12 내지 도 31은 모두, 실리콘 산화막(11)의 두께 t1을 300∼800Å까지 변화시킨 경우의 계면의 반사 계수의 실수부 Rx 및 허수부 Ry의 궤적을 나타내는 그래프이다. 어느 도에서도 실리콘 산화막(11)의 두께 t1은 300∼800Å의 범위로 설정되어 있으며, 두께 t1이 증대됨에 따라 값(Rx, Ry)은 시계 방향으로 변동된다.
각 도면에는 시뮬레이션에서 채용된 복소 굴절율 n2의 값이 병기되어 있다. 이하에서는 복소 굴절율 n2를 α-βi(α, β는 실수)로서 표현하여 설명한다.
일반적으로, 반사 방지막(12)으로서 유기 재료를 이용함으로써, 그 복소 굴절율은 제어 가능하다. 구체적으로는 복소 굴절율의 실수부 및 허수부는, 각각 해당 유기 재료에 사용되는 폴리머 및 색소에 의존한다.
도 12 내지 도 18은 반사 방지막(12)의 두께 t2가 300Å인 경우를, 도 19 내지 도 24는 반사 방지막(12)의 두께 t2가 500Å인 경우를, 도 25 내지 도 31은 반사 방지막(12)의 두께 t2가 800Å인 경우를, 각각 나타내고 있다. 상술한 공정 (ii)에서의 설정을 감안하면, 실수부 Rx 및 허수부 Ry의 궤적이 양의 실수축과 이루는 각도는 큰 것이 바람직하다.
(1) 반사 방지막(12)의 두께 t2가 300Å인 경우
도 12 내지 도 14로부터 이해되는 바와 같이, 값 β가 0.5이면, 값 α를 크게 해도, 실수부 Rx 및 허수부 Ry의 궤적은 양의 실수축과 교차한다. 바꾸어 말하면, 반사 계수의 위상 Rp이 0° 근방이 되는 반사 방지막(12)의 두께 t2가, 300∼800 Å의 범위에 존재한다.
한편, 도 13, 도 15, 도 16을 비교하여 알 수 있는 바와 같이, 값 β가 클수록, 실수부 Rx 및 허수부 Ry의 궤적이 양의 실수축과 이루는 각도는 커진다. 구체적으로는 값 β가 0.7 이상이면, 포토레지스트(13)의 붕괴는 회피할 수 있다고 생각된다. 또 도 16 내지 도 18로부터 알 수 있는 바와 같이, 값 β가 0.9 이상이면, 값 α가 클수록 바람직한 경향이 있지만, 값 β가 0.7 이상이면 값 α는 반사 계수의 위상 Rp에 큰 영향은 미치치 않는 것으로 생각된다.
(2) 반사 방지막(12)의 두께 t2가 500Å인 경우
도 19 내지 도 21로부터 알 수 있는 바와 같이, 값 β가 0.5이면, 값 α는 1.9 이하에서 실수부 Rx 및 허수부 Ry의 궤적은 양의 실수축과 교차한다.
한편, 도 20, 도 22, 도 23을 비교하여 알 수 있는 바와 같이, 값 β가 클수록, 실수부 Rx 및 허수부 Ry의 궤적이 양의 실수축과 이루는 각도는 커진다. 구체적으로는 값 β가 0.7 이상이면, 포토레지스트(13)의 붕괴는 회피할 수 있다고 생각된다. 또 도 23, 도 24로부터 알 수 있는 바와 같이, 값 β가 0.9 이상이면, 값 α가 클수록 바람직한 경향이 있지만, 값 β가 0.7 이상이면 값 α는 반사 계수의 위상 Rp에 큰 영향은 미치지 않는 것으로 생각된다.
(3) 반사 방지막(12)의 두께 t2가 800Å인 경우
도 25 및 도 26으로부터 알 수 있는 바와 같이, 값 β가 0.3이면, 값 α를 크게 해도, 실수부 Rx 및 허수부 Ry의 궤적은 양의 실수축과 교차한다.
한편, 도 27 내지 도 29로부터 알 수 있는 바와 같이, 값 β가 0.4이면, 값 α는 1.5∼1.9의 범위에서 실수부 Rx 및 허수부 Ry의 궤적은 양의 실수축과 교차하지 않는다. 또 도 28, 도 30, 도 31로부터 알 수 있는 바와 같이, 값 β가 클수록, 실수부 Rx 및 허수부 Ry의 궤적이 양의 실수축과 이루는 각도는 커진다. 구체적으로는 값 β가 0.4 이상이면, 포토레지스트(13)의 붕괴는 회피할 수 있다고 생각된다.
이상의 (1), (2), (3)의 경우로부터, 반사 방지막(12)의 두께 t2가 500Å 이하에서는 값 β를 0.7 이상으로, 반사 방지막(12)의 두께 t2가 800Å 정도에서는 값 β를 0.4 이상으로, 각각 설정하는 것이 바람직한 것으로 판명된다. 바꾸어 말하면, 반사 방지막(12)의 두께 t2가 얇을수록 값 β를 크게 설정하는 것이 바람직하다.
(제3 실시예)
도 32는 본 실시예에 이용되는 다층막 구조(21) 및 다층막 구조(21) 상에 설치된 포지티브형의 포토레지스트(13)를 도시하는 단면도이다. 다층막 구조(21)는 폴리실리콘(10), 반사 방지막(12)이 이 순서로 적층된 구조를 구비하며, 반사 방지막(12) 상에 포토레지스트(13)가 형성되어 있다. 이 경우에도 이미 상술한 바와 같이 하여 반사 방지막(12)의 막 두께 t2, 복소 굴절율 n2를 제어하여, 패터닝된 포토레지스트(13)의 붕괴를 방지할 수 있다. 단, 다층막 구조(21)는 다층막 구조(20)와는 달리 실리콘 산화막(11)이 존재하지 않기 때문에, 계면의 반사 계수의 계산에 있어서, 실리콘 산화막(11)의 두께 t1이 0으로서 취급된다. 또한 여기서는 반사 방지막(12)으로서 유기 재료를 채용한 경우를 상정하고, 복소 굴절율 n2=1.71-0.41i를 이용하여 시뮬레이션하였다.
도 33은 반사 방지막(12)의 두께 t2를 200∼500Å까지 변화시킨 경우의 계면의 반사 계수의 실수부 Rx 및 허수부 Ry의 궤적을 나타내는 그래프이다. 흑 동그라미는 t2=200Å에, 백 동그라미는 t2=500Å에 각각 대응되며, 두께 t2가 증대됨에 따라 값(Rx, Ry)는 시계 방향으로 이동한다.
도 34 및 도 35는 각각 계면의 반사 계수의 절대값 Ra, 위상 Rp의, 두께 t2에 대한 의존성을 나타내는 그래프이다. 우선 상술한 공정 (i)를 감안하여, 반사 계수의 절대값 Ra가 0.02 이하가 되도록, 반사 방지막(12)의 두께 t2를 약 270∼380Å의 범위로 설정한다. 종래의 기술에 따르면, 반사 계수의 절대값 Ra를 최소로 하는, 두께 t2=320Å이 설정되게 된다.
도 35에 도시된 바와 같이, 반사 방지막(12)의 두께 t2는 약 270∼380Å의 범위에서는 반사 계수의 위상 Rp의 절대값은 45° 정도보다 크고, 두께 t2가 증대됨 에 따라 반사 계수의 위상 Rp의 절대값은 증대된다. 따라서 상술한 공정 (ii)를 감안하면, 반사 방지막(12)의 두께 t2는 공정 (i)로 얻어진 범위(약 270∼380Å)를 채용 할 수 있다.
그러나 실리콘 산화막의 패터닝과는 달리, 폴리실리콘(10)의 패터닝에서 반사 방지막(12)의 두께 t2는 얇은 것이 바람직하다. 이것은 폴리실리콘 이외라도, 반사 방지막(12)의 기초로서 실리사이드나 금속을 채용한 경우에도 마찬가지다. 따라서 반사 방지막(12)의 두께 t2는, 반사 계수의 절대값 Ra를 최소로 하는 두께 t2=320Å보다 얇게, 예를 들면 약 270Å 정도로, 바람직하게는 반사 계수의 위상 Rp의 절대값을 보다 크게 하기 위해서 약 300Å 정도로 설정된다.
또, 반사 방지막(12)으로서 유기 재료를 채용하는 경우에는, 그 기초에 요철이 있는 경우, 볼록 부분을 덮는 반사 방지막(12)의 두께가, 평탄 부분을 덮는 두께보다 얇게 되는 경향이 있다. 도 35에 도시된 바와 같이, 두께 t2가 감소됨에 따라 반사 계수의 위상 Rp의 절대값은 감소한다. 따라서 볼록 부분을 덮는 반사 방지막(12)과 포토레지스트(13)와의 계면에서의 반사 계수의 위상 Rp의 절대값은, 평탄 부분을 덮는 반사 방지막(12)과 포토레지스트(13)와의 계면에서의 반사 계수의 위상 Rp의 절대값보다 낮게 되며, 따라서 패터닝된 포토레지스트(13)는 붕괴하기 쉽게 된다고 생각된다. 따라서, 반사 방지막(12)으로서 유기 재료를 채용하는 경우에는, 그 기초에 요철이 있는 경우를 상정하여, 상기 시뮬레이션에 기초하여 설정된 값보다 두껍게, 두께 t2를 설정하는 것이 바람직하다.
(참고예)
여기서는 다층막 구조(21)에 있어서 반사 방지막(12)으로서 무기 재료, 예를 들면 플라즈마 실리콘 질화 산화막을 채용하는 경우를 나타낸다. 이 경우, 반사 방지막(12)의 복소 굴절율은 n2=1.9-0.5i이고, 기초층에 대한 피복성(step coverage)도 양호하다.
도 36은 반사 방지막(12)의 두께 t2를 100∼400Å까지 변화시킨 경우의 계면의 반사 계수의 실수부 Rx 및 허수부 Ry의 궤적을 나타내는 그래프이다. 흑 동그라미는 t2=100Å에, 백 동그라미는 t2=400Å에 각각 대응되며, 두께 t2가 증대됨에 따라 값(Rx, Ry)은 시계 방향으로 이동한다.
도 37 및 도 38은 각각 계면의 반사 계수의 절대값 Ra, 위상 Rp의, 두께 t2에 대한 의존성을 나타내는 그래프이다. 본 참고예의 경우에는, 반사 계수의 절대값 Ra가 최소가 되는 반사 방지막(12)의 두께 t2는 거의 240Å이다. 이 두께 t2 에서, 반사 계수의 위상 Rp의 절대값은 90° 가까이에 있다. 따라서 이 경우에는 종래와 마찬가지로 반사 방지막(12)의 두께 t2를 설정해도, 패터닝된 포토레지스트(13)가 붕괴하지 않는 것으로 생각된다.
(제4 실시예)
상술한 (발명의 기본적 사상) 및 각 실시예에서는, 포토레지스트(13)가 포지티브형인 경우에 대하여 설명하였다. 그러나, 도 5 내지 도 10을 참조하여 알 수 있는 바와 같이, 포토레지스트(13)가 네가티브형인 경우에는, 거리 H가 0가 되는 근방에서, 등광선의 거리 B에 대한 위치가 극소치보다 극대치에 가까우면 패터닝된 포토레지스트(13)의 바닥부에는 언더컷이 쉽게 생기게 된다. 따라서 포토레지스트(13)로서 네가티브형을 채용하는 경우에는, 상기 공정 (ii)에 대응하여, 공정 (i)에서 설정된 범위에서, 반사 계수의 위상 Rp의 절대값이 제2 값 이하가 되도록, 제원의 범위를 설정하는 것이 바람직하다.
본 발명에 따른 반도체 장치의 제조 방법에 따르면, 공정 (i)에서는 반사광의 강도를 낮추기 위한 제원의 범위를 설정할 수가 있고, 또한 공정 (ii)에서는 패터닝된 포토레지스트의 형상에 언더컷을 일으키기 어려운 제원의 범위를 설정 할 수 있다. 따라서 패터닝된 포토레지스트는 붕괴하기 어렵게 된다.
도 1은 본 발명의 기본적 설명에 이용되는 다층막 구조를 도시하는 단면도.
도 2는 계면의 반사 계수의 궤적을 나타내는 그래프.
도 3은 계면의 반사 계수의 절대값을 나타내는 그래프.
도 4는 계면의 반사 계수의 위상을 나타내는 그래프.
도 5는 포토레지스트 내의 광량의 분포를 나타내는 그래프.
도 6은 포토레지스트 내의 광량의 분포를 나타내는 그래프.
도 7은 포토레지스트 내의 광량의 분포를 나타내는 그래프.
도 8은 포토레지스트 내의 광량의 분포를 나타내는 그래프.
도 9는 포토레지스트 내의 광량의 분포를 나타내는 그래프.
도 10은 포토레지스트 내의 광량의 분포를 나타내는 그래프.
도 11은 본 발명의 제1 실시예에서의 계면의 반사 계수의 위상을 나타내는 그래프.
도 12는 본 발명의 제2 실시예에서의 계면의 반사 계수의 궤적을 나타내는 그래프.
도 13은 본 발명의 제2 실시예에서의 계면의 반사 계수의 궤적을 나타내는 그래프.
도 14는 본 발명의 제2 실시예에서의 계면의 반사 계수의 궤적을 나타내는 그래프.
도 15는 본 발명의 제2 실시예에서의 계면의 반사 계수의 궤적을 나타내는 그래프.
도 16은 본 발명의 제2 실시예에서의 계면의 반사 계수의 궤적을 나타내는 그래프.
도 17은 본 발명의 제2 실시예에서의 계면의 반사 계수의 궤적을 나타내는 그래프.
도 18은 본 발명의 제2 실시예에서의 계면의 반사 계수의 궤적을 나타내는 그래프.
도 19는 본 발명의 제2 실시예에서의 계면의 반사 계수의 궤적을 나타내는 그래프.
도 20은 본 발명의 제2 실시예에서의 계면의 반사 계수의 궤적을 나타내는 그래프.
도 21은 본 발명의 제2 실시예에서의 계면의 반사 계수의 궤적을 나타내는 그래프.
도 22는 본 발명의 제2 실시예에서의 계면의 반사 계수의 궤적을 나타내는 그래프.
도 23은 본 발명의 제2 실시예에서의 계면의 반사 계수의 궤적을 나타내는 그래프.
도 24는 본 발명의 제2 실시예에서의 계면의 반사 계수의 궤적을 나타내는 그래프.
도 25는 본 발명의 제2 실시예에서의 계면의 반사 계수의 궤적을 나타내는 그래프.
도 26은 본 발명의 제2 실시예에서의 계면의 반사 계수의 궤적을 나타내는 그래프.
도 27은 본 발명의 제2 실시예에서의 계면의 반사 계수의 궤적을 나타내는 그래프.
도 28은 본 발명의 제2 실시예에서의 계면의 반사 계수의 궤적을 나타내는 그래프.
도 29는 본 발명의 제2 실시예에서의 계면의 반사 계수의 궤적을 나타내는 그래프.
도 30은 본 발명의 제2 실시예에서의 계면의 반사 계수의 궤적을 나타내는 그래프.
도 31은 본 발명의 제2 실시예에서의 계면의 반사 계수의 궤적을 나타내는 그래프.
도 32는 본 발명의 제3 실시예에 이용되는 다층막 구조를 도시하는 단면도.
도 33은 본 발명의 제3 실시예에서의 계면의 반사 계수의 궤적을 나타내는 그래프.
도 34는 본 발명의 제3 실시예에서의 계면의 반사 계수의 절대값을 나타내는 그래프.
도 35는 본 발명의 제3 실시예에서의 계면의 반사 계수의 위상을 나타내는 그래프.
도 36은 참고예에서의 계면의 반사 계수의 궤적을 나타내는 그래프.
도 37은 참고예에서의 계면의 반사 계수의 절대값을 나타내는 그래프.
도 38은 참고예에서의 계면의 반사 계수의 위상을 나타내는 그래프.
<도면의 주요 부분에 대한 부호의 설명>
10 : 폴리실리콘
11 : 실리콘 산화막
12 : 반사 방지막
13 : 포토레지스트
20, 21 : 다층막 구조

Claims (2)

  1. (a) 기초층 상에 반사 방지막을 형성하는 공정과,
    (b) 상기 반사 방지막 상에 패터닝의 대상이 되는 포지티브형의 포토레지스트를 형성하는 공정을 포함하며,
    상기 포토레지스트를 통하여 입사되는 노광용 광의, 상기 반사 방지막과 상기 포토레지스트와의 계면에서의 반사 계수에 대하여,
    (i) 상기 반사 계수의 절대값을 제1 값 이하로 하는, 상기 반사 방지막 및 상기 기초층 중 적어도 어느 한쪽의 제원의 범위를 설정하는 공정과,
    (ii) 상기 공정 (i)에서 설정된 범위에서 상기 반사 계수의 위상의 절대값을 제2 값 이상으로 하는, 상기 제원의 범위를 설정하는 공정
    을 더 포함하는 반도체 장치의 제조 방법.
  2. (a) 기초층 상에 반사 방지막을 형성하는 공정과,
    (b) 상기 반사 방지막 상에 패터닝의 대상이 되는 네가티브형의 포토레지스트를 형성하는 공정을 포함하며,
    상기 포토레지스트를 통하여 입사되는 노광용 광의, 상기 반사 방지막과 상기 포토레지스트와의 계면에서의 반사 계수에 대하여,
    (i) 상기 반사 계수의 절대값을 제1 값 이하로 하는, 상기 반사 방지막 및 상기 기초층 중 적어도 어느 한쪽의 제원의 범위를 설정하는 공정과,
    (ii) 상기 공정 (i)에서 설정된 범위에서 상기 반사 계수의 위상의 절대값을 제2 값 이하로 하는, 상기 제원의 범위를 설정하는 공정
    을 더 포함하는 반도체 장치의 제조 방법.
KR10-2003-0016762A 2002-10-31 2003-03-18 반도체 장치의 제조 방법 KR100505771B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002317583A JP2004153073A (ja) 2002-10-31 2002-10-31 半導体装置の製造方法
JPJP-P-2002-00317583 2002-10-31

Publications (2)

Publication Number Publication Date
KR20040040299A KR20040040299A (ko) 2004-05-12
KR100505771B1 true KR100505771B1 (ko) 2005-08-04

Family

ID=32171240

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0016762A KR100505771B1 (ko) 2002-10-31 2003-03-18 반도체 장치의 제조 방법

Country Status (5)

Country Link
US (1) US6916749B2 (ko)
JP (1) JP2004153073A (ko)
KR (1) KR100505771B1 (ko)
CN (1) CN1327482C (ko)
TW (1) TWI271786B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006242974A (ja) * 2005-02-28 2006-09-14 Sony Corp 反射防止膜及び露光方法
JP4735172B2 (ja) * 2005-10-06 2011-07-27 オムロン株式会社 生産管理装置、生産管理方法、生産管理プログラム、生産管理プログラムを記録した記録媒体、および生産システム
KR100811431B1 (ko) * 2005-12-28 2008-03-07 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US7807336B2 (en) * 2005-12-28 2010-10-05 Hynix Semiconductor Inc. Method for manufacturing semiconductor device
CN103617309B (zh) * 2013-10-31 2016-07-06 中国科学院上海光学精密机械研究所 极紫外光刻无缺陷掩模衍射谱快速严格仿真方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2791525B2 (ja) 1992-04-16 1998-08-27 三菱電機株式会社 反射防止膜の選定方法およびその方法により選定された反射防止膜
JPH0737799A (ja) 1993-07-19 1995-02-07 Nippondenso Co Ltd 半導体装置の微細パターン形成方法
JPH10270329A (ja) 1997-03-27 1998-10-09 Hitachi Ltd 反射防止膜条件決定方法及びそれを用いたレジストパターン形成方法
US5926740A (en) * 1997-10-27 1999-07-20 Micron Technology, Inc. Graded anti-reflective coating for IC lithography
US6218292B1 (en) * 1997-12-18 2001-04-17 Advanced Micro Devices, Inc. Dual layer bottom anti-reflective coating
US6316372B1 (en) * 1998-04-07 2001-11-13 Micron Technology, Inc. Methods of forming a layer of silicon nitride in a semiconductor fabrication process
US6690845B1 (en) * 1998-10-09 2004-02-10 Fujitsu Limited Three-dimensional opto-electronic modules with electrical and optical interconnections and methods for making
US6785447B2 (en) * 1998-10-09 2004-08-31 Fujitsu Limited Single and multilayer waveguides and fabrication process
US6684007B2 (en) * 1998-10-09 2004-01-27 Fujitsu Limited Optical coupling structures and the fabrication processes
US6706546B2 (en) * 1998-10-09 2004-03-16 Fujitsu Limited Optical reflective structures and method for making
TW396401B (en) 1998-10-12 2000-07-01 United Microelectronics Corp Method for forming anti-reflective coating
JP2002214793A (ja) 2001-01-22 2002-07-31 Mitsubishi Electric Corp 反射防止膜及び半導体装置の製造方法
US6670425B2 (en) * 2001-06-05 2003-12-30 Brewer Science, Inc. Anti-reflective coating of polymer with epoxide rings reacted with light attenuating compound and unreacted epoxide rings

Also Published As

Publication number Publication date
KR20040040299A (ko) 2004-05-12
JP2004153073A (ja) 2004-05-27
CN1494111A (zh) 2004-05-05
CN1327482C (zh) 2007-07-18
US20040087044A1 (en) 2004-05-06
TW200406821A (en) 2004-05-01
TWI271786B (en) 2007-01-21
US6916749B2 (en) 2005-07-12

Similar Documents

Publication Publication Date Title
JP3315345B2 (ja) 半導体装置の製造方法
KR100242364B1 (ko) 포토 마스크와 그의 제조방법
JP2003051443A (ja) 半導体素子の微細パターン形成方法
KR100295426B1 (ko) 배선형성방법
US5486719A (en) Semiconductor device including insulating film arrangement having low reflectance
KR100505771B1 (ko) 반도체 장치의 제조 방법
US5948598A (en) Anti-reflective silicon nitride film using in-situ deposition
JPH1012534A (ja) レジスト膜パターンの形成方法
EP2347304B1 (en) Method for performing photolithography using barcs having graded optical properties
US6200734B1 (en) Method for fabricating semiconductor devices
KR0119377B1 (ko) 반도체장치 제조방법
CN101593725A (zh) 接触孔的形成方法
TW200535562A (en) Method of adjusting deviation of critical dimension of patterns
US7037628B2 (en) Method of a floating pattern loading system in mask dry-etching critical dimension control
KR100555622B1 (ko) 반도체 소자의 반사방지막 형성 방법
JPH1172924A (ja) パターン形成方法
JPH0697065A (ja) 微細レジストパターンの形成方法
US6492701B1 (en) Semiconductor device having anti-reflective cap and spacer, method of manufacturing the same, and method of manufacturing photoresist pattern using the same
KR100586531B1 (ko) 패턴 밀도에 따른 패턴 식각 시간 설정 방법
JP2002278040A (ja) ハーフトーン型位相シフトマスク及びホールパターン形成方法
Drapeau et al. Combined resist and etch modeling and correction for the 45-nm node
US6998226B2 (en) Method of forming patterned photoresist layer
KR100393202B1 (ko) 패턴형성에사용되는마스크및그제조방법
JPH0831726A (ja) フォトレジストパターンの形成方法
KR0144308B1 (ko) 포토레지스트 패턴 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080701

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee