JPH0737799A - 半導体装置の微細パターン形成方法 - Google Patents

半導体装置の微細パターン形成方法

Info

Publication number
JPH0737799A
JPH0737799A JP20029793A JP20029793A JPH0737799A JP H0737799 A JPH0737799 A JP H0737799A JP 20029793 A JP20029793 A JP 20029793A JP 20029793 A JP20029793 A JP 20029793A JP H0737799 A JPH0737799 A JP H0737799A
Authority
JP
Japan
Prior art keywords
film
wavelength
refractive index
exposure
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20029793A
Other languages
English (en)
Inventor
Fumio Obara
文雄 小原
Hiroshi Otsuki
浩 大槻
Atsuko Nakane
敦子 中根
Hitoshi Yamada
仁 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP20029793A priority Critical patent/JPH0737799A/ja
Publication of JPH0737799A publication Critical patent/JPH0737799A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【目的】反射防止膜の形成条件を広げ、効率的なパター
ン形成を実現する。 【構成】半導体基板1上のAl等の配線をパターン形成す
る薄膜5に対し、この膜をレジストでパターン化させる
際、薄膜5からの露光反射を防ぐため、反射防止膜とし
て窒化シリコン膜(SiNx 膜) 6をプラズマCVD法等に
より成膜する。複素屈折率n'-jk のkが0でない時に減
衰が生じて半透明となる。成膜条件としては屈折率n'の
範囲で規定する。半透明な SiNx 膜は、化学量論組成よ
りもSi原子過剰な膜であればよい。干渉による反射率減
衰の谷ピークの膜厚は組成および入射角によって多少変
化する。減衰と干渉による反射率が60%以下であればど
の膜厚でもよく、谷ピークとなる膜厚とする必要はな
い。入射角が45°の場合を考慮することでほぼ実情にあ
った反射率を利用できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はホトリソグラフィを用い
た半導体装置の微細パターン形成方法に関し、特に高密
度集積回路のそれに関する。
【0002】
【従来の技術】近年、半導体装置の高密度集積化(VL
SI化)が進み、利用される配線の線幅もサブμmのオ
ーダーになってきている。ここで、配線はアルミで形成
するのが最もコスト的に良く、VLSI化された半導体
装置でも良く利用されている。このアルミ配線のパター
ン形成において、従来フォトリソグラフィ技術が用いら
れている。これは、まず半導体装置の表面にアルミ膜を
形成したのち、ホトレジスト(感光材)を塗布し、そし
てホトマスクを用いて露光、感光し、必要部分のアルミ
膜を残してエッチングを行うことにより、配線をパター
ン形成する方法である。この際に、配線幅が細くなって
くると、ホトレジストを露光する際のホトマスクの位置
合わせやマージンは厳しい条件となる。かつ、エッチン
グの対象とするアルミ膜は、露光のための照射光をほぼ
90%以上反射してしまうとともに、通常その下地の状
態により、表面が平坦とは限らないため、反射光は所定
のマスク領域を越える範囲に広がってしまい、目的のパ
ターン寸法を実現できなくなることになる。これにより
ショートや断線の原因となってしまうことが生じてい
る。また、アルミ配線上の透明な絶縁膜にホトリソグラ
フィでコンタクトホールを形成する際にも同様な問題が
ある。
【0003】このため、特公平4-27687 号公報や特開昭
61-23326号公報、特開平3-57225 号公報等に見られるご
とく、アルミ配線の表面に反射防止膜を形成することが
提案されている。特公平4-27687 号公報では、十分な減
衰効果を得るために吸収係数の大きいアモルファスシリ
コン(a-Si)膜を用いているが、これはシリコンがメタル
配線内に拡散し、凝集し易く、配線の信頼性を損ねる問
題がある。これを回避するためECR型プラズマ堆積法
によって反射防止膜を低温で成膜しているが、後工程で
予め除去するにしても生産性が低下する問題がある。反
射防止膜として用いられる光吸収性の大きい窒化シリコ
ン膜(SiNx 膜と記す)では、上記のような問題は少ない
が、望ましい200nm程度の膜厚では露光に使用する
光の波長に対して透過性があるため、単純に成膜するだ
けでは反射防止膜として機能せず、特開昭61-23326号公
報の提案に示されるように、必要な減衰量が得られるま
で膜厚を厚く形成したり、特開平3-57225 号公報に見ら
れる如く、透明膜の反射の干渉を利用して、光路差が半
波長の整数倍となるような膜厚に形成する必要がある。
【0004】
【発明が解決しようとする課題】しかしながら、反射防
止膜としてはレジスト層の下に形成するために、あまり
厚く不透明な膜を成膜することは相応しくなく、しかし
逆に薄すぎると反射防止としての効果が出ないという状
況で、薄く透明な膜を干渉条件に合わせて膜厚を形成す
ることのみでは、半導体表面の凹凸による膜厚の差や傾
きに対して膜厚を調整することは難しく、限定され過ぎ
た条件で実現しにくい、という問題がある。従って本発
明の目的は、厳しい反射防止膜の形成条件を広げて、効
率的なパターン形成を実現することにある。
【0005】
【課題を解決するための手段】上記の課題を解決するた
め本発明の構成は、半導体装置の面上で、高反射率な被
パターン膜上に、レジスト層を塗布し、露光、現像処理
を行うホトリソグラフィを施して、該被パターン膜に所
望パターンを形成する半導体装置の微細パターン形成方
法において、前記レジスト層と前記被パターン膜との間
に、露光波長に対して半透明な SiNx 膜をおよそ200nm
以下で成膜し、前記 SiNx 膜のN/Si組成比を0.50〜0.85
の間に成膜することで前記被パターン膜からの反射光を
光吸収と光干渉とで相乗的に減衰させることである。
【0006】また第一関連発明の構成は、前記露光の波
長がi線(波長=365nm )であり、前記i線の波長にお
ける前記 SiNx 膜の複素屈折率n( n = n'- jk , n';
屈折率、k;消衰係数)が、2.20≦n'≦2.70(0.03≦k≦
0.24)、あるいは波長633nmにおける屈折率(n=n')の場
合、2.05≦n'≦2.40の範囲にあることを特徴とする。さ
らに第二関連発明の構成は、前記露光の波長がg線(波
長=436nm)であり、前記 SiNx 膜の、波長633nm におけ
る屈折率(n=n')が、2.15≦n'≦2.40の範囲にあることを
特徴とする。
【0007】
【作用】SiNx 膜をN/Si組成比0.50〜0.85の間で成膜す
ることは、 SiNx 膜の組成比がSi過剰となり、膜が光吸
収性を持つ、ほど良い条件である。N/Si組成比が0.85以
上であれば、組成比が化学量論組成のSi3N4 に近くな
り、膜が透明となる。また0.50以下であるとSi原子がさ
らに過剰となってa-Si膜に近い性質、即ち膜とシリサイ
ドを形成してしまう。 SiNx 膜の組成比は、波長が633n
m における、吸収のない屈折率でリニアに対応付けられ
ることが判っているので、屈折率で規定できる。 SiNx
膜の成膜は、周知のCVD法等でガス流量等を制御して
適性範囲の屈折率とすることができる。レジスト層を露
光させるために用いるi線とg線とでは少し屈折率が異
なり、成膜条件の屈折率も少し異なる。消衰係数は屈折
率に従属して決まり、上記の値となる。
【0008】ホトレジスト層に入射された光は、レジス
ト層を感光しつつ通過し、吸収されない分が、被パター
ン膜上に形成された SiNx 膜を、一部吸収されながら通
り抜けて、下層の高反射率な被パターン膜でほとんど反
射され、再び SiNx 膜を減衰しながらレジスト層に戻っ
てくる。その場合、被パターン膜が平坦ではなく、乱反
射を起こしてしまうような状態であっても、 SiNx 膜で
一部干渉を生じて減衰してレジスト層に戻ってくる。即
ち SiNx 膜で、レジスト層の下界面における下層膜から
の反射光を、光吸収と光学薄膜干渉とを相乗させて低減
させる。従ってたとえ余分な方向に光が反射されても、
入射光の60%以下の強度とできるので、マスク開口部以
外の余分なレジストを感光させない。なお、反射率が60
%以下であればホトリソグラフィ時の不具合を抑制でき
ることを発明者らは実験的に確認している。
【0009】
【発明の効果】反射防止膜として実用的な膜厚で反射率
の十分な低下(例えば60%以下)が得られ、また、余
分なレジストが感光しないので、狙ったマスクパターン
通りの寸法でパターン形成でき、微細な配線を形成でき
る。また SiNx 膜は、配線を汚染しにくいので半導体装
置の信頼性を高いものとすることができる。
【0010】
【実施例】以下、本発明を具体的な実施例に基づいて説
明する。本発明の実施例として、例えば図1に示すよう
な、半導体基板1上の絶縁膜2上に設けられた膜をパタ
ーン形成で配線にする構造へ適用する。ゲート電極3や
配線等を保護絶縁する層間絶縁膜4を形成した後、その
上部に、アルミ等の配線をパターン形成するための薄膜
5を成膜する。層間絶縁膜4は図1に示されるごとく、
平坦とは限らないので、この膜をレジストでホトリソグ
ラフィによりパターン化させる際に、薄膜5からの露光
反射を防ぐために、反射防止膜として窒化シリコン膜(S
iNx 膜と記す) 6を周知の技法、例えばプラズマCVD
法により成膜する。この反射防止膜6は膜厚に対し、計
算上、図2のような特性を示す。計算式は後述するが、
これは、パターン化する薄膜5をアルミ膜として、その
複素屈折率n=0.39−j3.5とし、その上層の反射防止膜
( SiNx 膜)6の屈折率をn=2.45−j1.7 とし、レジ
スト材の屈折率を約1.7 としたとき、その際に露光に用
いる光の波長が例えばi線(365nm)であるとして、入射
角45°で、この波長における SiNx 膜の反射率の様子を
膜厚によって変化する様子を計算で示したものである。
図からわかるように、比較的薄い膜厚の領域でも反射率
は60%以下となっている。膜厚が0nmでも反射が100
%ではないのは、アルミ膜も複素屈折率、即ち吸収を生
じていることによる。
【0011】反射防止膜6における効果について説明す
る。図5に示すように、レジスト層7(屈折率n0)か
ら、膜厚d1 、屈折率n1 の反射防止膜6( SiNx 膜)
に入射角ψ0 で入射した場合を考える。この時、パター
ン化すべき高反射率膜5の屈折率をn2 とする。図5の
第I 、第II面でのフレネルの反射係数をそれぞれr01
12とし、当該膜6の両面での反射を考慮に入れて、全
体としての振幅反射率rを求めれば、
【数1】
【数2】δ = 4πn1 ・d1 COS(ψ1)/λ で表される。ψ1 は膜内の屈折角で、スネルの法則
【数3】n0 ・sin(ψ0) = n1 ・sin(ψ1) より求まり、λは光の波長である。
【0012】このr01、r12の値はp成分(入射面に対
して光の電界ベクトルの振動面が平行)とs成分(前記
ベクトルが垂直)では異なるため、
【数4】
【数5】 で計算される。r12においては0→1、1→2に置き換
えた式となる。そして最終的に求めるエネルギー反射率
2 は、p成分とs成分とについて数1式より求めた振
幅反射率rP 、rS より次式で求まる。
【数6】
【0013】以上は単層膜に関するものであるが、多層
膜の場合は数1式で得られた振幅反射率を順次フレネル
の反射係数部分に置き換えていくことにより求められ
る。
【0014】数1〜数5式において、吸収性のある膜が
介在する場合には、複素屈折率n
【数7】n = n’− jk ( n’を屈折率、kを消衰係数と呼ぶ。)を用いて計
算するが、このkが0でない時に減衰が生じて半透明で
ある。従って膜厚の違いによるこの反射率は図2のよう
な特性を示す。
【0015】i線やg線などの、使用する露光波長に対
して吸収を生じる、kが0でないような SiNx 膜を形成
するには、化学量論組成よりもシリコン原子が過剰な膜
であればよいことがわかっている。この構成は通常、C
VD法によって成膜条件、例えばガス流量を適性に選択
することで実現する。
【0016】従って、図6に示すような成膜ガス流量の
変化による成膜条件で成膜する(高周波電力380W、デポ
ジット圧力5.5Torr 、サセプタ温度360 ℃、ガス流量Si
H4:NH3:N2 = 150〜200sccm:9 〜200sccm:1500〜4500sc
cmの条件)と、図6のA、B、C、Dのような組成比の
異なる各 SiNx 膜は、露光に用いるi線(365nm)におい
ては、図3(a) に示されるようなn’とkの関係にな
る。このn’とkとはほぼ対応しており、それゆえ吸収
の大きい、即ちkが大きいDの場合の組成が効果的とわ
かる。これらのA、B、C、Dの各 SiNx 膜に対して、
膜厚に対する反射率特性を前述の計算をすると、図4
(a) のようになる。各膜の膜厚がおよそ200nm以下
では、Aを除き20〜30nmの膜厚で反射率が60%以下に
なっていることがわかる。この計算結果は、実際の値と
よく合うことが発明者らで確かめられている。また、反
射率が60%以上になると、ホトリソグラフィ時の露光マ
ージンが十分確保できないことも確認している。
【0017】SiNx 膜の屈折率は、波長が633nmに
おいて組成比とリニアに対応していることが知られてい
る。図6で各条件で形成した SiNx 膜の実屈折率n’は
図3(b) で示す値となり、窒素とシリコンの元素比N/Si
比が推定されることがわかっている。この値から、Dの
場合よりもシリコンが過剰になるとa-Si膜と同様の問題
を生じると言えるので、Dの成膜条件が限度と判定され
る。
【0018】また図4(a) の図示する範囲内で、複素屈
折率のもう一つの効果である、干渉による減衰の谷ピー
クが生じている。この谷ピークの膜厚は組成および入射
角によって多少変化するために一律に決めることができ
ないが、図4(b) に示すように、谷ピークの反射率のみ
を比較すると、減衰の比較的小さいAの最小値でも40%
を下回っており(200nm前後)、十分利用できる範囲とな
っている。
【0019】また対象とする被パターン膜が傾いている
と、入射光が傾くことに等しくなるため、膜厚の実効厚
さが変化して干渉の効果がずれていく(図4でも入射角
45°のデータを示している)。従って、必ずしも谷ピー
クとなる膜厚のみで成膜する必要はなく、目的に応じ
て、より薄く、かつ、より反射率が小さくなるような膜
厚条件を適用すればよい。主として膜が傾いている場合
に、反射光が散乱して不具合を引き起こすと考えられる
ので、図5に示すように、入射角が45°の場合を考慮す
ることでほぼ実情にあった反射率を利用できる。なお、
入射角を90°と35°とで求めた場合(図示しない)
でも、図2もしくは図4(a) で示される特性の各膜厚に
よる谷ピークの変化は大きくなく、ほぼ入射角45°を考
慮するだけで充分であることがわかっている。この谷ピ
ーク近傍では変化率が小さく、この領域を用いれば均質
なパターンを形成するために都合がよい。また谷に限ら
ず、変化率のなだらかな山ピークであっても、反射率が
目標値以下であれば、用いても一向に構わない。
【0020】反射防止膜として形成した SiNx 膜は、被
パターン膜を形成した後も、多層配線工程において、ス
ルーホール形成などに同様の反射防止効果とか、Al配線
のマイグレーション、Al/TiN/Ti 系のアフターコロージ
ョン現象等の寿命劣化を鈍らせる効果が期待できるので
残しておいても構わない。ただし特に SiNx 膜の組成が
Si原子過剰の場合(実施例のCやDの場合)は、後工程
の熱処理により配線中へのシリコンの拡散が問題となる
ことがあるので、予めエッチッグで取り除いてから後の
工程に移ることが望ましい。また、エッチング条件を適
切に選択することで、この SiNx 膜を、こうした高反射
率なアルミ配線のエッチング用マスクとして利用するこ
とも可能であり、その場合には、レジスト層の膜厚を薄
くできて高解像化にとって有利となる。
【0021】この実施例では、露光波長をi線の365
nmについて説明したが、g線(436nm)に対して
も光吸収をする SiNx 膜の組成を選択すれば同様の効果
をもつ。この場合はi線よりも吸収率が下がるため、充
分な反射防止効果を得る範囲は狭くなる(請求項3に示
す屈折率の範囲)。
【0022】なお、本案ではレジスト層7の表面での反
射率が、波長633nmにおいて60〜90%以上ある
ため、反射防止を施すことによって、ホトリソグラフィ
時のアライメントにおける不具合は発生しないので問題
はない。
【図面の簡単な説明】
【図1】本実施例を適用した半導体装置の表面断面図。
【図2】窒化シリコン膜の膜厚による反射率の変化を示
す特性図。
【図3】各窒化シリコン膜の屈折率、消衰係数および組
成比に関する特性図。
【図4】各窒化シリコン膜の膜厚による反射率の変化お
よび極小値(谷ピーク)を示す特性図。
【図5】反射率の関係を示す説明図。
【図6】屈折率と成膜ガス流量比の関係図。
【符号の説明】
1 半導体基板 2 絶縁膜(ゲート酸化膜等) 3 配線(poly Si 等) 4 層間絶縁膜 5 パターンすべき薄膜(アルミ等) 6 反射防止膜(窒化シリコン膜) 7A レジスト層(露光領域) 7B レジスト層(マスク領域) 8 ホトマスク(現像後の状態) 9A 入射光 9B 反射光
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山田 仁 愛知県刈谷市昭和町1丁目1番地 日本電 装株式会社内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】半導体装置の面上で、高反射率な被パター
    ン膜上に、レジスト層を塗布し、露光、現像処理を行う
    ホトリソグラフィを施して、該被パターン膜に所望パタ
    ーンを形成する半導体装置の微細パターン形成方法にお
    いて前記レジスト層と前記被パターン膜との間に、露光
    波長に対して半透明な窒化シリコン膜をおよそ200nm 以
    下で成膜し、 前記窒化シリコン膜のN/Si組成比を0.50〜0.85の間に成
    膜することで前記被パターン膜からの反射光を光吸収と
    光干渉とで相乗的に減衰させることを特徴とする半導体
    装置の微細パターンの形成方法。
  2. 【請求項2】前記露光の波長がi線(波長=365nm )で
    あり、 前記i線の波長における前記窒化シリコン膜の複素屈折
    率n( n = n'- jk ,n';屈折率、k;消衰係数)が、2.2
    0≦n'≦2.70(0.03≦k≦0.24)、あるいは波長633nm
    における屈折率(n=n')の場合、2.05≦n'≦2.40の範囲に
    あることを特徴とする請求項1に記載の半導体装置の微
    細パターンの形成方法。
  3. 【請求項3】前記露光の波長がg線(波長=436nm)であ
    り、 前記窒化シリコン膜の、波長633nm における屈折率(n=
    n')が、2.15≦n'≦2.40の範囲にあることを特徴とする
    請求項1に記載の半導体装置の微細パターンの形成方
    法。
JP20029793A 1993-07-19 1993-07-19 半導体装置の微細パターン形成方法 Pending JPH0737799A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20029793A JPH0737799A (ja) 1993-07-19 1993-07-19 半導体装置の微細パターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20029793A JPH0737799A (ja) 1993-07-19 1993-07-19 半導体装置の微細パターン形成方法

Publications (1)

Publication Number Publication Date
JPH0737799A true JPH0737799A (ja) 1995-02-07

Family

ID=16421978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20029793A Pending JPH0737799A (ja) 1993-07-19 1993-07-19 半導体装置の微細パターン形成方法

Country Status (1)

Country Link
JP (1) JPH0737799A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003045779A (ja) * 2001-07-30 2003-02-14 Hoya Corp Euv光露光用反射型マスクおよびeuv光露光用反射型マスクブランク
US6916749B2 (en) 2002-10-31 2005-07-12 Renesas Technology Corp. Method of manufacturing semiconductor device
US8187898B2 (en) 2007-12-21 2012-05-29 Canon Kabushiki Kaisha Method for manufacturing liquid discharge head

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003045779A (ja) * 2001-07-30 2003-02-14 Hoya Corp Euv光露光用反射型マスクおよびeuv光露光用反射型マスクブランク
JP4540267B2 (ja) * 2001-07-30 2010-09-08 Hoya株式会社 Euv光露光用反射型マスクブランクおよびeuv光露光用反射型マスク
US6916749B2 (en) 2002-10-31 2005-07-12 Renesas Technology Corp. Method of manufacturing semiconductor device
US8187898B2 (en) 2007-12-21 2012-05-29 Canon Kabushiki Kaisha Method for manufacturing liquid discharge head

Similar Documents

Publication Publication Date Title
JP3320685B2 (ja) 微細パターン形成方法
US6461776B1 (en) Resist pattern forming method using anti-reflective layer, with variable extinction coefficient
US5677111A (en) Process for production of micropattern utilizing antireflection film
US6326231B1 (en) Use of silicon oxynitride ARC for metal layers
US6037276A (en) Method for improving patterning of a conductive layer in an integrated circuit
EP1016930A1 (en) Bottom antireflective layer operating in destructive interference and absorption modes
JPH0955351A (ja) 半導体装置の製造方法
JPS6074529A (ja) 写真食刻による集積回路のパタ−ン形成法
JP3031896B2 (ja) フォトリソグラフィー法の実行過程での反射の影響の低減方法
JP2897569B2 (ja) レジストパターン形成時に用いる反射防止膜の条件決定方法と、レジストパターン形成方法
JPH0737799A (ja) 半導体装置の微細パターン形成方法
JP3248353B2 (ja) 反射防止膜の設計方法
JP2979651B2 (ja) 半導体装置の配線形成方法
KR20000006152A (ko) 반도체장치의제조방법
JP3620978B2 (ja) 半導体素子の製造方法
JP3353473B2 (ja) 半導体装置の製造方法
US6352930B1 (en) Bilayer anti-reflective coating and etch hard mask
JPH1131650A (ja) 反射防止膜、被処理基板、被処理基板の製造方法、微細パターンの製造方法、および半導体装置の製造方法
JP3339156B2 (ja) 微細パターンの製造方法と半導体装置の製造方法
JPH0851072A (ja) レジストパターン形成方法および反射防止膜形成方法
JPH07201990A (ja) パターン形成方法
JPH0855790A (ja) レジストパターン形成方法および反射防止膜形成方法
JP3257245B2 (ja) 微細パターンの形成方法
KR100562323B1 (ko) 반도체 소자 및 그 제조방법
JP2993003B2 (ja) パターン形成方法