JPH11121527A - ベアチップ実装方法およびセラミック基板の製造方法およびセラミック基板ならびに半導体装置 - Google Patents

ベアチップ実装方法およびセラミック基板の製造方法およびセラミック基板ならびに半導体装置

Info

Publication number
JPH11121527A
JPH11121527A JP9287491A JP28749197A JPH11121527A JP H11121527 A JPH11121527 A JP H11121527A JP 9287491 A JP9287491 A JP 9287491A JP 28749197 A JP28749197 A JP 28749197A JP H11121527 A JPH11121527 A JP H11121527A
Authority
JP
Japan
Prior art keywords
ceramic substrate
bare chip
conductor
manufacturing
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9287491A
Other languages
English (en)
Inventor
Yasuhide Senkawa
康秀 千川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PFU Ltd
Original Assignee
PFU Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PFU Ltd filed Critical PFU Ltd
Priority to JP9287491A priority Critical patent/JPH11121527A/ja
Publication of JPH11121527A publication Critical patent/JPH11121527A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Press-Shaping Or Shaping Using Conveyers (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 本発明は、ベアチップ部品の電極上にバンプ
を形成し、当該バンプを利用してプリント配線板にフェ
イスダウン接合してなるベアチップ部品の実装方法に関
わり、特に高熱伝導特性や電気的機械的高安定特性を持
つ、セラミック基板を用いた接続信頼性を向上できる、
ベアチップ実装方法およびセラミック基板の製造方法お
よびセラミック基板ならびに半導体装置を提供する。 【解決手段】 本発明は、ベアチップ部品のバンプと接
続するセラミック基板の導体を表面が凹形状になるよう
に構成した。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ベアチップ部品の
電極上にバンプを形成し、当該バンプを利用してプリン
ト配線板にフェイスダウン接合してなるベアチップ部品
の実装方法に関わり、特に高熱伝導特性や電気的機械的
高安定特性を持つ、セラミック基板を用いた接続信頼性
を向上できる、ベアチップ実装方法およびセラミック基
板の製造方法およびセラミック基板ならびに半導体装置
の実現に関する。
【０００２】
【従来の技術】図２１の従来例のベアチップ部品の実装
方法は、図２１（ａ）に示すように、プリント配線板
（５４）表面のベアチップ部品（５１）のバンプ（５
２）と接続する部分の導体（５３）は平坦な形態であ
る。そのため相互の接続信頼性を高めるため、ベアチッ
プ部品（５１）のバンプ（５２）と接続する部分の導体
（５３）を、立体的に接続して噛み合わせ効果や接触面
積を拡大する方法として、図２１（ｂ）に示すように、
凹部（５５）をプリント配線板（５４）表面に加熱加圧
によって形成する。あるいは凹部を形成した導電性弾性
体（５６）をプリント配線板（５４）表面に形成する方
法が考案されている。しかし加熱加圧により凹部（５
５）をプリント配線板（５４）表面に形成する方法は通
常のプリント配線板材料である合成樹脂基材積層板でな
るプリント配線板では形成可能であっても、セラミック
基板あるいは半導体パッケージでは、容易に凹部（５
５）が形成できない。また凹部を形成した導電性弾性体
（５６）をプリント配線板（５４）表面に形成する方法
では導電性弾性体（５６）を形成する工程がオフライン
で必要になり、また工程が煩雑であり、製造工程をシン
プルにすることが困難である、という課題がある。
【０００３】
【発明が解決しようとする課題】本発明は、前記の従来
のベアチップ部品の実装方法およびセラミック基板の製
造方法の次の問題点の解決を課題とする。 プリント配線板表面の、ベアチップ部品のバンプと接
続する部分の導体を、立体的に接続して噛み合わせ効果
や接触面積を拡大する方法として、加熱加圧により凹部
をプリント配線板表面に形成する方法は、通常のプリン
ト配線板材料である合成樹脂基材積層板でなるプリント
配線板では形成可能であっても、セラミック基板あるい
は半導体パッケージでは、容易に凹部が形成できない。 ベアチップ部品のバンプと接続する部分の導体を、立
体的に接続して噛み合わせ効果や接触面積を拡大する方
法として、凹部を形成した導電性弾性体をプリント配線
板表面に形成する方法は、相互の接続信頼性を高める効
果は高いが導電性弾性体を形成する工程がオフラインで
必要になりまた工程が煩雑であり、製造工程をシンプル
に生産性の高いものにするのは困難である。
【０００４】
【課題を解決するための手段】本発明は上記問題を解決
するために、ベアチップ部品のバンプと接続する導体
を、セラミック基板の表面に凹形状となるように構成し
た。この手段によって、製造方法の工夫で、ベアチップ
部品のバンプと接続する導体を、マウント時の加熱加圧
によらずにセラミック基板の表面に凹形状を構成できる
ため、導電性弾性体を形成する工程をオフラインで必要
としない、製造工程がシンプルで生産性の高いものにで
き、さらにバンプと導体との接続信頼性を向上できる、
ベアチップ実装方法およびセラミック基板の製造方法お
よびセラミック基板ならびに半導体装置を提供する。
【０００５】
【発明の実施の形態】まず、図１に示すように、ベアチ
ップ部品２のバンプ３と接続する導体４を、セラミック
基板１の表面に凹形状となるように形成した凹部７に構
成したベアチップ実装方法とした。この手段によって、
セラミック基板の製造方法の工夫でベアチップ部品のバ
ンプと接続する導体を、セラミック基板の表面に形成し
た凹部に構成したため、ベアチップ部品のバンプと接続
する部分の導体を、立体的に接続して噛み合わせ効果や
接触面積を拡大でき、熱膨張率のベアチップ部品とセラ
ミック基板との差による加熱／発熱に伴う接続部のしゅ
う動による不良の発生を回避でき、そしてバンプと導体
との間の接続媒体の導電性ペーストも不要にでき、さら
にバンプのレベリングを必要としない接続信頼性を向上
できるベアチップ実装方法とすることができる作用を得
る。
【０００６】次に、図２に示すように、ベアチップ部品
２のバンプ３と接続する導体４を備える凹部７を、セラ
ミック基板１の導体層や絶縁層の焼成前に機械加工によ
って形成するセラミック基板の製造方法とした。この手
段によって、セラミック基板の導体層や絶縁層の焼成前
の可撓性を持つ状態で加工するため、凹部の形成加工の
容易なセラミック基板の製造方法とすることができる作
用を得る。
【０００７】また、図３に示すように、前記焼成前の機
械加工を、セラミック基板１の厚膜ペースト６印刷前、
または導体層形成前の絶縁層の押圧加工によるセラミッ
ク基板の製造方法とした。この手段によって、絶縁層の
焼成前の可撓性を持つ状態で加工するため、凹部の形成
加工のより容易なセラミック基板の製造方法とすること
ができる作用を得る。
【０００８】さらに、図４に示すように、前記焼成前の
機械加工を、セラミック基板１の厚膜ペースト６印刷後
または導体層形成後の導体層の押圧加工による、セラミ
ック基板の製造方法とした。この手段によって、ベアチ
ップ部品のバンプと接続する部分の導体をレベリングで
きるため、セラミック基板の焼成前の加工によってベア
チップ部品のバンプと接続する部分の導体位置を一定に
維持できる、セラミック基板の製造方法とすることがで
きる作用を得る。
【０００９】さらに、図５に示すように、前記焼成前の
機械加工を、絶縁層の機械加工を行った後形成された凹
部７またはバイヤホール５に厚膜ペースト６を充填し、
さらに厚膜ペースト６の押圧加工をする、セラミック基
板の製造方法とした。この手段によって、凹部またはバ
イヤホールに厚膜ペーストを充填して、ベアチップ部品
のバンプと接続する部分の導体を、厚くして形成できる
ため、より接続のための接触面積を拡大および導体抵抗
を低下できるセラミック基板の製造方法とすることがで
きる作用を得る。
【００１０】次に、図６に示すように、前記厚膜ペース
ト６印刷前あるいは印刷後の押圧加工に、ベアチップ部
品２のバンプ３の存在位置に対応する突起１０を配置し
た治具１１を用いたセラミック基板の製造方法とした。
この手段によって、ベアチップ部品のバンプの存在位置
に対応する突起を配置した治具を用いたため、一度に多
くの凹部の形成加工を均一化して容易にできるセラミッ
ク基板の製造方法とすることができる作用を得る。
【００１１】また、図７に示すように、前記厚膜ペース
ト６印刷前あるいは印刷後の押圧加工に、ベアチップ部
品２のバンプ３の存在位置に対応する複数の突起１０を
連結して配置した治具１１を用いたセラミック基板の製
造方法とした。この手段によって、ベアチップ部品のバ
ンプの存在位置に対応する複数の突起を連結して配置し
た治具を用いたため、一度に多くの凹部の形成加工を容
易にできるとともに突起１０の位置精度を長く維持でき
るセラミック基板の製造方法とすることができるまた治
具の加工も容易となる作用を得る。
【００１２】また、図８に示すように、前記押圧加工
に、ベアチップ部品２のバンプ３の存在位置に対応する
穴１２周辺の厚さを増した厚膜ペースト６の印刷版１３
を用い、当該印刷版１３をそのままにして押圧加工をす
るセラミック基板の製造方法とした。この手段によっ
て、ベアチップ部品のバンプと接続する部分の導体を、
厚くして形成できるため、より接続のための接触面積を
拡大および導体抵抗を低下できることで接続信頼性をよ
り向上できるセラミック基板の製造方法とすることがで
きる作用を得る。
【００１３】また、図９に示すように、前記治具１１
を、セラミック基板の製造工程の積層焼成加熱プレス金
型として用いるセラミック基板の製造方法とした。この
手段によって、セラミック基板の凹部形成と積層焼成と
を同時にできるため、凹部の形成と積層焼成との加工を
シンプルな工程で容易にできるセラミック基板の製造方
法とすることができる作用を得る。
【００１４】さらに、図１０に示すように、前記焼成前
の機械加工を、厚膜ペースト６の半硬化処理後の絶縁層
の押圧加工によるセラミック基板の製造方法とした。こ
の手段によって、厚膜ペーストの半硬化後の絶縁層の押
圧加工のため、厚膜ペーストの拡散を防止できるため、
形成する導体を精度の高いものにできるセラミック基板
の製造方法とすることができる作用を得る。
【００１５】さらに、図１１に示すように、前記治具１
１を、加熱しながら厚膜ペースト６を半硬化させて凹部
７を形成するセラミック基板の製造方法方法とした。こ
の手段によって、厚膜ペーストの半硬化と凹部形成とを
同時にできるため、厚膜ペーストの拡散を防止して形成
する導体を精度の高いものにできる、さらに凹部形成と
導体焼成との加工をシンプルな工程で容易にできるセラ
ミック基板の製造方法とすることができる作用を得る。
【００１６】次に、図１２に示すように、前記厚膜ペー
スト６印刷後の押圧加工に、厚膜ペースト６の印刷版１
３を用い、当該印刷版１３をそのままにして、バンプ３
の存在位置に対応する突起１０を配置した治具１１を用
いて押圧加工をするセラミック基板の製造方法とした。
この手段によって、印刷版をそのままにして押圧加工を
するため、厚膜ペーストの拡散を防止して形成する導体
を精度の高いものにできるセラミック基板の製造方法と
することができる作用を得る。
【００１７】また、図１３に示すように、ベアチップ部
品２のバンプ３と接続する導体４を備える凹部７を、セ
ラミック基板１の焼成後の機械加工によって形成するセ
ラミック基板の製造方法とした。この手段によって、セ
ラミック基板の焼成後の安定性の高い状態で加工するた
め、凹部形成加工を安定した形状にできるセラミック基
板の製造方法とすることができる作用を得る。
【００１８】次に、図１４に示すように、前記焼成後の
機械加工を、セラミック基板１の厚膜ペースト６印刷前
または導体層形成前に、絶縁層の切削加工によるセラミ
ック基板の製造方法とした。この手段によって、ベアチ
ップ部品のバンプと接続する部分の導体を厚くして、立
体的に接触面積をより拡大できるため、より接続信頼性
を向上できるセラミック基板の製造方法とすることがで
きる作用を得る。
【００１９】また、図１５に示すように、前記焼成後の
機械加工を、セラミック基板１の厚膜ペースト６焼成後
または導体層形成後の導体４の切削加工によるセラミッ
ク基板の製造方法とした。この手段によって、焼成後の
機械加工によって形成するため、安定した形状の凹部形
成加工をできるセラミック基板の製造方法とすることが
できる作用を得る。
【００２０】さらに、図１６に示すように、導体層と絶
縁層とを交互に積層する多層構造のセラミック基板１に
おいて、 各々の層の形成工程で、ベアチップ部品２の
バンプ３と接続する導体４を備える凹部７を、表面導体
層もしくは表面絶縁層の焼成前の機械加工、あるいは表
面導体層もしくは表面絶縁層の焼成後の機械加工によっ
て形成するセラミック基板の製造方法とした。この手段
によって、導体層と絶縁層とを交互に積層する多層構造
のセラミック基板においても、各々の層の形成工程で凹
部を、表面導体層もしくは表面絶縁層の焼成前の機械加
工、あるいは表面導体層もしくは表面絶縁層の焼成後の
機械加工によって形成するため、ベアチップ部品のバン
プと接続する部分の導体を、深い凹部にでき、立体的に
接続するための接触面積を拡大でき、接続信頼性を向上
できるセラミック基板の製造方法とすることができる作
用を得る。
【００２１】次に、図１７に示すように、導体層と絶縁
層とを一括して焼成する多層構造のセラミック基板１に
おいて、 ベアチップ部品２のバンプ３と接続する導体
４を備える凹部７を、セラミック基板１の導体層と絶縁
層との一括積層時もしくは一括積層後に機械加工によっ
て形成するセラミック基板の製造方法とした。この手段
によって、導体層と絶縁層とを積層する多層構造のセラ
ミック基板においても、セラミック基板の導体層と絶縁
層との一括積層時もしくは一括積層後に機械加工によっ
て形成するため、ベアチップ部品のバンプと接続する部
分の導体を、より立体的に接続するための接触面積を拡
大でき、より接続信頼性を向上できるセラミック基板の
製造方法とすることができる作用を得る。
【００２２】また、図１８に示すように、ベアチップ部
品２のバンプ３と接続する導体４を備える凹部７を、セ
ラミック基板１の導体層あるいは絶縁層の個別層の形成
時に機械加工によって形成するセラミック基板の製造方
法とした。この手段によって、ベアチップ部品のバンプ
と接続する部分の導体を、より自由に積層構造を設定で
きるため、自由に積層構造を設定できると共に接続する
ための接触面積を拡大でき、高密度でより接続信頼性を
向上できるセラミック基板の製造方法とすることができ
る作用を得る。
【００２３】さらに、図１９に示すように、表面にベア
チップ部品２のバンプ３と接続する導体４を備える凹部
７を備えたセラミック基板とした。この手段によって、
セラミック基板の製造方法の工夫でベアチップ部品のバ
ンプと接続する導体を、セラミック基板の表面に形成し
た凹部に構成したため、ベアチップ部品のバンプと接続
する部分の導体を、立体的に接続して噛み合わせ効果や
接触面積を拡大でき、熱膨張率のベアチップ部品とセラ
ミック基板との差による加熱／発熱に伴う接続部のしゅ
う動による不良の発生を回避でき、そしてバンプと導体
との間の接続媒体の導電性ペーストも不要にでき、さら
にバンプのレベリングを必要としない接続信頼性を向上
できるベアチップ実装のためのセラミック基板とするこ
とができる作用を得る。
【００２４】次に、図２０に示すように、セラミック基
板１あるいは半導体パッケージ８表面の凹部７の導体４
に、ベアチップ部品２のバンプ３を接続して構成した半
導体装置とした。この手段によって、セラミック基板の
製造方法の工夫でベアチップ部品のバンプと接続する導
体を、セラミック基板の表面に形成した凹部に構成した
ため、ベアチップ部品のバンプと接続する部分の導体
を、立体的に接続して噛み合わせ効果や接触面積を拡大
でき、熱膨張率のベアチップ部品とセラミック基板との
差による加熱／発熱に伴う接続部のしゅう動による不良
の発生を回避でき、そしてバンプと導体との間の接続媒
体の導電性ペーストも不要にでき、さらにバンプのレベ
リングを必要としない接続信頼性を向上できる半導体装
置とすることができる作用を得る。
【００２５】
【実施例】以下、図１ないし図２０の本発明に関わる実
施例の図面を参照して説明する。
【００２６】図１ないし図２０の本発明に関わる実施例
の図面に用いた符号について一括して以下に説明する。
１は半導体やベアチップ部品２を搭載したり、当該半導
体やベアチップ部品２相互の配線や入出力電極を形成す
る、アルミナ、ベリリアそして窒化アルミニウムなどで
なるセラミック基板である。２は半導体で、パッケージ
されていないが入出力電極を形成している裸の状態の部
品となるベアチップ部品である。３はベアチップ部品２
の入出力電極上に設ける外部接続用の入出力導体となる
バンプである。４はバンプ３と接触してプリント配線板
に接続するための導体である。５はプリント配線板の異
層間を貫通して接続するバイヤホールである。６はセラ
ミック基板１の表面に厚膜導体を形成する厚膜ペースト
である。７はセラミック基板１に、ベアチップ部品２の
バンプ３と接続するための導体４を形成する凹部であ
る。８はベアチップ部品２を保護体でパッケージした半
導体パッケージである。９は半導体でなり所定の目標を
遂行するように構成した半導体装置である。１０はベア
チップ部品２のバンプ３に対応した形状でなる突起であ
る。１１は突起１０を配置した治具である。１２はベア
チップ部品２のバンプ３に対応した形状でなる穴であ
る。１３は所定個所に厚膜ペースト６を印刷する印刷版
である。２０は薄板状に成形したセラミックの未焼成体
のグリーンシートである。
【００２７】図１は、本発明の原理図である。同図にお
いて、薄い未焼成セラミックのグリーンシート２０の上
に厚膜ペースト６などで導体パターンを形成し、必要に
応じて薄い未焼成セラミックのグリーンシート２０の上
に厚膜ペースト６などで導体パターンの形成をしたもの
を積層して多層構造をなし、グリーンシート２０と厚膜
ペースト６とを同時に焼成する湿式厚膜セラミック基板
と、あるいは焼成済セラミック基板などの上に厚膜ペー
スト６などにより導体パターンを形成し、必要に応じて
セラミックの絶縁層と厚膜ペースト６などで形成した導
体層を順次積み重ねて形成する乾式厚膜セラミック基板
とに、構造で２分類されるセラミック基板１の表面にバ
ンプ高さ５０μｍ程度に対して１０μｍ程度の凹部７
を、通常１００μｍ程度のグリーンシート２０の可撓性
を持つ時点で、例えば押圧処理などの機械加工によって
５〜１０μｍ程度凹まして形成し、当該凹部７にベアチ
ップ部品２のバンプ３と接続する部分の導体４を銀、
銅、タングステンなどの厚膜ペースト６で構成した。こ
のことによって、セラミック基板の製造方法の工夫でベ
アチップ部品のバンプと接続する導体を、セラミック基
板の表面に形成した凹部に構成したため、ベアチップ部
品のバンプと接続する部分の導体を、立体的に接続して
噛み合わせ効果や接触面積を拡大でき、熱膨張率のベア
チップ部品とセラミック基板との差による加熱／発熱に
伴う接続部のしゅう動による不良の発生を回避でき、そ
してバンプと導体との間の接続媒体の導電性ペーストも
不要にでき、さらにバンプのレベリングを必要としない
接続信頼性を向上できるベアチップ実装方法とすること
ができる。
【００２８】図２は、本発明の第２実施例図である。同
図において、ベアチップ部品２のバンプ３と接続する導
体４を備える凹部７を、例えば薄い未焼成セラミックの
グリーンシート２０の上に厚膜ペースト６などで導体パ
ターンを形成し、必要に応じて積層をして多層構造をな
し、グリーンシート２０と厚膜ペースト６とを同時に焼
成する湿式厚膜セラミック基板において、前記セラミッ
ク基板１の表面の、グリーンシート２０でなる絶縁層と
厚膜ペースト６でなる導体層との焼成前に可撓性を持つ
状態で、例えばドリル２２による穴２１を設けることの
機械加工を、グリーンシート２０に施すことによってセ
ラミック基板１の表面に凹部７を形成する湿式厚膜セラ
ミック基板の製造方法とした。このことによって、セラ
ミック基板の焼成前の可撓性を持つ状態で加工するた
め、凹部形成加工の容易なセラミック基板の製造方法と
することができる。
【００２９】図３は、本発明の第３実施例図である。同
図において、ベアチップ部品２のバンプ３と接続する導
体４を備える凹部７を例えば湿式厚膜セラミック基板に
おいて、前記焼成前の機械加工を、セラミック基板１の
厚膜ペースト６印刷前、または導体層形成前の時点で絶
縁層をベアチップ部品２のバンプ３に対応した形状の擬
似物体であるベアチップ部品２ａとバンプ３ａとの押圧
加工によるセラミック基板の製造方法とした。このこと
によって、絶縁層の焼成前の時点で、可撓性を持つ状態
で擬似物体であるベアチップ部品とバンプとの押圧加工
によるため、凹部形成加工をより容易にベアチップ部品
のバンプに対応した形状にできるセラミック基板の製造
方法とすることができる。なお、押圧加工は一点づつ行
っても良い。
【００３０】図４は、本発明の第４実施例図である。同
図において、ベアチップ部品２のバンプ３と接続する導
体４を備える凹部７を例えば湿式厚膜セラミック基板に
おいて、焼成前の機械加工を、セラミック基板１の厚膜
ペースト６印刷後または導体層形成後の時点で導体層を
ベアチップ部品２のバンプ３に対応した形状の擬似物体
であるベアチップ部品２ａとバンプ３ａとの押圧加工に
よる、セラミック基板の製造方法とした。このことによ
って、ベアチップ部品のバンプと接続する部分の導体を
一定位置にレベリングすることもできるため、セラミッ
ク基板の焼成前の加工によってベアチップ部品のバンプ
と接続する部分の導体位置を一定に維持できる、セラミ
ック基板の製造方法とすることができる。
【００３１】図５は、本発明の第５実施例図である。同
図において、例えば湿式厚膜セラミック基板において、
焼成前の機械加工を、絶縁層の機械加工を行った後形成
された凹部７またはバイヤホール５に、厚膜ペースト６
を充填し、さらに当該厚膜ペースト６にベアチップ部品
２のバンプ３に対応した形状の擬似物体であるベアチッ
プ部品２ａとバンプ３ａとの押圧加工をする、セラミッ
ク基板の製造方法とした。このことによって、凹部また
はバイヤホールに厚膜ペーストを充填して、ベアチップ
部品のバンプと接続する部分の導体を、厚くして形成で
きるため、より接続のための接触面積を拡大および導体
抵抗を低下できるセラミック基板の製造方法とすること
ができる。
【００３２】図６は、本発明の第６実施例図である。同
図において、例えば湿式厚膜セラミック基板において、
前記擬似物体に代わってベアチップ部品２のバンプ３の
存在位置に対応する突起１０を配置した治具１１を用い
た、厚膜ペースト６印刷前あるいは印刷後の押圧加工に
よる、セラミック基板の製造方法とした。このことによ
って、ベアチップ部品のバンプの存在位置に対応する突
起を配置した治具を用いたため、一度に多くの希望する
形状の凹部形成加工を均一化して容易にできるセラミッ
ク基板の製造方法とすることができる。
【００３３】図７は、本発明の第７実施例図である。同
図において、例えば湿式厚膜セラミック基板において、
ベアチップ部品２のバンプ３の存在位置に対応する複数
の突起１０を連結して配置した治具１１を用いた、厚膜
ペースト６印刷前あるいは印刷後の押圧加工によるセラ
ミック基板の製造方法とした。このことによって、ベア
チップ部品のバンプの存在位置に対応する複数の突起を
連結して配置した治具を用いたため、一度に多くの希望
する形状の凹部形成加工を容易にできるとともに突起１
０の位置精度を長く維持できるセラミック基板の製造方
法とすることができる。また治具の加工も容易となる。
そして複数の突起１０を連結した部分にベアチップ部品
をセラミック基板に固定する接着剤の分布量を制御する
溝をセラミック基板表面に同時に設けることで、接着剤
による固定を確実にすることもできる。
【００３４】図８は、本発明の第８実施例図である。同
図において、例えば湿式厚膜セラミック基板において、
前記厚膜ペースト６印刷後の押圧加工に、ベアチップ部
品のバンプと接続する部分の導体を厚くして印刷するた
めにベアチップ部品２のバンプ３の存在位置に対応する
穴１２周辺の厚さをめっき処理などで増した厚膜ペース
ト６の印刷版１３を用い、当該印刷版１３をそのままに
して押圧加工をするセラミック基板の製造方法とした。
このことによって、ベアチップ部品のバンプと接続する
部分の導体を、厚くして形成できるため、より接続する
ための接触面積を拡大および導体抵抗を低下できること
で接続信頼性をより向上できるセラミック基板の製造方
法とすることができる。
【００３５】図９は、本発明の第９実施例図である。同
図において、例えば湿式厚膜セラミック基板の製造工程
において、前記突起１０を配置した治具１１を、セラミ
ック基板の製造工程の積層焼成加熱プレス金型として用
いるセラミック基板の製造方法とした。このことによっ
て、セラミック基板の凹部形成と積層焼成とを同時にで
きるため、凹部形成と積層焼成との加工をシンプルな工
程で容易にできるセラミック基板の製造方法とすること
ができる。また確実な凹形状を得ることができる。なお
図は表面層のみを表した。
【００３６】図１０は、本発明の第１０実施例図であ
る。同図において、例えば湿式厚膜セラミック基板にお
いて、前記焼成前の機械加工を、セラミック基板１の厚
膜ペースト６を一旦半硬化させた後の絶縁層の押圧加工
によるセラミック基板の製造方法とした。このことによ
って、厚膜ペーストの半硬化後の絶縁層の前記ベアチッ
プ部品のバンプに対応した形状の擬似物体や突起を配置
した治具あるいは厚膜ペーストの印刷版などによる押圧
加工により、厚膜ペーストの拡散を防止できるため、形
成する導体を精度の高いものにできるセラミック基板の
製造方法とすることができる。
【００３７】図１１は、本発明の第１１実施例図であ
る。同図において、例えば湿式厚膜セラミック基板にお
いて、前記突起１０を配置した治具１１を、加熱しなが
ら厚膜ペースト６を半硬化させて凹部７を形成するセラ
ミック基板の製造方法方法とした。このことによって、
厚膜ペーストの半硬化と凹部形成とを同時にできるた
め、厚膜ペーストの拡散を防止して形成する導体を精度
の高いものにできる、さらに凹部形成と積層焼成との加
工をシンプルな工程で容易にできるセラミック基板の製
造方法とすることができる。
【００３８】図１２は、本発明の第１２実施例図であ
る。同図において、例えば湿式厚膜セラミック基板にお
いて、前記厚膜ペースト６印刷後の押圧加工に、厚膜ペ
ースト６の印刷版１３を用い、当該印刷版１３をそのま
まにして、バンプ３の存在位置に対応する突起１０を配
置した治具１１を用いて押圧加工をするセラミック基板
の製造方法とした。この手段によって、印刷版をそのま
まにして押圧加工をするため、厚膜ペーストの拡散を防
止して形成する導体を精度の高いものにできる。
【００３９】図１３は、本発明の第１３実施例図であ
る。同図において、湿式厚膜セラミック基板あるいは乾
式厚膜セラミック基板において、ベアチップ部品２のバ
ンプ３と接続する導体４を備える凹部７を、セラミック
基板１の焼成後のドリル２２などによる切削機械加工に
よって形成するセラミック基板の製造方法とした。この
ことによって、セラミック基板の焼成後の安定性の高い
状態で切削加工するため、凹部形成加工を安定した形状
にできるセラミック基板の製造方法とすることができ
る。
【００４０】図１４は、本発明の第１４実施例図であ
る。同図において、例えば湿式厚膜セラミック基板ある
いは乾式厚膜セラミック基板において、前記焼成後の機
械加工を、セラミック基板１の厚膜ペースト６印刷前ま
たは導体層形成前に、絶縁層のドリル２２などによる切
削加工によるセラミック基板の製造方法とした。このこ
とによって、ベアチップ部品のバンプと接続する部分の
導体を厚く設定して、立体的に接続するための接触面積
をより拡大できるため、より接続信頼性を向上できるセ
ラミック基板の製造方法とすることができる。
【００４１】図１５は、本発明の第１５実施例図であ
る。同図において、例えば湿式厚膜セラミック基板ある
いは乾式厚膜セラミック基板において、前記焼成後の機
械加工を、セラミック基板１の厚付けした厚膜ペースト
６焼成後または導体層形成後の導体４のドリル２２など
による切削加工によるセラミック基板の製造方法とし
た。このことによって、焼成後の機械加工によって形成
するため、希望する形状の安定した凹部形成加工をでき
るセラミック基板の製造方法とすることができる。
【００４２】図１６は、本発明の第１６実施例図であ
る。同図において、例えば湿式厚膜セラミック基板ある
いは乾式厚膜セラミック基板において、導体層と絶縁層
とを交互に積層する多層構造のセラミック基板１におい
ても、 各々の層の形成工程で、ベアチップ部品２のバ
ンプ３と接続する導体４を備える凹部７を、表面導体層
もしくは表面絶縁層の焼成前の機械加工、あるいは表面
導体層もしくは表面絶縁層の焼成後の機械加工によって
形成するセラミック基板の製造方法とした。このことに
よって、導体層と絶縁層とを交互に積層する多層構造の
セラミック基板においても、各々の層の形成工程で凹部
を、表面導体層もしくは表面絶縁層の焼成前の機械加
工、あるいは表面導体層もしくは表面絶縁層の焼成後の
機械加工によって形成するため、ベアチップ部品のバン
プと接続する部分の導体を、深い凹部にも形成でき、立
体的に接触面積を拡大でき、接続信頼性を向上できるセ
ラミック基板の製造方法とすることができる。
【００４３】図１７は、本発明の第１７実施例図であ
る。同図において、導体層と絶縁層とを一括して焼成す
る多層構造の例えば湿式厚膜セラミック基板１において
も、 ベアチップ部品２のバンプ３と接続する導体４を
備える凹部７を、セラミック基板１の導体層と絶縁層と
の一括積層時もしくは一括積層後に機械加工によって形
成するセラミック基板の製造方法とした。このことによ
って、導体層と絶縁層とを交互に積層する多層構造のセ
ラミック基板においても、導体層と絶縁層との一括積層
時もしくは一括積層後に機械加工によって形成するた
め、ベアチップ部品のバンプと接続する部分の導体を、
より立体的に接続するための接触面積を拡大でき、より
接続信頼性を向上できるセラミック基板の製造方法とす
ることができる。なお図は表面層のみを表した。
【００４４】図１８は、本発明の第１８実施例図であ
る。同図において、例えば湿式厚膜セラミック基板ある
いは乾式厚膜セラミック基板を用いて、ベアチップ部品
２のバンプ３と接続する導体４を備える凹部７を、セラ
ミック基板１の導体層あるいは絶縁層の個別層の形成時
に機械加工によって形成するセラミック基板の製造方法
とした。このことによって、ベアチップ部品のバンプと
接続する部分の導体を、より自由に導体位置を設定でき
るため、自由に導体位置を設定できると共に、接続する
ための接触面積を拡大でき、より接続信頼性を向上でき
るセラミック基板の製造方法とすることができる。
【００４５】図１９は、本発明の第１９実施例図であ
る。同図において、表面にベアチップ部品２のバンプ３
と接続する導体４を備える凹部７を備えた湿式厚膜セラ
ミック基板あるいは乾式厚膜セラミック基板とした。こ
のことによって、セラミック基板の製造方法の工夫でベ
アチップ部品のバンプと接続する導体を、セラミック基
板の表面に形成した凹部に構成したため、ベアチップ部
品のバンプと接続する部分の導体を、立体的に接続して
噛み合わせ効果や接触面積を拡大でき、熱膨張率のベア
チップ部品とセラミック基板との差による加熱／発熱に
伴う接続部のしゅう動による不良の発生を回避でき、そ
してバンプと導体との間の接続媒体の導電性ペーストも
不要にでき、さらにバンプのレベリングを必要としない
接続信頼性を向上できるベアチップ実装のためのセラミ
ック基板とすることができる。
【００４６】図２０は、本発明の第２０実施例図であ
る。同図において、湿式厚膜あるいは乾式厚膜セラミッ
ク基板１あるいは半導体パッケージ８の凹部７の導体４
に、ベアチップ部品２のバンプ３を接続して構成した半
導体装置とした。このことによって、セラミック基板の
製造方法の工夫でベアチップ部品のバンプと接続する導
体を、セラミック基板の表面に形成した凹部に構成した
ため、ベアチップ部品のバンプと接続する部分の導体
を、立体的に接続して噛み合わせ効果や接触面積を拡大
でき、熱膨張率のベアチップ部品とセラミック基板との
差による加熱／発熱に伴う接続部のしゅう動による不良
の発生を回避でき、そしてバンプと導体との間の接続媒
体の導電性ペーストも不要にでき、さらにバンプのレベ
リングを必要としない接続信頼性を向上できる半導体装
置とすることができる。
【００４７】
【発明の効果】以上説明した本発明の効果について，請
求項順に説明する。
【００４８】まず、ベアチップ部品のバンプと接続する
セラミック基板の導体を表面が凹形状となるように構成
したベアチップ実装構造とした。このことで、セラミッ
ク基板の製造方法の工夫でベアチップ部品のバンプと接
続する導体を、セラミック基板の表面に形成した凹部に
構成したため、ベアチップ部品のバンプと接続する部分
の導体を、立体的に接続して噛み合わせ効果や接触面積
を拡大でき、熱膨張率のベアチップ部品とセラミック基
板との差による加熱／発熱に伴う接続部のしゅう動によ
る不良の発生を回避でき、そしてバンプと導体との間の
接続媒体の導電性ペーストも不要にでき、さらにバンプ
のレベリングを必要としない接続信頼性を向上できるベ
アチップ実装方法とすることができる。
【００４９】次に、ベアチップ部品のバンプと接続する
導体を備える凹部を、セラミック基板の焼成前に機械加
工によって形成するセラミック基板の製造方法とした。
このことで、セラミック基板の焼成前の可撓性を持つ状
態で加工するため、前記の効果に加え、凹部形成加工の
容易なセラミック基板の製造方法とすることができる。
【００５０】また、前記焼成前の機械加工を、セラミッ
ク基板の厚膜ペースト印刷前または導体層形成前の絶縁
層の押圧加工によるセラミック基板の製造方法とした。
このことで、焼成前の可撓性を持つ状態で加工するた
め、前記の効果に加え、凹部形成加工のより容易なセラ
ミック基板の製造方法とすることができる。
【００５１】さらに、前記焼成前の機械加工を、セラミ
ック基板の厚膜ペースト印刷後または導体層形成後の導
体層の押圧加工による、セラミック基板の製造方法とし
た。このことで、ベアチップ部品のバンプと接続する部
分の導体をレベリングできるため、前記の効果に加え、
セラミック基板の焼成前の加工によって導体位置を一定
に維持できる、セラミック基板の製造方法とすることが
できる。
【００５２】次に、前記焼成前の機械加工を、絶縁層の
機械加工を行った後形成された凹部またはバイヤホール
に厚膜ペーストを充填し、さらに厚膜ペーストの押圧加
工をする、セラミック基板の製造方法とした。このこと
で、凹部またはバイヤホールに厚膜ペーストを充填し
て、ベアチップ部品のバンプと接続する部分の導体を、
厚くして形成できるため、前記の効果に加え、より接触
面積を拡大および導体抵抗を低下できるセラミック基板
の製造方法とすることができる。
【００５３】また、前記押圧加工に、ベアチップ部品の
バンプの存在位置に対応する突起を配置した治具を用い
たセラミック基板の製造方法とした。このことで、ベア
チップ部品のバンプの存在位置に対応する突起を配置し
た治具を用いたため、前記の効果に加え、一度に多くの
希望する形状の凹部形成加工を均一化してより容易にで
きるセラミック基板の製造方法とすることができる。
【００５４】また、前記押圧加工に、ベアチップ部品の
バンプの存在位置に対応する複数の突起を連結して配置
した治具を用いたセラミック基板の製造方法とした。こ
のことで、ベアチップ部品のバンプの存在位置に対応す
る複数の突起を連結して配置した治具を用いたため、前
記の効果に加え、一度に多くの凹部形成加工をより容易
にできるとともに突起の位置精度を長く維持できる、ま
た複数の突起を連結した部分にベアチップ部品をセラミ
ック基板に固定する接着剤の分布量を制御する溝をセラ
ミック基板表面に同時に設けることで、接着剤による固
定を確実にすることもできる、セラミック基板の製造方
法とすることができる。また治具の加工も容易となる。
【００５５】さらに、前記押圧加工に、ベアチップ部品
のバンプの存在位置に対応する穴周辺の厚さを増した厚
膜ペーストの印刷版を用い、当該印刷版をそのままにし
て押圧加工をするセラミック基板の製造方法とした。こ
のことで、ベアチップ部品のバンプと接続する部分の導
体を、厚くして形成できるため、前記の効果に加え、立
体的により接触面積を拡大および導体抵抗を低下するこ
とができ、より接続信頼性を向上できるセラミック基板
の製造方法とすることができる。
【００５６】次に、前記治具を、セラミック基板の製造
工程の積層焼成加熱プレス金型として用いるセラミック
基板の製造方法とした。このことで、セラミック基板の
凹部形成と積層焼成との加工を同時にできるため、前記
の効果に加え、凹部形成と導体焼成との加工をシンプル
な工程で容易にできるセラミック基板の製造方法とする
ことができる。また凹形状も安定する。
【００５７】さらに、前記焼成前の機械加工を、セラミ
ック基板の厚膜ペーストの半硬化処理後の押圧加工によ
るセラミック基板の製造方法とした。このことで、厚膜
ペーストの半硬化後の押圧加工のため、前記の効果に加
え、厚膜ペーストの拡散を防止できるため、形成する導
体を精度の高いものにできるセラミック基板の製造方法
とすることができる。
【００５８】次に、前記治具を、加熱しながら厚膜ペー
ストを半硬化させて凹部を、形成するセラミック基板の
製造方法方法とした。このことで、厚膜ペーストの半硬
化と凹部形成とを同時にできるため、前記の効果に加
え、厚膜ペーストの拡散を防止して形成する導体を精度
の高いものにでき、さらに凹部形成と導体焼成との加工
をシンプルな工程で容易にできるセラミック基板の製造
方法とすることができる。
【００５９】また、前記厚膜ペースト印刷後の押圧加工
に、厚膜ペーストの印刷版を用い、当該印刷版をそのま
まにして、バンプの存在位置に対応する突起を配置した
治具を用いて押圧加工をするセラミック基板の製造方法
とした。このことで、印刷版をそのままにして押圧加工
をするため、前記の効果に加え、厚膜ペーストの拡散を
防止して形成する導体を精度の高いものにできるセラミ
ック基板の製造方法とすることができる。
【００６０】また、ベアチップ部品のバンプと接続する
導体を備える凹部を、セラミック基板の焼成後の機械加
工によって形成するセラミック基板の製造方法とした。
このことで、セラミック基板の焼成後の安定性の高い状
態で機械加工によって形成するため、前記の効果に加
え、安定した形状の凹部形成加工をできるセラミック基
板の製造方法とすることができる。
【００６１】さらに、前記焼成後の機械加工を、セラミ
ック基板の厚膜ペースト印刷前または導体層形成前に、
絶縁層の切削削去加工によるセラミック基板の製造方法
とした。このことで、ベアチップ部品のバンプと接続す
る部分の導体を厚くして、立体的に接触面積をより拡大
できるため、前記の効果に加え、より接続信頼性を向上
できるセラミック基板の製造方法とすることができる。
【００６２】また、前記焼成後の機械加工を、セラミッ
ク基板の厚膜ペースト焼成後または導体層形成後の導体
の切削加工によるセラミック基板の製造方法とした。こ
のことで、焼成後の機械加工によって形成するため、前
記の効果に加え、希望する安定した形状の凹部形成加工
をできるセラミック基板の製造方法とすることができ
る。
【００６３】さらに、導体層と絶縁層とを交互に積層す
る多層構造のセラミック基板においても、 各々の層の
形成工程で、ベアチップ部品のバンプと接続する導体を
備える凹部を、表面導体層もしくは表面絶縁層の焼成前
の機械加工、あるいは表面導体層もしくは表面絶縁層の
焼成後の機械加工によって形成するセラミック基板の製
造方法とした。このことで、導体層と絶縁層とを交互に
積層する多層構造のセラミック基板においても、各々の
層の形成工程で凹部を、表面導体層もしくは表面絶縁層
の焼成前の機械加工、あるいは表面導体層もしくは表面
絶縁層の焼成後の機械加工によって形成するため、前記
の効果に加え、ベアチップ部品のバンプと接続する部分
の導体を、深い凹部にでき、立体的に接触面積を拡大で
き、接続信頼性を向上できるセラミック基板の製造方法
とすることができる。
【００６４】また、ベアチップ部品のバンプと接続する
導体を備える凹部を、セラミック基板の導体層と絶縁層
との一括積層時もしくは一括積層後に機械加工によって
形成するセラミック基板の製造方法とした。このこと
で、導体層と絶縁層とを交互に積層する多層構造のセラ
ミック基板においても、セラミック基板の導体層と絶縁
層との一括積層時もしくは一括積層後に機械加工によっ
て形成するため、前記の効果に加え、ベアチップ部品の
バンプと接続する部分の導体を、より立体的に接触面積
を拡大でき、より接続信頼性を向上できるセラミック基
板の製造方法とすることができる。
【００６５】また、ベアチップ部品のバンプと接続する
導体を備える凹部を、セラミック基板の導体層あるいは
絶縁層の個別層の形成時に機械加工によって形成するセ
ラミック基板の製造方法とした。このことで、導体層と
絶縁層とを交互に積層する多層構造のセラミック基板に
おいても、セラミック基板の導体層あるいは絶縁層の個
別層の形成時に機械加工によって形成するため、前記の
効果に加え、ベアチップ部品のバンプと接続する部分の
導体を、自由に導体位置を設定できると共に、より立体
的に接触面積を拡大でき、より接続信頼性を向上できる
セラミック基板の製造方法とすることができる。
【００６６】次に、表面にベアチップ部品のバンプと接
続する導体を備える凹部を備えたセラミック基板とし
た。このことで、ベアチップ部品のバンプと接続する導
体を、セラミック基板の表面に形成した凹部に構成した
ため、前記の効果に加え、導電性弾性体を形成する工程
をオフラインで必要としない、製造工程がシンプルで生
産性の高いものにでき、そして接続信頼性を向上でき
る、ベアチップ実装のためのセラミック基板とすること
ができる。
【００６７】また、セラミック基板あるいは半導体パッ
ケージ表面の凹部の導体に、ベアチップ部品のバンプを
接続して構成した半導体装置とした。このことで、ベア
チップ部品のバンプと接続する部分の導体を、立体的に
接触面積を拡大できるため、前記の効果に加え、導電性
弾性体を形成する工程をオフラインで必要としない、製
造工程がシンプルで生産性の高いものにでき、そして接
続信頼性を向上できる半導体装置とすることができる。
【図面の簡単な説明】
【図１】本発明の原理図である。
【図２】本発明の第２実施例図である。
【図３】本発明の第３実施例図である。
【図４】本発明の第４実施例図である。
【図５】本発明の第５実施例図である。
【図６】本発明の第６実施例図である。
【図７】本発明の第７実施例図である。
【図８】本発明の第８実施例図である。
【図９】本発明の第９実施例図である。
【図１０】本発明の第１０実施例図である。
【図１１】本発明の第１１実施例図である。
【図１２】本発明の第１２実施例図である。
【図１３】本発明の第１３実施例図である。
【図１４】本発明の第１４実施例図である。
【図１５】本発明の第１５実施例図である。
【図１６】本発明の第１６実施例図である。
【図１７】本発明の第１７実施例図である。
【図１８】本発明の第１８実施例図である。
【図１９】本発明の第１９実施例図である。
【図２０】本発明の第２０実施例図である。
【図２１】従来例の実施例図である。
【符号の説明】
１ セラミック基板 ２ ベアチップ部品 ３ バンプ ４ 導体 ５ バイヤホール ６ 厚膜ペースト ７ 凹部 ８ 半導体パッケージ ９ 半導体装置 １０ 突起 １１ 治具 １２ 穴 １３ 印刷版 ２０ グリーンシート ２１ 穴 ２２ ドリル

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 ベアチップ部品の電極上にバンプを形成
    し、当該バンプを利用してプリント配線板にフェイスダ
    ウン接合してなるベアチップ部品の実装方法において、 ベアチップ部品（２）のバンプ（３）と接続するセラミ
    ック基板（１）の導体（４）を表面が凹形状となるよう
    に構成した、ことを特徴とするベアチップ実装方法。
  2. 【請求項２】 セラミック基板の製造方法において、 ベアチップ部品（２）のバンプ（３）と接続する導体
    （４）を備える凹部（７）を、セラミック基板（１）の
    焼成前に機械加工によって形成する、ことを特徴とする
    セラミック基板の製造方法。
  3. 【請求項３】 前記焼成前の機械加工を、セラミック基
    板（１）の厚膜ペースト（６）印刷前または導体層形成
    前の絶縁層の押圧加工による、ことを特徴とする請求項
    ２記載のセラミック基板の製造方法。
  4. 【請求項４】 前記焼成前の機械加工を、セラミック基
    板（１）の厚膜ペースト（６）印刷後または導体層形成
    後の導体層の押圧加工による、ことを特徴とする請求項
    ２記載のセラミック基板の製造方法。
  5. 【請求項５】 前記焼成前の機械加工を、絶縁層の機械
    加工を行った後形成された凹部（７）またはバイヤホー
    ル（５）に厚膜ペースト（６）を充填し、さらに厚膜ペ
    ースト（６）の押圧加工をする、ことを特徴とする請求
    項２記載のセラミック基板の製造方法。
  6. 【請求項６】 前記押圧加工に、ベアチップ部品（２）
    のバンプ（３）の存在位置に対応する突起（１０）を配
    置した治具（１１）を用いた、ことを特徴とする請求項
    ２ないし５のいずれか１項記載のセラミック基板の製造
    方法。
  7. 【請求項７】 前記押圧加工に、ベアチップ部品（２）
    のバンプ（３）の存在位置に対応する複数の突起（１
    ０）を連結して配置した治具（１１）を用いた、ことを
    特徴とする請求項２ないし５のいずれか１項記載のセラ
    ミック基板の製造方法。
  8. 【請求項８】 前記押圧加工に、ベアチップ部品（２）
    のバンプ（３）の存在位置に対応する穴（１２）周辺の
    厚さを増した厚膜ペースト（６）の印刷版（１３）を用
    い、当該印刷版（１３）をそのままにして押圧加工をす
    る、ことを特徴とする請求項２記載のセラミック基板の
    製造方法。
  9. 【請求項９】 前記治具（１１）を、セラミック基板の
    製造工程の積層焼成加熱プレス金型として用いる、こと
    を特徴とする請求項２ないし８のいずれか１項記載のセ
    ラミック基板の製造方法。
  10. 【請求項１０】 前記焼成前の機械加工を、厚膜ペース
    ト（６）の半硬化処理後の押圧加工による、ことを特徴
    とする請求項２ないし９のいずれか１項記載のセラミッ
    ク基板の製造方法。
  11. 【請求項１１】 前記治具（１１）を、加熱しながら厚
    膜ペースト（６）を半硬化させて、凹部（７）を形成す
    る、ことを特徴とする請求項２ないし９のいずれか１項
    記載のセラミック基板の製造方法。
  12. 【請求項１２】 前記厚膜ペースト（６）印刷後の押圧
    加工に、厚膜ペースト（６）の印刷版（１３）を用い、
    当該印刷版（１３）をそのままにして、バンプ（３）の
    存在位置に対応する突起（１０）を配置した治具（１
    １）を用いて押圧加工をする、ことを特徴とする請求項
    ２ないし１１のいずれか１項記載のセラミック基板の製
    造方法。
  13. 【請求項１３】 ベアチップ部品（２）のバンプ（３）
    と接続する導体（４）を備える凹部（７）を、セラミッ
    ク基板（１）の焼成後の機械加工によって形成する、こ
    とを特徴とするセラミック基板の製造方法。
  14. 【請求項１４】 前記焼成後の機械加工を、セラミック
    基板（１）の厚膜ペースト（６）印刷前または導体層形
    成前に、絶縁層の切削加工による、ことを特徴とする請
    求項１３記載のセラミック基板の製造方法。
  15. 【請求項１５】 前記焼成後の機械加工を、セラミック
    基板（１）の厚膜ペースト（６）焼成後または導体層形
    成後の導体（４）の切削加工による、ことを特徴とする
    請求項１３記載のセラミック基板の製造方法。
  16. 【請求項１６】 導体層と絶縁層とを交互に積層する多
    層構造のセラミック基板の製造方法において、 各々の層の形成工程で、ベアチップ部品（２）のバンプ
    （３）と接続する導体（４）を備える凹部（７）を、表
    面導体層もしくは表面絶縁層の焼成前の機械加工、ある
    いは表面導体層もしくは表面絶縁層の焼成後の機械加工
    によって形成する、ことを特徴とする請求項２ないし１
    ５のいずれか１項記載のセラミック基板の製造方法。
  17. 【請求項１７】 導体層と絶縁層とを一括して焼成する
    多層構造のセラミック基板の製造方法において、 ベアチップ部品（２）のバンプ（３）と接続する導体
    （４）を備える凹部（７）を、セラミック基板（１）の
    導体層と絶縁層との一括積層時もしくは一括積層後に機
    械加工によって形成する、ことを特徴とする請求項２な
    いし１６のいずれか１項記載のセラミック基板の製造方
    法。
  18. 【請求項１８】 ベアチップ部品（２）のバンプ（３）
    と接続する導体（４）を備える凹部（７）を、セラミッ
    ク基板（１）の導体層あるいは絶縁層の個別層の形成時
    に機械加工によって形成する、ことを特徴とする請求項
    ２ないし１６のいずれか１項記載のセラミック基板の製
    造方法。
  19. 【請求項１９】 表面にベアチップ部品（２）のバンプ
    （３）と接続する導体（４）を備える凹部（７）を備え
    た、ことを特徴とするセラミック基板。
  20. 【請求項２０】 セラミック基板（１）あるいは半導体
    パッケージ（８）表面の凹部（７）の導体（４）に、ベ
    アチップ部品（２）のバンプ（３）を接続して構成し
    た、ことを特徴とする半導体装置。
JP9287491A 1997-10-21 1997-10-21 ベアチップ実装方法およびセラミック基板の製造方法およびセラミック基板ならびに半導体装置 Pending JPH11121527A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9287491A JPH11121527A (ja) 1997-10-21 1997-10-21 ベアチップ実装方法およびセラミック基板の製造方法およびセラミック基板ならびに半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9287491A JPH11121527A (ja) 1997-10-21 1997-10-21 ベアチップ実装方法およびセラミック基板の製造方法およびセラミック基板ならびに半導体装置

Publications (1)

Publication Number Publication Date
JPH11121527A true JPH11121527A (ja) 1999-04-30

Family

ID=17718036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9287491A Pending JPH11121527A (ja) 1997-10-21 1997-10-21 ベアチップ実装方法およびセラミック基板の製造方法およびセラミック基板ならびに半導体装置

Country Status (1)

Country Link
JP (1) JPH11121527A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002009485A2 (en) * 2000-07-21 2002-01-31 Matsushita Electric Industrial Co., Ltd. Flip chip package, circuit board thereof and packaging method thereof
JP2007305740A (ja) * 2006-04-10 2007-11-22 Murata Mfg Co Ltd セラミック多層基板及びその製造方法
JP2008244180A (ja) * 2007-03-28 2008-10-09 Kyocera Corp 実装構造体およびその製造方法
US7811835B2 (en) 2004-08-05 2010-10-12 Fujitsu Limited Method for processing a base that includes connecting a first base to a second base with an insulating film
CN103281858A (zh) * 2013-05-28 2013-09-04 三星半导体(中国)研究开发有限公司 印刷电路板及其制造方法、倒装芯片封装件及其制造方法
CN103779304A (zh) * 2013-12-30 2014-05-07 三星半导体(中国)研究开发有限公司 焊料连接结构、其制造方法、表面安装结构和安装方法
WO2018042846A1 (ja) * 2016-08-30 2018-03-08 株式会社村田製作所 電子デバイス及び多層セラミック基板
JP2018160575A (ja) * 2017-03-23 2018-10-11 セイコーエプソン株式会社 検出装置
JP2021002563A (ja) * 2019-06-20 2021-01-07 株式会社デンソー 焼結シート、半導体装置、焼結シートの製造方法、半導体装置の製造方法
CN112885794A (zh) * 2021-01-15 2021-06-01 浪潮电子信息产业股份有限公司 一种pcb、pop封装散热结构及其制造方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002009485A2 (en) * 2000-07-21 2002-01-31 Matsushita Electric Industrial Co., Ltd. Flip chip package, circuit board thereof and packaging method thereof
JP2002043364A (ja) * 2000-07-21 2002-02-08 Matsushita Electric Ind Co Ltd フリップチップ実装体および実装方法
WO2002009485A3 (en) * 2000-07-21 2002-06-06 Matsushita Electric Ind Co Ltd Flip chip package, circuit board thereof and packaging method thereof
US6750132B2 (en) 2000-07-21 2004-06-15 Matsushita Electric Industrial Co., Ltd. Flip chip package, circuit board thereof and packaging method thereof
US7034389B2 (en) 2000-07-21 2006-04-25 Matsushita Electric Industrial Co., Ltd. Flip chip package, circuit board thereof and packaging method thereof
US7816180B2 (en) 2004-08-05 2010-10-19 Fujitsu Limited Method for processing a base that includes connecting a first base to a second base
US7811835B2 (en) 2004-08-05 2010-10-12 Fujitsu Limited Method for processing a base that includes connecting a first base to a second base with an insulating film
JP2007305740A (ja) * 2006-04-10 2007-11-22 Murata Mfg Co Ltd セラミック多層基板及びその製造方法
JP2008244180A (ja) * 2007-03-28 2008-10-09 Kyocera Corp 実装構造体およびその製造方法
CN103281858A (zh) * 2013-05-28 2013-09-04 三星半导体(中国)研究开发有限公司 印刷电路板及其制造方法、倒装芯片封装件及其制造方法
CN103779304A (zh) * 2013-12-30 2014-05-07 三星半导体(中国)研究开发有限公司 焊料连接结构、其制造方法、表面安装结构和安装方法
WO2018042846A1 (ja) * 2016-08-30 2018-03-08 株式会社村田製作所 電子デバイス及び多層セラミック基板
CN109644559A (zh) * 2016-08-30 2019-04-16 株式会社村田制作所 电子器件以及多层陶瓷基板
JPWO2018042846A1 (ja) * 2016-08-30 2019-06-24 株式会社村田製作所 電子デバイス及び多層セラミック基板
JP2018160575A (ja) * 2017-03-23 2018-10-11 セイコーエプソン株式会社 検出装置
JP2021002563A (ja) * 2019-06-20 2021-01-07 株式会社デンソー 焼結シート、半導体装置、焼結シートの製造方法、半導体装置の製造方法
US11557563B2 (en) 2019-06-20 2023-01-17 Denso Corporation Sinter sheet, semiconductor device and manufacturing method thereof
CN112885794A (zh) * 2021-01-15 2021-06-01 浪潮电子信息产业股份有限公司 一种pcb、pop封装散热结构及其制造方法

Similar Documents

Publication Publication Date Title
JP4208631B2 (ja) 半導体装置の製造方法
JP5089880B2 (ja) 配線基板内蔵用キャパシタ、キャパシタ内蔵配線基板及びその製造方法
JP2996510B2 (ja) 電子回路基板
US5831833A (en) Bear chip mounting printed circuit board and a method of manufacturing thereof by photoetching
TW444529B (en) Multilayered circuit board for semiconductor chip module, and method of manufacturing the same
JP2010534950A (ja) 金属ベースパッケージ基板とこれを利用した３次元多層パッケージモジュールおよびその製造方法
CN100380653C (zh) 半导体器件及其制造方法
JPH11121527A (ja) ベアチップ実装方法およびセラミック基板の製造方法およびセラミック基板ならびに半導体装置
AU1406000A (en) Device for electronic packaging, pin jig fixture
US20040007770A1 (en) Semiconductor-mounting substrate used to manufacture electronic packages, and production process for producing such semiconductor-mounting substrate
JP2021530098A (ja) 半導体チップ積層配置、およびそのような半導体チップ積層配置を製造するための半導体チップ
JP2715934B2 (ja) 多層印刷配線基板装置及びその製造方法
JP4750541B2 (ja) 配線基板内蔵用ビアアレイキャパシタ、ビアアレイキャパシタ内蔵配線基板及びその製造方法
CN112951796B (zh) 多层3d箔封装
JP2011066078A (ja) 回路モジュールおよびその製造方法
US8125074B2 (en) Laminated substrate for an integrated circuit BGA package and printed circuit boards
JP4841234B2 (ja) ビアアレイキャパシタ内蔵配線基板の製造方法
JP2000068149A (ja) 積層電子部品及びその製造方法
JP2001223289A (ja) リードフレームと、その製造方法と、半導体集積回路装置と、その製造方法
JP2002084108A (ja) 伝送線路チップとその製造方法及びマルチチップモジュール
JPH06310861A (ja) セラミック多層基板におけるサーマルビアの形成方法
JP2002016357A (ja) 多層配線基板の製造方法及び半導体装置
JP2817553B2 (ja) 半導体パッケージ構造及びその製造方法
JP2793446B2 (ja) 多層セラミック基板の積層プレス方法
JP2003234451A (ja) 半導体装置およびその製造方法