JP2021002563A - 焼結シート、半導体装置、焼結シートの製造方法、半導体装置の製造方法 - Google Patents

焼結シート、半導体装置、焼結シートの製造方法、半導体装置の製造方法 Download PDF

Info

Publication number
JP2021002563A
JP2021002563A JP2019114680A JP2019114680A JP2021002563A JP 2021002563 A JP2021002563 A JP 2021002563A JP 2019114680 A JP2019114680 A JP 2019114680A JP 2019114680 A JP2019114680 A JP 2019114680A JP 2021002563 A JP2021002563 A JP 2021002563A
Authority
JP
Japan
Prior art keywords
sintered
semiconductor chip
joined
convex portion
concave portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019114680A
Other languages
English (en)
Other versions
JP7238621B2 (ja
Inventor
朝仁 岩重
Tomohito Iwashige
朝仁 岩重
克也 熊谷
Katsuya Kumagai
克也 熊谷
遠藤　剛
Takeshi Endo
剛 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2019114680A priority Critical patent/JP7238621B2/ja
Priority to US16/902,584 priority patent/US11557563B2/en
Publication of JP2021002563A publication Critical patent/JP2021002563A/ja
Application granted granted Critical
Publication of JP7238621B2 publication Critical patent/JP7238621B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/275—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/27505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/2783—Reworking, e.g. shaping
    • H01L2224/2784—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H01L2224/29018—Shape in side view comprising protrusions or indentations
    • H01L2224/29019—Shape in side view comprising protrusions or indentations at the bonding interface of the layer connector, i.e. on the surface of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29238—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29239—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29238—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29247—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/3207—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75315—Elastomer inlay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/83141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8334—Bonding interfaces of the layer connector
    • H01L2224/83345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8336—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/83365—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors

Abstract

【課題】半導体チップが破壊されることを抑制する。【解決手段】表面２０ａ側に凸部２１を有する半導体チップ２０の表面３０ａ側と被接合部材３０との間に配置される焼結部材６０を構成する焼結シートにおいて、半導体チップの表面２０側と対向する一面６０ａ側に、半導体チップ２０の凸部２１に対応する凹部６１を形成する。【選択図】図１

Description

本発明は、焼結シート、半導体装置、焼結シートの製造方法、半導体装置の製造方法に関する。
従来より、半導体チップと被接合部材との間に加圧焼結体で構成される焼結部材が配置された半導体装置が提案されている（例えば、非特許文献１参照）。具体的には、半導体チップは、ＭＯＳＦＥＴ素子やＩＧＢＴ素子等の半導体素子が形成されたものである。ＭＯＳＦＥＴは、Metal Oxide Semiconductor Field Effect Transistorの略であり、ＩＧＢＴは、Insulated Gate Bipolar Transistorの略である。そして、半導体チップには、表面側に電極パッドが形成されると共にゲート配線等が形成されている。このため、半導体チップの表面側は、表面電極およびゲート配線等によって構成される凸部が形成された状態となっている。また、半導体チップには、裏面側に電極パッドが形成されている。
そして、被接合部材には、半導体チップと対向する側の面のうちの凸部と対向する部分に溝部が形成されている。
このような半導体装置では、半導体チップと被接合部材との間に加圧焼結体で構成される焼結部材が配置されているため、例えば、半導体チップと被接合部材との間にはんだを配置した場合と比較して、熱伝導性を向上できる。つまり、半導体チップから被接合部材への放熱性を向上できる。
このような半導体装置は、次のように製造される。すなわち、被接合部材として、半導体チップの凸部に対応する溝部が形成されたものを用意する。次に、被接合部材のうちの溝部が形成された部分と異なる部分に、焼結部材を構成するための焼結シートを配置する。続いて、半導体チップ上に、凸部と被接合部材の溝部とが対向するように、焼結シートを介して被接合部材を配置する。その後、加熱、加圧することにより、焼結シートから焼結部材を構成しつつ、半導体チップと被接合部材とを接合する。なお、焼結部材は、焼結シートが加圧されて構成されるため、加圧焼結体となる。
この際、被接合部材には、溝部が形成されているため、加圧した際、半導体チップの凸部に応力が集中することを抑制できる。このため、半導体チップが破壊されることを抑制できる。
Gustavo Greca, Paul Salerno, Jeffrey Durham, Francois Le Henaff, Jean Claude Harel, Johan Hamelink, Weikun He著、「View All Authors Double Side Sintered IGBT 650V/ 200A in a TO-247 Package for Extreme Performance and Reliability」、Electronics Packaging Technology Conference予稿集、２０１６年
しかしながら、上記半導体装置の製造方法では、半導体チップと接合される被接合部材に対してそれぞれ溝部を形成しなければならず、製造工程が複雑になり易く、量産化が困難になる可能性がある。このため、近年では、半導体チップが破壊されることを抑制できる別の構成が望まれている。
本発明は上記点に鑑み、半導体チップが破壊されることを抑制できる焼結シート、半導体装置、焼結シートの製造方法、半導体装置の製造方法を提供することを目的とする。
上記目的を達成するための請求項１は、表面（２０ａ）側に凸部（２１）を有する半導体チップ（２０）の表面側と被接合部材（３０、４０）との間に配置される焼結部材（６０）を構成する焼結シートであって、半導体チップの表面側と対向する一面（６０ａ）側に、半導体チップの凸部に対応する凹部（６１）が形成されている。
これによれば、半導体チップの表面上に焼結シートを介して被接合部材を配置し、加熱、加圧することによって焼結シートから焼結部材を構成すると共に当該焼結部材を介して半導体チップと被接合部材とを接合する際、焼結シートに形成された凹部により、半導体チップの凸部に応力が集中することを抑制できる。したがって、半導体チップが破壊されることを抑制できる。
また、請求項２は、半導体チップ（２０）と被接合部材（３０、４０）とが焼結部材（６０）を介して接合された半導体装置であって、表面（２０ａ）側に凸部（２１）を有する半導体チップと、被接合部材と、半導体チップの表面側と被接合部材との間に配置され、半導体チップと被接合部材とを接合する焼結部材と、を備え、焼結部材は、半導体チップの表面側と対向する一面（６０ａ）側に、半導体チップの凸部に対応する凹部（６１）が形成されている。
これによれば、焼結部材に凹部が形成されているため、凹部によって半導体チップの凸部に応力が集中することを抑制できる。したがって、半導体チップが破壊されることを抑制できる。
また、請求項７は、表面（２０ａ）側に凸部（２１）を有する半導体チップ（２０）の表面側と被接合部材（３０、４０）との間に配置される焼結部材（６０）を構成する焼結シートの製造方法であって、一面（２００ａ）側に、凸部に対応する凹部形成用凸部（２０１）が形成された治具（２００）を用意することと、治具の一面に、焼結材料（６１０）を配置することと、焼結材料に被接合部材を接触させ、加熱しながら被接合部材を加圧することにより、被接合部材に、凹部形成用凸部に対応する凹部が形成された焼結材料を転写することと、を行う。
これによれば、半導体チップの表面上に焼結シートを介して被接合部材を配置し、加熱、加圧することによって焼結シートから焼結部材を構成すると共に当該焼結部材を介して半導体チップと被接合部材とを接合する際、焼結シートに形成された凹部により、半導体チップの凸部に応力が集中することを抑制できる焼結シートを製造できる。つまり、半導体チップが破壊されることを抑制した焼結シートを製造できる。また、このような焼結シートは、共通の治具を用いて容易に量産化できるため、製造工程が複雑になることも抑制できる。
また、請求項８は、半導体チップ（２０）と被接合部材（３０、４０）とが焼結部材（５２）を介して接合された半導体装置の製造方法であって、表面（２０ａ）側に凸部（２１）を有する半導体チップを用意することと、一面（２００ａ）側に、凸部に対応する凹部形成用凸部（２０１）が形成された治具（２００）を用意することと、治具の一面に、焼結材料（６１０）を配置することと、焼結材料に被接合部材を接触させ、加熱しながら被接合部材を加圧することにより、被接合部材に、凹部形成用凸部に対応する凹部が形成された焼結材料を転写して焼結シート（６００）を配置することと、半導体チップの表面側に、凸部と凹部とが対向するように、焼結シートを介して被接合部材を配置することと、加熱しながら加圧することにより、焼結シートから焼結部材を構成して半導体チップと被接合部材とを接合することと、を行う。
これによれば、焼結シートから焼結部材を構成すると共に当該焼結部材を介して半導体チップと被接合部材とを接合する際、凹部により、半導体チップの凸部に応力が集中することを抑制した半導体装置を製造できる。つまり、半導体チップが破壊されることを抑制した半導体装置を製造できる。また、焼結シートは、共通の治具を用いて容易に量産化できるため、製造工程が複雑になることも抑制できる。
なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。
第１実施形態における半導体装置を示す断面図である。 凸部および凹部の関係と熱伝導性の関係とに関する実験結果のうちの熱伝導性がはんだ以上となる結果を示す図である。 凸部および凹部の関係と熱伝導性の関係とに関する実験結果のうちの熱伝導性がはんだ未満となる結果を示す図である。 図１に示す半導体装置の製造工程を示す断面図である。 図４Ａに続く半導体装置の製造工程を示す断面図である。 図４Ｂに続く半導体装置の製造工程を示す断面図である。 図４Ｃに続く半導体装置の製造工程を示す断面図である。 図４Ｄに続く半導体装置の製造工程を示す断面図である。 図４Ｅに続く半導体装置の製造工程を示す断面図である。 図４Ｆに続く半導体装置の製造工程を示す断面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
（第１実施形態）
第１実施形態について説明する。本実施形態の半導体装置は、第１支持部材１０、半導体チップ２０、ターミナル３０、第２支持部材４０等を備えた構成されている。また、半導体装置は、下層焼結部材５０、中層焼結部材６０、上層焼結部材７０を備えた構成とされている。
第１支持部材１０は、例えば、Ｃｕ（銅）等で構成されるヒートシンクとしての板状部材１１と、一面１０ａ側に形成されたＮｉＡｕ（ニッケル金）メッキ膜等で構成されたメッキ膜１２とを有する構成とされている。
半導体チップ２０は、シリコンや炭化珪素シリコン等を用いて構成されており、例えば、ＭＯＳＦＥＴ素子やＩＧＢＴ素子等の半導体素子が形成されている。そして、半導体チップ２０は、表面２０ａと裏面２０ｂと間に電流が流れるように、表面２０ａ側に表面電極およびゲート配線等が形成され、裏面２０ｂ側に裏面電極が形成されている。
なお、半導体チップ２０の表面２０ａ側は、表面電極とゲート配線等の異なる部材が形成されているため、平坦な状態となっておらず、凸部２１が形成された状態となっている。一方、半導体チップ２０の裏面２０ｂ側は、全体的に裏面電極が形成されるため、平坦な状態となっている。以下では、半導体チップ２０の表面２０ａ側の凸部２１を、単に半導体チップ２０の凸部２１ともいう。
そして、半導体チップ２０は、第１支持部材１０の一面１０ａ上に、裏面２０ｂが一面１０ａと対向する状態で、下層焼結部材５０を介して配置されている。
ターミナル３０は、中層焼結部材６０を介して半導体チップ２０の表面２０ａ側に配置されており、銅等で構成されてブロック状とされている。なお、ターミナル３０には、半導体チップ２０の凸部２１に対応する溝部等は形成されていない。また、本実施形態では、ターミナル３０が被接合部材に相当している。
第２支持部材４０は、上層焼結部材７０を介してターミナル３０上に配置されている。そして、第２支持部材４０は、例えば、Ｃｕ等で構成されるヒートシンクとしての板状部材４１と、第１支持部材１０と対向する一面４０ａ側に形成されたＮｉＡｕメッキ膜等で構成されたメッキ膜４２を有する構成とされている。
以上が本実施形態における半導体装置の構成である。そして、本実施形態では、下層焼結部材５０、中層焼結部材６０、および上層焼結部材７０は、それぞれ焼結シートが加圧焼結された加圧焼結体で構成されている。なお、本実施形態では、下層焼結部材５０、中層焼結部材６０、および上層焼結部材７０は、銀シートが加圧焼結された銀の加圧焼結体で構成されている。
次に、本実施形態における中層焼結部材６０の具体的な構成について説明する。中層焼結部材６０は、上記のように半導体チップ２０の表面２０ａ側に配置されている。そして、中層焼結部材６０は、半導体チップ２０側の一面６０ａに、半導体チップ２０の凸部２１に対応する凹部６１が形成されている。言い換えると、中層焼結部材６０は、半導体チップ２０側の一面６０ａに、半導体チップ２０の凸部２１に沿った凹部６１が形成されている。
そして、中層焼結部材６０は、凹部６１の底面とターミナル３０との間に位置する部分が当該部分と異なる部分より、焼結密度が小さくなっている。なお、当該部分と異なる部分とは、言い換えると、半導体チップ２０の表面２０ａと接触する部分と、第２支持部材４０の一面４０ａと接触する部分との間の部分のことである。
本実施形態では、中層焼結部材６０がこのような構成とされていることにより、具体的には後述するが、中層焼結部材６０を構成する際、凹部６１が形成されていない場合と比較して、半導体チップ２０の凸部２１に応力が集中することを抑制できる。
そして、本発明者らは、中層焼結部材６０に形成する凹部６１について鋭意検討を行い、図２および図３に示す実験結果を得た。なお、半導体チップ２０の凸部２１は、表面２０ａの面方向における所定方向に沿って適宜引き回されており、以下では、凸部２１の延設方向と交差（すなわち、直交）する方向であり、半導体チップ２０の面方向に沿った方向の長さを幅ともいう。同様に、凹部６１についても、凹部６１の延設方向と交差（すなわち、直交）する方向であり、中層焼結部材６０の面方向に沿った方向の長さを幅ともいう。
そして、図２および図３に示されるように、凸部２１の幅に対する凹部６１の幅の割合（以下では、単に凹部６１の幅の割合ともいう）は、３００％以下では、熱伝導性がはんだ以上となる。しかしながら、凹部６１の幅の割合は、４００％となると、熱伝導性がはんだより低くなる。つまり、中層焼結部材６０は、凹部６１の幅の割合が３００％より大きくなると、はんだより放熱性が悪くなる可能性がある。このため、本実施形態では、凹部６１は、幅の割合が３００％以下となるように構成されている。
なお、中層焼結部材６０の熱伝導性は、主に中層焼結部材６０と半導体チップ２０との接触面積に依存する。このため、凸部２１の高さに対する凹部６１の深さの割合（以下では、単に凹部６１の深さの割合ともいう）の影響は、凹部６１の幅の割合の影響より小さい。すなわち、図３に示されるように、例えば、凹部６１の幅の割合が４００％である場合には、凹部６１の深さの割合が１００％であったとしても、はんだより熱伝導性が低くなってしまう。なお、凹部６１の深さの割合が１００％であるとは、凹部６１の底面が凸部２１の先端と接触している状態のことである。
また、中層焼結部材６０に凹部６１が形成されることによって凸部２１に応力が集中することを抑制できるが、凹部６１を構成する壁面と凸部２１とが離れている（すなわち、凹部６１と凸部２１とが接触していない）方が凸部２１に応力が集中され難い。このため、本実施形態では、凹部６１は、凸部２１と接触しない大きさとされている。つまり、本実施形態では、凹部６１の幅の割合は、１００％より大きく、かつ３００％以下とされ、凹部６１の深さの割合は、１００％より大きくされている。
次に、上記半導体装置の製造方法について、図４Ａ〜図４Ｆを参照しつつ説明する。
まず、図４Ａに示されるように、一面１０ａにメッキ膜１２が形成された第１支持部材１０を用意する。そして、一面１０ａ上に、シート状の下層焼結シート５００を介して半導体チップ２０を配置する。
なお、半導体チップ２０は、表面２０ａ側に凸部２１が形成され、裏面２０ｂ側が第１支持部材１０と対向するように配置される。また、下層焼結シート５００は、焼結されることで下層焼結部材５０を構成するものであり、本実施形態では、銀シートが用いられる。同様に、後述する中層焼結シート６００は、焼結されることで中層焼結部材６０を構成するものである。また、後述する上層焼結シート７００は、焼結されることで上層焼結部材７０を構成するものである。
次に、図４Ｂに示されるように、半導体チップ２０を覆うように、第１支持部材１０上に緩衝部材１１０を配置する。そして、加熱しつつ、緩衝部材１１０を介して加圧装置１２０で下層焼結シート５００を加圧することにより、下層焼結シート５００から下層焼結部材５０を構成する。なお、この工程では、半導体チップの表面２０ａ側も加圧されるが、緩衝部材１１０により、半導体チップ２０の凸部２１に応力が集中することが抑制される。
続いて、図４Ｃに示されるように、一面２００ａに、半導体チップ２０の凸部２１に対応する凹部形成用凸部２０１が形成された治具２００を用意する。そして、治具２００の一面２００ａに、後述する中層焼結シート６００を構成するための焼結材料６１０を配置する。本実施形態では、焼結材料６１０は、銀シートが用いられる。
なお、凹部形成用凸部２０１は、中層焼結部材６０に上記凹部６１が構成されるようにするものであり、上記凹部６１が構成されるように寸法が設計されている。すなわち、凹部形成用凸部２０１は、本実施形態では、中層焼結部材６０に構成される凹部６１の幅の割合が１００％より大きく、かつ３００％以下となり、凹部６１の深さの割合が１００％より大きくなるように寸法が設計されている。
そして、加圧装置１２０でターミナル３０を支持しつつ当該ターミナル３０を焼結材料６１０に接触させ、加熱しながら加圧する。なお、この工程は、例えば、１３０〜１８０℃程度に加熱しつつ、３〜５ＭＰａで加圧することで行われる。また、加圧装置１２０でのターミナル３０の支持は、例えば、加圧装置１２０に吸着機構を備え、ターミナル３０を吸着することによって実現される。
その後、図４Ｄに示されるように、ターミナル３０を治具２００の上方に引き上げることにより、ターミナル３０に焼結材料６１０が転写されて中層焼結シート６００が配置された状態とする。この際、治具２００には凹部形成用凸部２０１が形成されているため、ターミナル３０には、凹部形成用凸部２０１に対応する凹部６１が形成された中層焼結シート６００が転写された状態となる。つまり、ターミナル３０には、半導体チップ２０の凸部２１に対応する凹部６１が形成された中層焼結シート６００が転写された状態となっている。
そして、図４Ｅに示されるように、半導体チップ２０の表面２０ａ上に、中層焼結シート６００の凹部６１と半導体チップ２０の凸部２１とが対向するように、中層焼結シート６００を介してターミナル３０を配置する。そして、加熱しながら加圧装置１２０で加圧することにより、中層焼結シート６００から中層焼結部材６０を構成しつつ、半導体チップ２０とターミナル３０とを中層焼結部材６０を介して接合する。
この際、中層焼結シート６００には、凹部６１が形成されている。そして、中層焼結シート６００は、凹部６１が半導体チップ２０の凸部２１と対向するように配置される。このため、中層焼結シート６００を加熱、加圧して中層焼結部材６０を構成する際、半導体チップ２０の凸部２１に応力が集中することを抑制でき、半導体チップ２０が破壊されることを抑制できる。
また、中層焼結シート６００には凹部６１が形成されているため、凹部６１の底面とターミナル３０との間に位置する部分は、当該部分と異なる部分より、印加される加圧力が小さくなる。このため、中層焼結部材６０は、凹部６１の底面とターミナル３０との間に位置する部分は、当該部分と異なる部分より、焼結密度が小さくなる。
その後、図４Ｆに示されるように、ターミナル３０上に上層焼結シート７００を介して第２支持部材４０を配置する。そして、図４Ｇに示されるように、加熱しながら加圧装置１２０で加圧することにより、上層焼結シート７００から上層焼結部材７０を構成すると共にターミナル３０と第２支持部材４０とを上層焼結部材７０を介して接合する。これにより、上記図１に示す半導体装置が製造される。
以上説明したように、本実施形態では、中層焼結シート６００には、半導体チップ２０の凸部２１に対応する凹部６１が形成されている。そして、半導体チップ２０の表面２０ａ上に、中層焼結シート６００の凹部６１と半導体チップ２０の凸部２１とが対向するように中層焼結シート６００を配置し、加熱、加圧することで中層焼結部材６０を構成している。このため、中層焼結シート６００に凹部６１が形成されていない場合と比較して、半導体チップ２０の凸部２１に応力が集中することを抑制でき、半導体チップ２０が破壊されることを抑制できる。
また、本実施形態では、凹部６１の幅の割合は、３００％以下とされている。このため、中層焼結部材６０の熱伝導性がはんだより低くなることを抑制できる。つまり、半導体チップ２０の放熱性が低下することを抑制できる。
さらに、本実施形態では、一面２００ａに凹部形成用凸部２０１が形成された治具２００を１つ用意すればよい。このため、製造工程が複雑になることを抑制できると共に、量産化を容易にできる。
（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
例えば、上記第１実施形態において、焼結材料６１０は、銀で構成されるのではなく、銅で構成されていてもよい。つまり、中層焼結部材６０は、銀の加圧焼結体ではなく、銅の加圧焼結体で構成されていてもよい。また、焼結材料６１０は、シート状ではなく、銀粒子や銅粒子をアルコールやエチレングリコール等の溶剤に混入することで構成したペーストであってもよい。
そして、第１実施形態において、第１支持部材１０および第２支持部材４０は、ＤＢＣ（Direct Bonded Copperの略）基板や、ＡＭＣ（Active Metal brazed Copperの略）基板等で構成されていてもよい。
また、上記第１実施形態において、ターミナル３０を備えない構成としてもよい。すなわち、半導体装置は、半導体チップ２０の表面２０ａ側が中層焼結部材６０を介して第２支持部材４０と接合される構成としてもよい。この場合は、第２支持部材４０が被実装部材に相当する。
さらに、上記第１実施形態において、中層焼結部材６０に凸部２１に対応する凹部６１が形成されていれば、例えば、凹部６１は、凸部２１と接触するように構成されていてもよい。また、凹部６１の幅の割合は、３００％より大きくされていてもよい。このような半導体装置としても、凹部６１が形成されていることにより、凹部６１が形成されていない場合と比較すれば、凸部２１に応力が集中することを抑制できる。
２０ 半導体チップ
２０ａ 表面
６０ 中層焼結部材
６０ａ 一面
６１ 凹部

Claims (8)

  1. 表面（２０ａ）側に凸部（２１）を有する半導体チップ（２０）の前記表面側と被接合部材（３０、４０）との間に配置される焼結部材（６０）を構成する焼結シートであって、
    前記半導体チップの表面側と対向する一面（６０ａ）側に、前記半導体チップの凸部に対応する凹部（６１）が形成されている焼結シート。
  2. 半導体チップ（２０）と被接合部材（３０、４０）とが焼結部材（６０）を介して接合された半導体装置であって、
    表面（２０ａ）側に凸部（２１）を有する前記半導体チップと、
    前記被接合部材と、
    前記半導体チップの表面側と前記被接合部材との間に配置され、前記半導体チップと前記被接合部材とを接合する前記焼結部材と、を備え、
    前記焼結部材は、前記半導体チップの表面側と対向する一面（６０ａ）側に、前記半導体チップの凸部に対応する凹部（６１）が形成されている半導体装置。
  3. 前記焼結部材は、前記凹部の底面と前記被接合部材との間に位置する部分が、当該部分と異なる部分より、焼結密度が小さくなっている請求項２に記載の半導体装置。
  4. 前記半導体チップは、前記凸部が所定方向に沿って延設されており、
    前記凸部の延設方向と交差する方向であり、前記半導体チップの面方向に沿った方向の長さを幅とすると、
    前記凸部の幅に対する前記凹部の幅の割合は、３００％以下とされている請求項２または３に記載の半導体装置。
  5. 前記焼結部材は、前記凹部を構成する壁面が前記凸部と離れている請求項２ないし４のいずれか１つに記載の半導体装置。
  6. 前記焼結部材は、銀焼結体、または銅焼結体である請求項２ないし５のいずれか１つに記載の半導体装置。
  7. 表面（２０ａ）側に凸部（２１）を有する半導体チップ（２０）の前記表面側と被接合部材（３０、４０）との間に配置される焼結部材（６０）を構成する焼結シートの製造方法であって、
    一面（２００ａ）側に、前記凸部に対応する凹部形成用凸部（２０１）が形成された治具（２００）を用意することと、
    前記治具の一面に、焼結材料（６１０）を配置することと、
    前記焼結材料に前記被接合部材を接触させ、加熱しながら前記被接合部材を加圧することにより、前記被接合部材に、前記凹部形成用凸部に対応する凹部が形成された前記焼結材料を転写することと、を行う焼結シートの製造方法。
  8. 半導体チップ（２０）と被接合部材（３０、４０）とが焼結部材（５２）を介して接合された半導体装置の製造方法であって、
    表面（２０ａ）側に凸部（２１）を有する前記半導体チップを用意することと、
    一面（２００ａ）側に、前記凸部に対応する凹部形成用凸部（２０１）が形成された治具（２００）を用意することと、
    前記治具の一面に、焼結材料（６１０）を配置することと、
    前記焼結材料に前記被接合部材を接触させ、加熱しながら前記被接合部材を加圧することにより、前記被接合部材に、前記凹部形成用凸部に対応する凹部が形成された前記焼結材料を転写して焼結シート（６００）を配置することと、
    前記半導体チップの表面側に、前記凸部と前記凹部とが対向するように、前記焼結シートを介して前記被接合部材を配置することと、
    加熱しながら加圧することにより、前記焼結シートから前記焼結部材を構成して前記半導体チップと前記被接合部材とを接合することと、を行う半導体装置の製造方法。
JP2019114680A 2019-06-20 2019-06-20 半導体装置、焼結シートの製造方法、半導体装置の製造方法 Active JP7238621B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019114680A JP7238621B2 (ja) 2019-06-20 2019-06-20 半導体装置、焼結シートの製造方法、半導体装置の製造方法
US16/902,584 US11557563B2 (en) 2019-06-20 2020-06-16 Sinter sheet, semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019114680A JP7238621B2 (ja) 2019-06-20 2019-06-20 半導体装置、焼結シートの製造方法、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2021002563A true JP2021002563A (ja) 2021-01-07
JP7238621B2 JP7238621B2 (ja) 2023-03-14

Family

ID=73995118

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019114680A Active JP7238621B2 (ja) 2019-06-20 2019-06-20 半導体装置、焼結シートの製造方法、半導体装置の製造方法

Country Status (2)

Country Link
US (1) US11557563B2 (ja)
JP (1) JP7238621B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1117050A (ja) * 1997-06-20 1999-01-22 Matsushita Electric Ind Co Ltd 回路基板及び回路基板の製造方法
JPH11121527A (ja) * 1997-10-21 1999-04-30 Pfu Ltd ベアチップ実装方法およびセラミック基板の製造方法およびセラミック基板ならびに半導体装置
JP2014157926A (ja) * 2013-02-15 2014-08-28 National Institute Of Advanced Industrial & Technology 接合方法及び半導体モジュールの製造方法
JP2017005037A (ja) * 2015-06-08 2017-01-05 三菱電機株式会社 電力用半導体装置
JP2018026417A (ja) * 2016-08-09 2018-02-15 三菱電機株式会社 電力用半導体装置
JP2018190936A (ja) * 2017-05-11 2018-11-29 富士電機株式会社 金属接合体、金属接合体の製造方法、半導体装置および半導体装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001138041A (ja) 1999-11-09 2001-05-22 Mitsubishi Materials Corp 焼結金属接合体の製造方法
US9589860B2 (en) * 2014-10-07 2017-03-07 Nxp Usa, Inc. Electronic devices with semiconductor die coupled to a thermally conductive substrate

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1117050A (ja) * 1997-06-20 1999-01-22 Matsushita Electric Ind Co Ltd 回路基板及び回路基板の製造方法
JPH11121527A (ja) * 1997-10-21 1999-04-30 Pfu Ltd ベアチップ実装方法およびセラミック基板の製造方法およびセラミック基板ならびに半導体装置
JP2014157926A (ja) * 2013-02-15 2014-08-28 National Institute Of Advanced Industrial & Technology 接合方法及び半導体モジュールの製造方法
JP2017005037A (ja) * 2015-06-08 2017-01-05 三菱電機株式会社 電力用半導体装置
JP2018026417A (ja) * 2016-08-09 2018-02-15 三菱電機株式会社 電力用半導体装置
JP2018190936A (ja) * 2017-05-11 2018-11-29 富士電機株式会社 金属接合体、金属接合体の製造方法、半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US11557563B2 (en) 2023-01-17
US20200402944A1 (en) 2020-12-24
JP7238621B2 (ja) 2023-03-14

Similar Documents

Publication Publication Date Title
JP6632686B2 (ja) 半導体装置および半導体装置の製造方法
CN108475666B (zh) 功率模块
JP2003017627A (ja) セラミックス回路基板およびそれを用いた半導体モジュール
US11721612B2 (en) Semiconductor device with connecting member for electrode and method of manufacturing
JP2019110317A (ja) 電力用半導体装置
TW201125087A (en) Resin-sealed semiconductor device and method of manufacturing the same
JP6041262B2 (ja) 半導体モジュール
TW201041496A (en) A manufacturing method of circuit board module equipped with heat sink, and its product
JP6448388B2 (ja) 電力用半導体装置
JP2015177182A (ja) パワーモジュール
CN110970325A (zh) 一种提供电连接的装置和一种形成半导体器件的方法
JP7238985B2 (ja) 半導体装置及び半導体装置の製造方法
JP7238621B2 (ja) 半導体装置、焼結シートの製造方法、半導体装置の製造方法
US20220359229A1 (en) Semiconductor device and method for manufacturing the semiconductor device
JP2014032985A (ja) 半導体装置およびその製造方法
WO2022113617A1 (ja) 半導体装置
JP2016086003A (ja) パワー半導体装置の製造方法
US11101246B2 (en) Semiconductor device having chips attached to support members through silver sintered bodies with particles
JP5418654B2 (ja) 半導体装置
JP6819385B2 (ja) 半導体装置の製造方法
JP2021027288A (ja) 半導体装置及び半導体装置の製造方法
CN212209480U (zh) 一种功率器件
JP2015164167A (ja) 回路基板、その製造方法、および電子装置
JP7322467B2 (ja) 半導体装置
WO2016171122A1 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210929

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230213

R151 Written notification of patent or utility model registration

Ref document number: 7238621

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151