JP2014157926A - 接合方法及び半導体モジュールの製造方法 - Google Patents

接合方法及び半導体モジュールの製造方法 Download PDF

Info

Publication number
JP2014157926A
JP2014157926A JP2013027968A JP2013027968A JP2014157926A JP 2014157926 A JP2014157926 A JP 2014157926A JP 2013027968 A JP2013027968 A JP 2013027968A JP 2013027968 A JP2013027968 A JP 2013027968A JP 2014157926 A JP2014157926 A JP 2014157926A
Authority
JP
Japan
Prior art keywords
bonding agent
electrode
module substrate
semiconductor chip
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013027968A
Other languages
English (en)
Other versions
JP6168586B2 (ja
Inventor
Fumiki Kato
史樹 加藤
Hiroshi Nakagawa
博 仲川
Fengqun Lang
豊群 郎
Hiroshi Sato
弘 佐藤
Hiroshi Yamaguchi
浩 山口
Toshinori Kogashiwa
俊典 小柏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tanaka Kikinzoku Kogyo KK
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Tanaka Kikinzoku Kogyo KK
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tanaka Kikinzoku Kogyo KK, National Institute of Advanced Industrial Science and Technology AIST filed Critical Tanaka Kikinzoku Kogyo KK
Priority to JP2013027968A priority Critical patent/JP6168586B2/ja
Publication of JP2014157926A publication Critical patent/JP2014157926A/ja
Application granted granted Critical
Publication of JP6168586B2 publication Critical patent/JP6168586B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/2901Shape
    • H01L2224/29016Shape in side view
    • H01L2224/29018Shape in side view comprising protrusions or indentations
    • H01L2224/29019Shape in side view comprising protrusions or indentations at the bonding interface of the layer connector, i.e. on the surface of the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8384Sintering

Landscapes

  • Die Bonding (AREA)

Abstract

【課題】半導体チップの両面にモジュール基板が接合される三次元実装の半導体モジュールにおいて、金属粒子を含むペースト状の接合剤を用いて、当該接合剤が電極から横にはみ出さないように電極同士を接合する接合方法を提供する。
【解決手段】本発明にかかる接合方法は、半導体チップ10の電極20、21とモジュール基板11の電極30に、金属粒子を含むペースト状の接合剤Aをそれぞれ塗布する工程と、モジュール基板11の電極30の接合剤Aの表面に凹凸を形成する工程と、表面に凹凸がある状態で接合剤Aを硬化する工程と、モジュール基板11の電極30の前記表面に凹凸がある状態で硬化した接合剤Aと、半導体チップ10の電極20、21の未硬化の接合剤Aを合わせる工程と、合わせられた接合剤Aの金属粒子を焼結させる工程と、を有する。
【選択図】図10

Description

本発明は、接合方法及び半導体モジュールの製造方法に関する。
近年、パワーモジュールなどの半導体モジュールで用いられる半導体チップとして、低い順電流抵抗と高速スイッチング性能を持ち、200℃を超える高温でも動作可能なSiCやGaNなどのワイドギャップの半導体チップが注目されている。この半導体チップを用いた半導体モジュールでは、放熱構造を簡略化できるので、その分高密度化、高集積化を図ることができ、例えばパワーモジュールに採用した場合には、単位面積当たりのパワー密度を飛躍的に向上できる。
また、従来、半導体チップをモジュール基板に実装し半導体モジュールを構成するにあたり、半導体チップをモジュール基板上に配置し、半導体チップの基板側の面の電極(例えばドレイン電極)をダイボンドでモジュール基板の電極と接合し、基板と反対側の面の電極(例えばソース・ゲート電極)をワイヤーボンディングでモジュール基板の電極と接続する、いわゆる二次元実装が行われていた(特許文献1参照)が、近年、半導体チップの両面にモジュール基板を配置し、半導体チップの両面の電極を各モジュール基板の電極に接合する、いわゆる三次元実装が提案されている。この三次元実装では、ワイヤーボンディングが不要となるため、二次元実装に比べて回路の高密度化、省スペース化、低インダクタンス化が図られる。
特開2011−138808号公報
ところで、上述の三次元実装では、例えば半導体チップの両面の電極に各モジュール基板の電極を接合する必要があり、また複数の半導体チップを順にモジュール基板に接合する必要があるため、半導体チップの電極の接合を一括して行うことができず、接合を複数回行う必要がある。このため、一旦接合されたはんだが再溶融しないように、接合の回数に応じて、融点の異なる複数種のはんだを用意する必要がある。しかしながら、例えば上述のような200℃を超える高温動作可能な半導体チップを三次元実装する場合には、動作時に溶融しないように融点が200℃を超えるはんだが必要となるが、この種のはんだはまだ種類が少ないため、はんだのみで三次元実装を行うのは現実的に難しい。
そこで、複数回の接合の一部に、はんだに代えて、接合電極の表面と同じ素材の金などの金属粒子を含むペースト状の接合剤を用い、当該接合剤を焼結させて電極同士を接合することを考えている。焼結後には接合剤の融点が上がるため、複数回の接合にも耐え得るようになる。
しかしながら、その場合、電極に接合剤を塗布し、電極間に圧力をかけて接合剤を挟み込んで接合する必要があるため、接合剤が電極間から横にはみ出すことが考えられる。半導体チップは、例えばソース電極とゲート電極のように近接した電極もあるため、接合剤が電極からはみ出すと、隣接する電極間などで短絡が生じる恐れがある。
本発明は、かかる点に鑑みてなされたものであり、半導体チップの両面にモジュール基板が接合される三次元実装の半導体モジュールにおいて、金属粒子を含むペースト状の接合剤を用いて、当該接合剤が電極から横にはみ出さないように電極同士を接合する接合方法とその接合法を用いた半導体モジュールの製造方法を提供することをその目的とする。
上記目的を達成するための本発明は、半導体チップの両面にモジュール基板が接合される半導体モジュールにおいて、少なくとも一方のモジュール基板の電極と半導体チップの電極とを接合する方法であって、前記半導体チップの電極と前記モジュール基板の電極それぞれに、金属粒子を含むペースト状の接合剤を塗布する工程と、前記半導体チップ及び前記モジュール基板のうちの一方の電極の前記接合剤の表面に凹凸を形成する工程と、表面に凹凸がある状態で前記接合剤を硬化する工程と、前記半導体チップ及び前記モジュール基板のうちの前記一方の電極の前記表面に凹凸がある状態で硬化した前記接合剤と、他方の電極の未硬化の前記接合剤を合わせる工程と、合わせられた前記接合剤の金属粒子を焼結させる工程と、を有する、接合方法である。
前記接合剤を塗布する工程は、スクリーンマスクを電極上に配置し、当該スクリーンマスクを通じて前記ペースト状の接合剤を電極に塗布するスクリーン印刷を用いて行い、前記接合剤の表面に凹凸を形成する工程は、前記スクリーンマスクを電極から離脱させることにより行ってもよい。
上記接合方法は、前記表面に凹凸がある状態で前記接合剤を硬化する工程の前に、板状部材を前記接合剤の表面に押しつけ、前記凹凸の凸部の高さを揃える工程を、さらに有していてもよい。
前記板状部材により揃えられる前記凸部の高さは、最終的に電極間に配置される接合剤の目標厚に設定されてもよい。
前記ペースト状の接合剤は、粒径が0.05〜0.5μmの金微粒子を有する金ペーストであってもよい。
前記半導体チップの片面に形成されたゲート電極及びソース電極と、前記モジュール基板の電極とを接合するようにしてもよい。
前記モジュール基板面内に複数の半導体チップを実装し、表面に凹凸がある前記接合剤を前記モジュール基板の電極に形成し、前記接合剤を硬化する際には、前記複数の半導体チップの電極に対応する前記モジュール基板の総ての電極の接合剤を一括して加熱して硬化するようにしてもよい。
別の観点による本発明は、上記接合方法を用いて半導体モジュールを製造する方法である。
本発明によれば、半導体チップの電極とモジュール基板の電極とを、金属粒子を含むペースト状の接合剤を用いて、当該接合剤が電極から横にはみ出さないように接合できる。
半導体モジュールの一例を示す図である。 半導体チップの電極とモジュール基板の電極の構造の一例を示す説明図である。 モジュール基板上にスクリーンマスクを配置し、電極上に接合剤を塗布する工程を示す説明図である。 モジュール基板の電極の接合剤の表面に凹凸を形成する工程を示す説明図である。 接合剤の表面の凹凸の凸部の高さを揃える工程を示す説明図である。 表面に凹凸がある状態で硬化された接合剤を示す説明図である。 半導体チップ上にスクリーンマスクを配置し、電極上に接合剤を塗布する工程を示す説明図である。 半導体チップの電極上に塗布された接合剤を示す説明図である。 半導体チップの電極とモジュール基板の電極を対向させる工程を示す説明図である。 半導体チップの電極の接合剤とモジュール基板の電極の接合剤を合わせる工程を示す説明図である。 半導体チップとモジュール基板の電極間の接合剤を焼結する工程を示す説明図である。 一実施例としての電極への金ペーストのスクリーン印刷後の回路基板を示す図面に代わる写真である。 金ペーストの凹凸の状態を示すレーザ顕微鏡3D高さマッピング像である。 突起高さ均一化後の凹凸の状態を示すレーザ顕微鏡3D高さマッピング像である。
以下、図面を参照して本発明の好ましい実施の形態について説明する。図1は、本実施の形態にかかる接合方法が適用される半導体モジュール1の構成の概略を示す模式図である。
半導体モジュール1は、パワーモジュールなどのいわゆる三次元実装構造を有するものであり、複数の半導体チップ10と、これらの半導体チップ10の各電極面に接合されたモジュール基板11、12を有している。また、半導体チップ10は、例えば200℃を超える高温でも動作可能なSiCやGaNのチップ本体からなるワイドギャップの半導体チップである。
各半導体チップ10は、例えば一方の面に複数の電極、例えばゲート電極20とソース電極21を有し、他方の面にドレイン電極22を有している。
半導体チップ10のゲート電極20とソース電極21は、モジュール基板11の電極30に後述の接合剤Aにより接合されている。半導体チップ10のドレイン電極22は、モジュール基板12の電極31に例えばはんだBにより接合されている。
ゲート電極20とソース電極21は、例えば図2に示すようにSiCのチップ本体の表面に形成されたNi、Ti、Ag、Pt、Pd、Al(図2では、NiとAl)などの金属の薄膜と、その表面に形成されたAuの薄膜により構成されている。Au薄膜は例えば厚み0.01μm〜10μm程度である。
モジュール基板11の電極30は、例えばSiN基板の表面に形成されたCuの膜と、その表面に形成されたNi-P、Ni-Bの単層膜や、Ni-P又はNi-Bとその上に積層されるバリアメタル(WN,Ta、TaN,Ti,TiN,Pd)からなる二層膜などの薄膜と、その表面に形成されたAuの薄膜により構成されている。このAu薄膜も例えば0.01μm〜10μmの範囲から任意に設定される厚みを採り得る。
接合剤Aは、接合対象の電極20、21、30の表面と同じ材質の、粒径0.05μm〜0.5μmのサブミクロンの金微粒子を含む金ペーストを焼結させたものである。接合剤Aの厚みは、例えば約1μm〜100μmの範囲から任意に選択された所定の目標厚に設定されている。接合剤Aの材料の金ペーストは、金含有量が90wt%以上と高く、自己レベリングが生じない、または自己レベリングが生じ難い高い粘性を有している。金ペーストには、例えば田中貴金属工業製のAuRoFUSE(登録商標)が用いられる。
本実施の形態にかかる接合方法は、上記半導体モジュール1における例えば半導体チップ10のゲート電極20及びソース電極21とモジュール基板11の電極30との接合に適用される。以下、当該部分の接合方法について説明する。
先ず、スクリーン印刷機において、図3に示すようにメッシュ状のスクリーンマスク50によりモジュール基板11の表面が覆われる。そして、スキージ51によりペースト状の接合剤Aがスクリーンマスク50を通じて電極30上に流し込まれ、ペースト状の接合剤Aが電極30上に印刷塗布される。なお、このとき、半導体チップ10が実装されるモジュール基板11上の総ての電極30に対し一括して接合剤Aが塗布される。
次に、図4に示すようにスクリーンマスク50がモジュール基板11の表面から上方に離脱する。このとき、スクリーンマスク50のメッシュ線とともに接合剤Aの一部が上方に引っ張られ、接合剤Aの表面にスクリーンマスク50のメッシュに起因する凹凸が形成される。接合剤Aの表面におけるメッシュ線の交差部分に対応する部分には、凸部60が形成され、メッシュ線の孔部分に対応する部分は、凹部61となる。なお、このとき、接合剤Aの粘度が高いため、スクリーンマスク50により接合剤Aの一部がよく引っ張られ十分な凹凸が形成される。また凸部60の高さは、接合剤Aの最終的な目標厚Dより大きくなる。
次に、図5に示すように板状部材70が接合剤A表面の凹凸の凸部60に押し付けられる。この板状部材70は、例えば方形のガラス製、フッ素樹脂製、あるいはポリエチレン製などであり、スクリーンマスク50よりも接合剤Aに対する濡れ性が低いものが用いられる。押し付けた際の板状部材70の高さ(板状部材70と電極30とのギャップ)は、電極表面からの凸部60の高さが接合剤Aの最終的な目標厚Dになるように設定される。こうして、凸部60の高さが揃えられる。
次に、板状部材70が凸部60に押し付けられた状態で、接合剤Aが所定時間、所定温度(例えば2分程度、200℃程度)で加熱され仮焼結される。これにより、図6に示すように接合剤Aが表面に凹凸がある状態で硬化する。なお、この加熱工程では、モジュール基板11の全体が加熱され、モジュール基板11の電極30の総ての接合剤Aが一括で加熱され、硬化する。また、この加熱により、モジュール基板11の電極30の表面のAuの薄膜と接合剤Aも接合する。
ここで、一実施例として、実際に接合剤Aとして金ペーストを用い、これをSiN−AMC(Active Material brazed Copper)回路基板のゲート電極及びソース電極にスクリーン印刷した。その結果を図12に示す。スクリーンマスクのメッシュ痕がペースト表面に残り、周期的な凹凸が現れていることが分かる。使用したスクリーンマスクは、乳剤厚が10μm、メッシュ線径が30μm、紗厚60μm、メッシュ間隔100μmのものである。印刷時にはこのメッシュの開口部分をペーストが通過し、メッシュの下に回り込むことによって、マスクパターン開口部全面にペーストが印刷塗布される。この時点でペーストはメッシュに接触しているので、マスクを引き離す版離れ工程の際に、ペーストが表面張力でメッシュに引き摺られ、メッシュ痕が形成される。塗布直後の回路上の金ペーストを、非接触三次元測定装置を用いて計測すると、厚みは平均30μmで、薄い部分で25μmであった。凹凸の間隔は100μmであった。凹凸の間隔とメッシュの間隔が同じであることから、この凹凸がメッシュ起因であると判断できる。この凹凸はメッシュに引き摺られて形成されたものであるため、突起の頂点高さ、つまり凸部の高さにばらつきが生じている。計測された突起の最大高さは85μm、突起の最小高さは60μmで、25μmの高さばらつきがあった。印刷された金ペーストを、凸部の高さを揃えずにそのまま仮焼結した際の表面形状について、レーザ顕微鏡の3D高さマッピング像を図13に示す。仮焼結後もメッシュのピッチにあわせた凹凸およびメッシュ交差部の突起が確認できる。図の視野範囲内で最も高い突起は36.8μm(電極表面から58.8μm)、最も低い突起は28.1μm(電極表面から50.1μm)で、その差は8.7μmであった。続いて、このペーストの凹凸にガラスをペーストに押しつけ、突起の高さを揃えてから仮焼結を行った。金ペースト塗布直後の突起の高さが60〜85μmの範囲であったため、基板とガラスのギャップを60μmに設定して、突起の頂点部を押しつぶし、200℃、2分の仮焼結を行った。図14にこの突起抑制プロセスにより凸部が均されたメッシュ痕のレーザ顕微鏡による3D高さマッピング像を示す。高さ22.8μm(電極表面から44.8μm)に突起部が平らに均されていることがわかる。各頂点の高さバラツキは±0.1μm程度であった。このプロセスは、両面実装モジュールにおけるチップ接合時の実装高さばらつき、あるいは傾きの原因となる金ペースとの高さばらつきを抑制することにも繋がる。尚、以上のデータが一実施例に過ぎないことは言うまでもない。
一方、スクリーン印刷機において、図7に示すようにメッシュ状のスクリーンマスク50により半導体チップ10の電極20、21表面が覆われる(なお、図7には、一つの電極のみを示す)。そして、スキージ51によりペースト状の接合剤Aがスクリーンマスク50を通じて電極20、21上に流し込まれ、接合剤Aが電極20、21上に印刷塗布される。このときの接合剤Aの塗布量は、モジュール基板11側で硬化した接合剤Aの凹部61の総容積と同等に設定される。その後、半導体チップ10上からスクリーンマスク50が離脱する。こうして、図8に示すように半導体チップ10の電極20(21)上に、硬化していないペースト状の接合剤Aが塗布された状態となる。
次に、加熱装置において、図9に示すように、モジュール基板11が下部ヘッド80に保持され、半導体チップ10が上部ヘッド81に保持され、モジュール基板11の電極30と半導体チップ10の電極20、21とが、対向するように位置合わせされる。その後、図10に示すようにモジュール基板11の電極30上で硬化した接合剤Aに、半導体チップ10のペースト状の接合剤Aが押し付けられる。このとき、モジュール基板11側の接合剤Aが硬化しているので、半導体チップ10側のペースト状の接合剤Aが凹部61に入り込む。そして、半導体チップ10側のペースト状の接合剤Aの量が、凹部61の総容積と同等であるので、半導体チップ10側の接合剤Aが凹部61を埋め、接合剤A全体が1μm〜100μm程度の所定の目標厚Dになる。
その後、接合剤Aが、所定時間(例えば2分)、第1の温度である所定温度(例えば200℃程度)で加熱され仮焼結され、その後、所定時間(例えば10分)、第2の温度である所定温度(例えば250℃)で焼結され、図11に示すように半導体チップ10側の接合剤Aとモジュール基板11側の接合剤Aが金属接合される。また、これらの加熱により、半導体チップ10の電極20、21表面のAuの薄膜と接合剤Aも接合する。こうして、半導体チップ10の電極20,21とモジュール基板11の電極30が接合される。その後、半導体チップ10及びモジュール基板11を自然冷却する。
なお、半導体チップ10のドレイン電極22とモジュール基板12の電極31との接合は、例えばはんだBを用いてダイボンドすることで行われる。
本実施の形態によれば、半導体チップ10の電極20、21とモジュール基板11の電極30に金微粒子を含むペースト状の接合剤Aをそれぞれ塗布し、モジュール基板11側の電極30の接合剤Aを表面に凹凸を形成して硬化し、そのモジュール基板11側の接合剤Aと、半導体チップ10側のペースト状の未硬化の接合剤Aとを合わせているので、モジュール基板11側の硬化した接合剤Aが鋳型のような役目を果たし、当該接合剤Aの凹凸の凹部に半導体チップ10の未硬化の接合剤Aが入り込む。この結果、はんだに代えて、金属粒子を含むペースト状の接合剤Aを用いても、接合剤Aが電極の横にはみ出さないように電極同士を接合することができる。このように接合剤Aを用いることができるので、融点の異なる複数種のはんだが必要なく、複数回の接合工程のある三次元実装を適切に行うことができる。さらに、高温動作可能な半導体チップの三次元実装も実現できる。
また、モジュール基板11の電極30に接合剤Aを塗布する工程をスクリーン印刷を用いて行い、スクリーンマスク50を電極30から離脱させることにより、接合剤Aの表面に凹凸を簡単かつ適切に形成できる。特に、スクリーン印刷によれば、規則的で安定した凹凸を形成できるので、半導体チップ10側に塗布する接合剤Aの量を定めやすく、接合剤Aのはみ出しをより確実に抑制できる。
本実施の形態において、接合剤Aを硬化する工程の前に、板状部材70を接合剤Aの表面に押しつけ、表面の凸部60の高さを揃えるので、凹部61の容積がより一定になり、半導体チップ10側の塗布剤Aの量を定めやすくなる。よって、接合剤Aのはみ出しをより確実に抑制できる。また、モジュール基板11側の接合剤Aと半導体チップ10側の接合剤Aを合わせたときの接合剤A全体の厚みも安定させることができる。
板状部材70により揃えられる凸部60の高さは、最終的に電極間に配置される接合剤Aの目標厚Dに設定されているので、後工程で半導体チップ10側の接合剤Aをモジュール基板11側の接合剤Aに押し付け、半導体チップ10側の接合剤Aをモジュール基板11側の接合剤Aの凹部61に入れることにより、最終的な接合剤Aの厚みを目標厚Dに調整しやすくなる。
本実施の形態では、上記接合方法を用いて、半導体チップ10の片面のゲート電極20及びソース電極21と、モジュール基板11の電極30とを接合している。よって、数十〜数百μm程度の狭小な間隔のゲート電極20、ソース電極21であっても、短絡することなくそれぞれをモジュール基板11と接合できる。
ところで、サブミクロンの金微粒子を含む金ペーストの接合剤Aと、モジュール基板11の一般的な電極のCu/Ni-P/Auメッキ表面との接合では、当該電極を大気中で200℃程度で加熱したような熱履歴があると、接合が十分に行われない。そのため、一のモジュール基板11の面内に複数の半導体チップ10を実装する場合に、各半導体チップ10に対しその都度モジュール基板11を高温に加熱してフリップチップで接合すると、一つ目の半導体チップ10は接合できるが、二つ目以降の半導体チップ10は、モジュール基板11側に熱履歴があるため、接合が困難になる。モジュール基板の電極表面のAuの膜厚を数μmに厚くすることでこの問題を回避できることが実験で明らかになった。しかしながら、この方法では、モジュール基板の電極表面全体に厚い金メッキを塗る必要が生じ、コスト的な問題が生じる。
本実施の形態によれば、複数の半導体チップ10の電極20、21に対応するモジュール基板11の電極30の総ての接合剤Aを一括して加熱して硬化するので、熱履歴のあるモジュール基板11の電極30に金ペーストの接合剤Aを接合することがなく、総ての接合剤Aとモジュール基板11との接合を適切に行うことができる。また、電極表面に厚い金メッキを形成する必要がないため、コスト的な問題も解消できる。さらに、金ペーストが塗布される部分は接合部分だけなので、電極表面全体に厚い金メッキを形成する場合に比べてこの点でもコストを低減できる。
以上、添付図面を参照しながら本発明の好適な実施の形態について説明したが、本発明はかかる例に限定されない。当業者であれば、特許請求の範囲に記載された思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
例えば以上の実施の形態では、スクリーン印刷のメッシュ状のスクリーンマスク50により接合剤Aの表面に凹凸を形成していたが、他の方法、例えばステンシルマスクなどの開口部を使い、スキージなどを使って接着剤Aを塗布し、マスクを表面から離脱させることにより凹凸を形成してもよい。あるいは、凹凸の無い接合材Aを形成した後に、バンプなどの柱状構造を別に形成し、スペーサー(凹凸)としても良い。
また、接合剤Aは、サブミクロンの金微粒子を含む金ペーストであったが、銀などの他の金属粒子を含むペーストであってもよい。このときの金属粒子には、電極表面と同じ材質を選択する。また、モジュール基板11側の電極の接合剤Aに凹凸を形成しそれを硬化していたが、半導体チップ10側の電極の接合剤Aに凹凸を形成し硬化させ、当該半導体チップ10側の接合剤Aにモジュール基板11側の未硬化の接合剤Aを合わせてもよい。
また、本発明は、本実施の形態の半導体チップ10やモジュール基板11の構成以外の構成を有する半導体モジュールにも適用できる。また、半導体チップの両面にモジュール基板が接合される半導体モジュールにおいて、本実施の形態にかかる接合方法を、一方のモジュール基板の電極と半導体チップの電極との接合だけでなく、両方の接合に適用してもよい。また、本実施の形態にかかる接合方法は、片面に複数の電極を有する半導体チップとモジュール基板を接合するものであったが、片面に一つの電極を有する半導体チップとモジュール基板を接合する際に適用してもよい。
上記実施の形態では、板状部材70を接合剤Aの表面に押しつけ、表面の凸部60の高さを揃えていたが、この工程はなくてもよく、接合剤Aの表面に凹凸をつけた後、直ちに接合剤Aを硬化させてもよい。
1 半導体モジュール
10 半導体チップ
11 モジュール基板
20 ゲート電極
21 ソース電極
22 ドレイン電極
30 電極
50 スクリーンマスク
60 凸部
61 凹部
70 板状部材
A 接合剤

Claims (8)

  1. 半導体チップの両面にモジュール基板が接合される半導体モジュールにおいて、少なくとも一方のモジュール基板の電極と半導体チップの電極とを接合する方法であって、
    前記半導体チップの電極と前記モジュール基板の電極それぞれに、金属粒子を含むペースト状の接合剤を塗布する工程と、
    前記半導体チップ及び前記モジュール基板のうちの一方の電極の前記接合剤の表面に凹凸を形成する工程と、
    表面に凹凸がある状態で前記接合剤を硬化する工程と、
    前記半導体チップ及び前記モジュール基板のうちの前記一方の電極の前記表面に凹凸がある状態で硬化した前記接合剤と、他方の電極の未硬化の前記接合剤を合わせる工程と、
    合わせられた前記接合剤の金属粒子を焼結させる工程と、を有する、接合方法。
  2. 前記接合剤を塗布する工程は、スクリーンマスクを電極上に配置し、当該スクリーンマスクを通じて前記ペースト状の接合剤を電極に塗布するスクリーン印刷を用いて行い、
    前記接合剤の表面に凹凸を形成する工程は、前記スクリーンマスクを電極から離脱させることにより行う、請求項1に記載の接合方法。
  3. 前記表面に凹凸がある状態で前記接合剤を硬化する工程の前に、板状部材を前記接合剤の表面に押しつけ、前記凹凸の凸部の高さを揃える工程を、さらに有する、請求項1又は2に記載の接合方法。
  4. 前記板状部材により揃えられる前記凸部の高さは、最終的に電極間に配置される接合剤の目標厚に設定される、請求項3に記載の接合方法。
  5. 前記ペースト状の接合剤は、粒径が0.05μm〜0.5μmの金微粒子を有する金ペーストである、請求項1〜4のいずれかに記載の接合方法。
  6. 前記半導体チップの片面に形成されたゲート電極及びソース電極と、前記モジュール基板の電極とを接合する、請求項1〜5のいずれかに記載の接合方法。
  7. 前記モジュール基板面内に複数の半導体チップを実装し、
    表面に凹凸がある前記接合剤を前記モジュール基板の電極に形成し、
    前記接合剤を硬化する際には、前記複数の半導体チップの電極に対応する前記モジュール基板の総ての電極の接合剤を一括して加熱して硬化する、請求項1〜6のいずれかに記載の接合方法。
  8. 請求項1〜7のいずれかに記載の接合方法を用いて半導体モジュールを製造する方法。
JP2013027968A 2013-02-15 2013-02-15 接合方法及び半導体モジュールの製造方法 Active JP6168586B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013027968A JP6168586B2 (ja) 2013-02-15 2013-02-15 接合方法及び半導体モジュールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013027968A JP6168586B2 (ja) 2013-02-15 2013-02-15 接合方法及び半導体モジュールの製造方法

Publications (2)

Publication Number Publication Date
JP2014157926A true JP2014157926A (ja) 2014-08-28
JP6168586B2 JP6168586B2 (ja) 2017-07-26

Family

ID=51578633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013027968A Active JP6168586B2 (ja) 2013-02-15 2013-02-15 接合方法及び半導体モジュールの製造方法

Country Status (1)

Country Link
JP (1) JP6168586B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018156988A (ja) * 2017-03-15 2018-10-04 株式会社 日立パワーデバイス 半導体装置
JP2019161174A (ja) * 2018-03-16 2019-09-19 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP2021002563A (ja) * 2019-06-20 2021-01-07 株式会社デンソー 焼結シート、半導体装置、焼結シートの製造方法、半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006173250A (ja) * 2004-12-14 2006-06-29 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2008140857A (ja) * 2006-11-30 2008-06-19 National Institute Of Advanced Industrial & Technology 半導体装置及びその製造方法
JP2011077225A (ja) * 2009-09-30 2011-04-14 Hitachi Ltd 半導体装置と接続構造及びその製造方法
JP2013140849A (ja) * 2011-12-28 2013-07-18 National Institute Of Advanced Industrial & Technology 半導体チップ、半導体モジュール、及び半導体チップ実装方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006173250A (ja) * 2004-12-14 2006-06-29 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2008140857A (ja) * 2006-11-30 2008-06-19 National Institute Of Advanced Industrial & Technology 半導体装置及びその製造方法
JP2011077225A (ja) * 2009-09-30 2011-04-14 Hitachi Ltd 半導体装置と接続構造及びその製造方法
JP2013140849A (ja) * 2011-12-28 2013-07-18 National Institute Of Advanced Industrial & Technology 半導体チップ、半導体モジュール、及び半導体チップ実装方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018156988A (ja) * 2017-03-15 2018-10-04 株式会社 日立パワーデバイス 半導体装置
JP2019161174A (ja) * 2018-03-16 2019-09-19 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP7214966B2 (ja) 2018-03-16 2023-01-31 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP2021002563A (ja) * 2019-06-20 2021-01-07 株式会社デンソー 焼結シート、半導体装置、焼結シートの製造方法、半導体装置の製造方法
JP7238621B2 (ja) 2019-06-20 2023-03-14 株式会社デンソー 半導体装置、焼結シートの製造方法、半導体装置の製造方法

Also Published As

Publication number Publication date
JP6168586B2 (ja) 2017-07-26

Similar Documents

Publication Publication Date Title
US8569109B2 (en) Method for attaching a metal surface to a carrier, a method for attaching a chip to a chip carrier, a chip-packaging module and a packaging module
US10847691B2 (en) LED flip chip structures with extended contact pads formed by sintering silver
JP6770853B2 (ja) リードフレーム及び電子部品装置とそれらの製造方法
JP6004441B2 (ja) 基板接合方法、バンプ形成方法及び半導体装置
JP5272922B2 (ja) 半導体装置及びその製造方法
JP5920077B2 (ja) 半導体装置の製造方法及び半導体装置
JP6168586B2 (ja) 接合方法及び半導体モジュールの製造方法
US9589864B2 (en) Substrate with embedded sintered heat spreader and process for making the same
JP5397744B2 (ja) 多層セラミック基板およびこれを用いた電子部品並びに多層セラミック基板の製造方法
JP6761738B2 (ja) リードフレーム及びその製造方法、電子部品装置の製造方法
JP2017005007A (ja) 半導体装置、および半導体装置の製造方法
CN108346640B (zh) 半导体结构及其制作方法
JP2011165737A (ja) 発光素子搭載用基板およびその製造方法
WO2014125536A1 (ja) 半導体モジュールおよび半導体チップ実装方法
JP2011023407A (ja) 半導体装置及び半導体装置の製造方法
JP5685807B2 (ja) 電子装置
CN105990155A (zh) 芯片封装基板、芯片封装结构及其制作方法
CN110504234A (zh) 一种高密度芯片焊接结构及焊接方法
JP2004079710A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP6762871B2 (ja) 平坦化によってはんだパッド形態差を低減する方法
US20220148944A1 (en) Electronic device and method for manufacturing electronic device
JP2013191678A (ja) 多層配線基板
JP5003347B2 (ja) 電子装置およびその製造方法
JP5445167B2 (ja) 半導体装置及びその製造方法
JP4110421B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151125

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170531

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170622

R150 Certificate of patent or registration of utility model

Ref document number: 6168586

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250