JPH0437057A - 電子部品搭載用基板 - Google Patents

電子部品搭載用基板

Info

Publication number
JPH0437057A
JPH0437057A JP2143977A JP14397790A JPH0437057A JP H0437057 A JPH0437057 A JP H0437057A JP 2143977 A JP2143977 A JP 2143977A JP 14397790 A JP14397790 A JP 14397790A JP H0437057 A JPH0437057 A JP H0437057A
Authority
JP
Japan
Prior art keywords
lead
base material
leads
electronic component
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2143977A
Other languages
English (en)
Other versions
JP2799472B2 (ja
Inventor
Atsushi Hiroi
廣井　厚
Mitsuhiro Kondo
近藤　光広
Kinya Oshima
大島　欣也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2143977A priority Critical patent/JP2799472B2/ja
Priority to US07/646,355 priority patent/US5151771A/en
Priority to US07/700,251 priority patent/US5206188A/en
Publication of JPH0437057A publication Critical patent/JPH0437057A/ja
Application granted granted Critical
Publication of JP2799472B2 publication Critical patent/JP2799472B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、電子部品搭載用基板に関し、特に搭載される
電子部品と電気的に接続されて外部接続端子となる複数
のリードを備えた電子部品搭載用基板に関する。
（従来の技術） 近年の高密度化された電子部品は、そのままでは各種電
子機器を構成することかできないから、これを基板に実
装してから使用しなければならない。そのために、従来
より種々の形式の電子部品搭載用基板が開発され提案さ
れてきている。
搭載される電子部品と電気的に接続されて外部接続端子
となる複数のり一トを備えた電子部品搭載用基板として
は、第１４図及び第１５図に示すような構造のものが広
く知られている。この電子部品搭載用基板（１１０）に
あっては、複数のリード（１１１）の内側に内部接続部
（１１２）を一体的に形成し、この内部接続部（１１２
）の両側に基材（１１３）を一体的に設けることにより
、基材（１１３）から各リード（１，１１）を突出させ
るとともに、基材（１１３）の少なくともいずれか一方
に形成した導体回路（１１４）とリード（１１１）とを
スルーホール（１１５）により電気的に接続し、この導
体回路（１１４）の端部を、搭載される電子部品（Ａ）
がワイヤーボンディング等によって電気的に接続される
ボンディング端子（１１７）とするようになっている。
（発明の解決しようとする課題） 近年、この種の電子部品搭載用基板にあっては、高速動
作の電子部品を搭載可能とするため、リード（入出力ビ
ン）の数を増加させること（多ピン化）が強く望まれて
いる。
しかしながら、前記従来の電子部品搭載用基板（１１０
）にあっては、リード（１１１）幅を細く、リード（１
１１）間隔を狭くすることによって、多ビン化を図って
いるものの、１本のリート（１１１，）に対して１つの
スルーホール（１１５）が必要であり、このスルーホー
ル（１１５）はリード（１１１）に比べて広いスペース
を要するため、このスールホール（１１５）がネックと
なって充分な多ビン化を図ることができなかった。（設
計ルール上、各部の占める割合は、リード（１１１）幅
を１とすると、リード（１１１）間隔が１．３３、スル
ーホール（１１５）が２である。） また、多ビン化を図った場合、ボンディング端子（１１
７）となる導体回路（１１４）の端部が集中する部分に
おいて特にスペースが不足するため、第１６図に示すよ
うにスタジアム構造とすることによって対応しているが
、この場合においても１本のリード（１１１）に対して
１つのスルーホール（１１５）が必要となることに変わ
りなく、上述の課題が解決されないのは勿論のこと、導
体層が２層以上必要となるため、板厚が厚くなって各種
電子機器の軽薄短小化の妨げとなるばかりか、コスト高
になるといった問題があった。
また、特開昭５９−９８５４３号の公報には、リードフ
レームに絶縁層を挟んで薄い導電層を接着し多層構造と
することにより、多ビン化対応したものが開示されてい
る。しかしここでは、アウターリードもリードフレーム
に絶縁層を挟んで薄い導電層を接着した多層構造となっ
ており、部品として供するためにアウターリードを曲げ
加工する場合には曲げた部分の絶縁層にクラックが入り
、リードフレームと導電層の間で絶縁不良となる危険か
大きいばかりか、インナーリードとアウターリードは交
叉して設けることができないためにインナーリードと同
じ順番でアウターリードを順番に配線しなければならず
、設計の自由度のないものとなっていたのである。
本発明は以上のような実状に鑑みてなされたものであり
、その目的は、板厚を厚くすることなく、より一層の多
ビン化を図ることが可能なしかも設計の自由度の高い電
子部品搭載用基板を提供することにある。
（課題を解決するための手段） 以上のような課題を解決するために、本発明の採った手
段は、図面に用いた符号を付して説明すると、 「複数のリード（１１）の内側に内部接続部（１２）を
一体的に形成し、この内部接続部（１２）の両側に基材
（１３）を一体的に設けることにより前記基材（１３）
から前記各リード（１１）を突出させ、前記基材（１３
）の少なくとも一方に形成した導体回路（１４）と前記
リード（１１）のいくつかとをスルーホール（１５）に
よって電気的に接続し、この導体回路（１４）の端部を
前記基材（１３）に形成した電子部品搭載用凹部（１６
）に搭載される電子部品（Ａ）が電気的に接続されるボ
ンディング端子（１７ａ）とするとともに、前記リード
（１１）のいくつかをその端部が前記基材（１３）の電
子部品搭載用凹部（１６）に露出するよう延設し、この
リード（１１）自体の端部を前記ボンディング端子（１
７ｂ）としたことを特徴とする電子部品搭載用基板（１
０）Ｊ である。
つまり、本発明に係る電子部品搭載用基板（１０）にあ
っては、ボンディング端子（１７ｂ）を、リード（１１
）にスルーホール（１５）を介して接続される導体回路
（１４）のみによって構成するのではなく、その端部が
基材（１３）の電子部品搭載用凹部（１６）に露出する
よう延設されたリード（１１）自体でも可能な構成とな
っている。
（作　用） 本発明が上述のような手段を採ることによって、以下に
示すような作用がある。
リード（１１）のいくつかをその端部が基材（１３）の
電子部品搭載用凹部（１６）に露出するよう延設し、こ
のリード（１１）自体の端部をボンディング端子（１７
ｂ）としたことにより、つまり、一部のボンディング端
子（１７ｂ）を、リード（１１）に比べて広いスペース
を要するスルーホール（１５）を形成することなく構成
したことにより、この部分においてはリード（１１）か
らスルーホール（１５）がはみ出していた分だけリード
（１１）間隔を狭くすることが可能となる。
また、ボンディング端子（１７ａ）　（１７ｂ）部分に
おいては、必然的にスタジアム構造となるため、従来の
ように導体層を増やすことなく、多ビン化を図ることが
可能で設計の自由度の高いものとなる。
（実施例） 以下、本発明に係る電子部品搭載用基板（１ｏ）をその
製造方法を交えて詳細に説明する。
大ＪＥ例」２ まず、第３図に示すような形状のリードフレーム（１８
）を形成した。
次に、第４図及び第８図に示すように、リード（１１）
の外部接続端子（１９ン部分に＃型フィルム（２ｏ）を
貼り付けた。
次に、第５図及び第９図に示すように、基材（１３）及
び銅箔を積層プレスし、導体回路（１４）及びスルーホ
ール（１５）を形成した。
次に、第６図及び第１０図に示すように、基材（１３）
に座ぐり加工を施すことにより、電子部品搭載用凹部（
１６）を形成し、第６図に示すように、ボンディング端
子（１７ｂ）となるリード（１１）の端部を露出させた
。また、リード（１１）の端部にＮｉＡｕメツキを施し
た。
最後に、第７図及び第１１図に示すように、離型フィル
ム（２０）とともに基材（１３）を剥し、リード（１１
）の外部接続端子（１９）部分を露出させ、本発明に係
る電子部品搭載用基板（１０）を得た。
Ｋｉ月１ リード（１１）の外部接続端子（１９）部分に離型フィ
ルム（２０）を貼り付ける際、第１２図に示すように、
リード（１１）の電子部品搭載用凹部（１６）に露出す
る部分にも離型フィルム（２０）を貼り付けたこと以外
は、実施例１と同様の方法で本発明に係る電子部品搭載
用基板（１０）を得た。
これにより、座ぐり加工の際、ボンディング端子（１７
ｂ）となるリード（１１）の端部を、傷つけることなく
露出させることができた。
尺土月１ 電子部品搭載用凹部（１６）となる部分の基材（１３）
を、離型フィルム（２０）上の基材（１３）をレーザー
加工により切断して除去したこと以外は、実施例２と同
様の方法で本発明に係る電子部品搭載用基板（１０）を
得た。なお、レーザー加工条件としては、リード（１１
）をも切断することかないようにし、リード（１１）の
上側の基材（１３）のみを除去した。
これにより、ボンディング端子（１７ｂ）となるリード
（１１）の端部を、傷つけることなく、容易に露出させ
ることができた。
（発明の効果） 以上のように本発明に係る電子部品搭載用基板にあって
は、リードのいくつかをその端部が基材の電子部品搭載
用四部に露出するよう延設し、このリード自体の端部を
ポンディング端子としたことにより、つまり、一部のボ
ンディング端子を、リードに比べて広いスペースを要す
るスルーホールを形成することなく構成したことにより
、この部分においてはリードからスルーホールがはみ出
していた分たけリード間隔を狭くすることができ、より
一層の多ビン化を図ることができる。
また、ボンディング端子は場合によりリードにスルーホ
ールを介して接続される導体回路によって構成したり、
基材の電子部品搭載用凹部に露出するよう延設されたリ
ードで構成したり、自由に使い分けが可能で設計の自由
度が高く、電源やグランドをリードの一部として構成す
ることも可能であり、電気的あるいは熱的設計上非常に
有利なものとなっているのである。
また、ポンディング端子部分においては、リード自体を
一層として使ったものとなるため、従来のように導体層
を増やすことなく、すなわち板厚を厚くすることなく、
またコスト高とすることなく、多ビン化を図ることがで
きる。
さらに第１３図の構成として、すなわちリードの一部に
電子部品を搭載するように構成した場合にあっては、電
子部品の裏面よりアースを引き出すことが可能であり、
また電子部品からの熱をリードを介して導き放散させる
ためにより有効なものとなっているのである。
【図面の簡単な説明】
第１図は本発明に係る電子部品搭載用基板を示す断面図
、第２図は同部分拡大平面図、第３ｒＩ！Ｊは本発明に
係る電子部品搭載用基板のリードフレームを示す部分拡
大平面図、第４図〜第７図は第１図の電子部品搭載用基
板の製造工程を順を追って示すリードからなるボンディ
ング端子に沿ってみた端面図、第８図〜第１１図は第１
図の電子部品搭載用基板の製造工程を順を追って示す導
体回路からなるボンディング端子に沿ってみた端面図、
第１２図はリードの電子部品搭載用凹部に露出する部分
にも離型フィルムを貼付けた状態を示す端面図、第１３
図は別の実施例に係る電子部品搭載用基板の断面図、第
１４図は従来の電子部品搭載用基板を示す断面図、第１
５図は同部分拡大平面図、第１６図は従来の別の電子部
品搭載用基板を示す断面図である。 符号の説明 １０・・・電子部品搭載用基板、１１・・・リード、１
２・・・内部接続部、１３・・・基材、１４・・・導体
回路、１５・・・スルーホール、１６・・・電子部品搭
載用凹部、１７ａ、　１７ｂ・・・ボンディング端子、
１８・・・リードフレーム、１９・・・外部接続端子、
２０・・・離型フィルム、Ａ・・・電子部品。

Claims (1)

    【特許請求の範囲】
  1. 　複数のリードの内側に内部接続部を一体的に形成し、
    この内部接続部の両側に基材を一体的に設けることによ
    り前記基材から前記各リードを突出させ、前記基材の少
    なくとも一方に形成した導体回路と前記リードのいくつ
    かとをスルーホールによって電気的に接続し、この導体
    回路の端部を前記基材に形成した電子部品搭載用凹部に
    搭載される電子部品が電気的に接続されるボンディング
    端子とするとともに、前記リードのいくつかをその端部
    が前記電子部品搭載用凹部に露出するよう延設し、この
    リード自体の端部を前記ボンディング端子としたことを
    特徴とする電子部品搭載用基板。
JP2143977A 1990-01-31 1990-05-31 電子部品搭載用基板 Expired - Lifetime JP2799472B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2143977A JP2799472B2 (ja) 1990-05-31 1990-05-31 電子部品搭載用基板
US07/646,355 US5151771A (en) 1990-05-31 1991-01-28 High lead count circuit board for connecting electronic components to an external circuit
US07/700,251 US5206188A (en) 1990-01-31 1991-05-15 Method of manufacturing a high lead count circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2143977A JP2799472B2 (ja) 1990-05-31 1990-05-31 電子部品搭載用基板

Publications (2)

Publication Number Publication Date
JPH0437057A true JPH0437057A (ja) 1992-02-07
JP2799472B2 JP2799472B2 (ja) 1998-09-17

Family

ID=15351449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2143977A Expired - Lifetime JP2799472B2 (ja) 1990-01-31 1990-05-31 電子部品搭載用基板

Country Status (2)

Country Link
US (1) US5151771A (ja)
JP (1) JP2799472B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213504A (ja) * 1995-02-03 1996-08-20 Matsushita Electron Corp 樹脂封止型半導体装置およびその製造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2668651A1 (fr) * 1990-10-29 1992-04-30 Sgs Thomson Microelectronics Circuit integre a boitier moule comprenant un dispositif de reduction de l'impedance dynamique.
JPH04280462A (ja) * 1991-03-08 1992-10-06 Mitsubishi Electric Corp リードフレームおよびこのリードフレームを使用した半導体装置
US5451813A (en) * 1991-09-05 1995-09-19 Rohm Co., Ltd. Semiconductor device with lead frame having different thicknesses
US5243498A (en) * 1992-05-26 1993-09-07 Motorola, Inc. Multi-chip semiconductor module and method for making and testing
US5309322A (en) * 1992-10-13 1994-05-03 Motorola, Inc. Leadframe strip for semiconductor packages and method
US6262477B1 (en) 1993-03-19 2001-07-17 Advanced Interconnect Technologies Ball grid array electronic package
US5397917A (en) * 1993-04-26 1995-03-14 Motorola, Inc. Semiconductor package capable of spreading heat
US5589668A (en) * 1993-05-12 1996-12-31 Hitachi Cable, Ltd. Multi-metal layer wiring tab tape carrier and process for fabricating the same
TW276356B (ja) * 1994-06-24 1996-05-21 Ibm
FR2723257B1 (fr) * 1994-07-26 1997-01-24 Sgs Thomson Microelectronics Boitier bga de circuit integre
JP2701802B2 (ja) * 1995-07-17 1998-01-21 日本電気株式会社 ベアチップ実装用プリント基板
EP0897256B1 (en) * 1996-04-24 2004-01-28 Okamura, Susumu Semiconductor device
JP2000269413A (ja) * 1999-03-18 2000-09-29 Nec Corp 半導体装置
US6480395B1 (en) * 2000-05-25 2002-11-12 Hewlett-Packard Company Device and method for interstitial components in a printed circuit board
US20090159128A1 (en) * 2007-12-21 2009-06-25 Gill Shook Leadframe receiver package for solar concentrator
US8083372B2 (en) 2008-04-25 2011-12-27 Epson Imaging Devices Corporation Illumination system, electro-optic device, and electronic apparatus

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4320438A (en) * 1980-05-15 1982-03-16 Cts Corporation Multi-layer ceramic package
US4423468A (en) * 1980-10-01 1983-12-27 Motorola, Inc. Dual electronic component assembly
US4437141A (en) * 1981-09-14 1984-03-13 Texas Instruments Incorporated High terminal count integrated circuit device package
JPS5998543A (ja) * 1982-11-26 1984-06-06 Hitachi Ltd 半導体装置
US4558397A (en) * 1983-12-19 1985-12-10 Amp Incorporated Interposer connector for surface mounting a ceramic chip carrier to a printed circuit board
US4891687A (en) * 1987-01-12 1990-01-02 Intel Corporation Multi-layer molded plastic IC package
JPH01199497A (ja) * 1987-11-10 1989-08-10 Ibiden Co Ltd 電子部品塔載用基板
JP2734463B2 (ja) * 1989-04-27 1998-03-30 株式会社日立製作所 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213504A (ja) * 1995-02-03 1996-08-20 Matsushita Electron Corp 樹脂封止型半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2799472B2 (ja) 1998-09-17
US5151771A (en) 1992-09-29

Similar Documents

Publication Publication Date Title
JPH0437057A (ja) 電子部品搭載用基板
US6440770B1 (en) Integrated circuit package
US5206188A (en) Method of manufacturing a high lead count circuit board
TWI771762B (zh) 封裝電路結構及其製作方法
US4949220A (en) Hybrid IC with heat sink
US6833512B2 (en) Substrate board structure
JP2001077228A (ja) 半導体パッケージ用プリント配線板およびその製造方法
US20010020535A1 (en) Circuit pack, multilayer printed wiring board, and device
JPH11340609A (ja) プリント配線板、および単位配線板の製造方法
JPH10200008A (ja) 多層回路基板及びその製造方法
JP2831971B2 (ja) 半導体素子搭載用プリント配線板およびその製造方法
JPS6366959A (ja) 多重リ−ドフレ−ム
JPS58134450A (ja) 半導体装置およびその製造方法
JPH01289151A (ja) 集積回路装置
JP2004259904A (ja) 電子回路装置の回路基板およびその製造方法
JPH03285382A (ja) プリント配線基板
JPH0982752A (ja) 半導体装置
JP2000138251A (ja) 半導体装置及び配線基板
JP2573207B2 (ja) 表面実装部品用パツケ−ジ
JPH04226045A (ja) フィルムキャリア回路基板及びその製造方法
JP2000012772A (ja) 集積化半導体装置の製造方法
JPS58184787A (ja) 混成集積回路の製造方法
JPH08236659A (ja) リードレスチップキャリア及びこのリードレスチップキャリアを実装するプリント基板
JP2001217279A (ja) 高密度実装装置
JPH06162829A (ja) 導電性透明体

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080710

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080710

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090710

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100710

Year of fee payment: 12

EXPY Cancellation because of completion of term