JP2004172425A - 電子装置 - Google Patents
電子装置 Download PDFInfo
- Publication number
- JP2004172425A JP2004172425A JP2002337365A JP2002337365A JP2004172425A JP 2004172425 A JP2004172425 A JP 2004172425A JP 2002337365 A JP2002337365 A JP 2002337365A JP 2002337365 A JP2002337365 A JP 2002337365A JP 2004172425 A JP2004172425 A JP 2004172425A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- substrate
- core
- motherboard
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Cooling Or The Like Of Electrical Apparatus (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【解決手段】熱容量が大きく熱伝導性も高いメタルコア基板を、インタポーザ基板だけでなく、マザーボードにも用い、さらに、マザーボードに、コアメタル露出部分を設け、その部分に直接はんだ接続用のパッドを形成し、メタルコアインタポーザ基板とはんだ接続する。
【選択図】 図3
Description
【発明の属する技術分野】
本発明は、電子装置に関するものである。
【0002】
【従来の技術】
近年、インターポーザ基板に製品品種に起因しない共通した半導体チップを搭載しておき、マザー基板にインターポーザ基板ごと搭載することで、製造期間の短縮やコスト低減を図ろうとする動きがある。このような構造は、電子部品から筐体までの熱導伝経路が小さいため放熱性が十分に得られない。
【0003】
また、インターポーザ基板を用いたモジュールに、複数の電子部品がインタポーザ基板に搭載してモジュール化したマルチチップモジュール(MCM:Multi−Chip module)がある。このようなモジュールの場合には複数の電子部品がモジュール化されているため、いっそうの高放熱性が必要となる。
【0004】
車載用電子装置の場合、汎用用途に比べて温度範囲が広く、また多くの熱サイクルに耐える必要があり、エンジンコントロールユニットの場合、エンジンルーム内に搭載される傾向にあるので、車載用電子装置の中でもより耐久性が求められており、従来技術ではユニット内のドライバーICチップや電源ICチップをインターポーザ基板に搭載することが困難であった。
【0005】
かかる放熱性を向上させる従来技術に、特許文献1がある。この特許文献1には、メタルコア基板の表裏それぞれの一部に金属コアが露出した部分を形成し、表面露出部にLSIチップを搭載し、裏面の露出部分から空気中への放熱性を高めることが記載されている。
【0006】
【特許文献1】特開平5−175407
【0007】
【発明が解決しようとする課題】
特許文献1では、インターポーザ基板の裏面にあるマザーボードからの放熱性まで考慮していない。
【0008】
すなわち、アンダーフィルやゲルが存在するような空気の流動がほとんどないような製品構造の場合(エンジンコントロールユニットでは信頼性向上の観点から透明なゲル状の樹脂で基板上の電子部品や電子モジュールを樹脂で覆ってしまう)、空冷効果をほとんど期待できないため、従来構造では十分な放熱性を得ることができない。
【0009】
また、インタポーザ基板とマザー基板との間隔は微小な間隔しかないので、空冷では十分な放熱効果を得ることができない。
【0010】
また、インターポーザ基板とマザーボードの熱膨張係数差を考慮していないため、熱サイクルに起因する接続不良を生じやすかった。
【0011】
本発明の目的は、インタポーザ基板がマザーボードに搭載されている電子装置の放熱性を向上することにある。
【0012】
【課題を解決するための手段】
本願では、上記目的を達成する手段を種々開示している。
【0013】
以下にその代表的な手段を記載する。
【0014】
電子装置に搭載したインタポーザ基板だけでなく、マザーボードにも熱容量が大きく熱伝導性も高いメタルコア基板を採用する。
【0015】
このようにマザーボードにメタルコア基板を採用することによって、インターポーザ基板の縦方向に大きな熱容量が生じることになるので、インターポーザ基板の横(平面)方向に熱拡散させるだけでなく、縦方向にも熱拡散させることができるようになる。
【0016】
さらに、この構造のマザーボードのコアメタルを露出させ、その部分に直接はんだ接続用のパッドを形成し、メタルコアインタポーザ基板とはんだ接続すると、インタポーザ基板のコアメタル上に形成されている熱導電性の低い絶縁層を介することがなくなるので、さらに放熱性を高めることができる。
【0017】
なお、従来のMCMでは、インタポーザ基板とマザーボードを接続するはんだの信頼性が問題になることが多い。これは主に、インタポーザ基板とマザーボードの熱膨張率の差に起因するものであるが、上述したように、インタポーザ基板とマザーボードでは、それぞれに同じ基板を使用しているので、熱膨張率を等しくすることができている。したがって、上記構造によってはんだ接続の熱サイクルに起因する不良発生を抑制することができるので、電子装置の耐熱性を向上させることができる。
【0018】
【発明の実施の形態】
図12は、電子装置であるECUの上部筐体を開けた状態の鳥瞰図である。
【0019】
この電子装置は、外部の端子と接続するためのコネクタ(図示せず。)が側壁にモールド成形されている筐体41(この筐体は下部筐体で、この下部筐体に嵌め込まれ、電子基板を封止する上部筐体も存在するが、図示していない。)と、筐体41に固定されコネクタの端子と電気的に接続されている電子基板とで構成されている。
【0020】
この電子基板は、電子部品であるLSIチップ27が搭載されているインタポーザ基板59と、インタポーザ基板59が搭載されたマザーボード57とを備え、これらの基板ははんだで接続されている。なお、LSIチップは、高発熱な3個のLSIチップ11がそれぞれ異なるインタポーザ基板上に他の電子部品とともに搭載されている。この3つのLSIチップ27は、1つが電源ICチップで、2つはドライバーICチップである。以下で説明する電子基板のインタポーザ基板に搭載しているLSIチップは、1つのチップとして記載しているが、電源ICチップ又はドライバICチップ又はこれらの任意の組み合わせた複数のLSIチップのことである。
【0021】
以下、このECUで用いる電子基板の種々の形態を図を用いて説明する。
【0022】
図1に、電子基板のリフロー前の断面図を示す。
【0023】
図1の電子基板は、LSIチップ11、コアメタル13、配線層15、スルーホール17、はんだボール19、絶縁層21、メタルベース23、メタルコア基板25、メタルベース基板27及びソルダーレジスト29を備えている。なお、メタルコア基板25とは、金属板(コアメタル13)をコアとし、コアメタル13の両面に形成された樹脂による絶縁層21および配線層15を備えた基板で、メタルベース基板23とは、金属板(メタルベース23)をベースにしてその片面上に樹脂による絶縁層21が形成されており、その絶縁層21上に配線層15が形成されている基板である。
【0024】
メタルコア基板25の表面には、フェースアップタイプのLSIチップ11がダイボンディングされ、LSIチップ搭載面の配線層21とワイヤボンディングされている。また、裏面には、電気的にマザーボードと接続するためのはんだ接続用パッドが配線層に形成されている。このはんだ接続用パッドのうち、LSIチップ11と重畳するものは放熱用、電源用、アース用のいずれかに用いられている。
【0025】
メタルベース基板27はメタルベース23上に絶縁層21と配線層15が2層形成されおり、配線層の一部がはんだ接続用パッドになっており、インターポーザ基板25とはんだで接続されている。また、接着材により筐体と接着されている。
【0026】
このメタルコアインタポーザ基板は次のプロセスにより製造する。
【0027】
まず、コアとなる金属13として0.2mmt×300mm×500mmの銅板を用意する。この銅板は、複数の基板を後に切り出して使用するため、サイズは大きくなっている。もちろん基板製造上取り扱いやすいサイズで良い。金属の種類としては、アルミニウムや鉄−Ni合金等でも良いが、熱伝導性の良い銅が好ましい。
【0028】
スルーホール形成用の穴(0.8mmφ)と、必要に応じて、後に基板サイズで切り出し易くするために、基板個片外形にスリットを、エッチングにより形成した。なお、エッチング液は塩化第2鉄を含む溶液を用いる。
【0029】
次に、絶縁層および内層の配線層として、プリプレグ21(ガラスクロス入りのエポキシ樹脂、厚さ0.1mmt)と銅薄15(厚さ0.012mmt)をメタル表裏に積層配置して、プレスで接着することにより形成した。なお、プリプレグと銅箔の代わりに、樹脂付き銅箔RCF(Resin Coated Cupper Foil)を使用しても良い。
【0030】
次に、配線として不要な部分の銅箔はエッチングにより除去した。
【0031】
コアメタルと内層配線を電気的に接続する必要がある場合には、内層ビア形成用に、コアメタルが露出するようにレーザーで直径0.15mmφのざぐりを形成した。レーザーは炭酸レーザー、YAGレーザー等何でも良いが、炭酸レーザーで行うと低コストで加工できるので好ましい。
【0032】
合わせて、基板表裏の内層どうしを電気的に接続するためのスルーホール17用の貫通穴をドリルで形成した。この貫通穴の形成もレーザーで加工することも可能であるが、プリプレグ使用の場合にはガラスクロスがあるため、ドリル加工が適している。
【0033】
次に、内層スルーホール、内層ビア、内層配線用に、厚さ0.015mm程度の銅めっきを施した。
【0034】
絶縁層および内層の配線層の形成プロセス再度繰り返すことにより、表層回路を形成した。
【0035】
配線およびビアホールは前述と同様の厚さの銅めっきを施し、さらに配線腐食防止とはんだ接続のために無電解ニッケルめっき(厚さ0.005mm程度)と無電解金めっき(厚さ0.001mm程度)を施した。
【0036】
さらに、部品搭載用に必要な部分を残して、ソルダーレジスト29をパターンで形成した。
【0037】
上記のメタルコア基板は、配線層数が表裏各2の場合であるが、本発明は層数に依存するものではないので、表裏の配線層数を増やす場合には、前述の工程を繰り返せば良い。
【0038】
上記のように製造したメタルコアインタポーザ基板表面の部品搭載用の所望の部分にAgペーストを塗布し、電子部品を搭載し、適切な硬化条件(例えば150℃、1hr)にてAgペーストを硬化させ接着する。なお、接着ははんだで行うと、より放熱性を向上できる。
【0039】
次に、高発熱LSI11の電極とメタルコアインタポーザ基板の電極をワイヤボンディングで接続する。必要に応じてインタポーザ基板の部品搭載面を樹脂でモールドすると、取り扱い性が向上する。
【0040】
インタポーザ基板の反対面側には、フラックス塗布後、電極上にSn3Ag0.5Cuはんだボールを搭載し、最高温度240℃、はんだ溶融時間およそ20秒でリフローすることにより、はんだバンプを形成する。なお、他のはんだを用いても良く、その場合にははんだ種類に応じたリフロー条件にてボール形成を行う。
【0041】
マザーボードも、以下の点を除きメタルコア基板と同様に形成する。
【0042】
メタルベース基板は、メタルの片面側に絶縁層および配線層を形成したもので、コアメタルを貫通するスルーホールが不要であるため、より簡単なプロセスで製造することができる。マザーボードのはんだ接続用パッド上に、マスク厚さ0.1mmのはんだ印刷用マスクを使用し、はんだペーストを印刷する印刷法によりはんだを形成する。
【0043】
印刷したペースト状のはんだ上に、インタポーザ基板のはんだバンプを位置合わせして搭載し、再度リフローし、はんだ接続を行う。
【0044】
必ずしもこのはんだ印刷を行う必要はないが、行うと、印刷したはんだの粘性によって、リフロー時のインタポーザ基板の位置ずれを防止することができる。
【0045】
この構造では、マザーボードの熱容量が大きくなるので、LSIの発する熱がまずメタルコアインタポーザ基板内で拡散されるだけでなく、はんだを介して縦方向(マザーボード方向)へ効率よく熱を伝達し、マザーボード内でも熱を拡散することができる。通常のプリント基板では、ほとんどが熱伝導率の悪い樹脂が基材となっているが、メタルコア基板ではコアが熱伝導率の良い金属であり、絶縁樹脂層は薄いため、上記のような効率の良い放熱構造を得ることができるのである。
【0046】
MCMでは、インタポーザ基板とマザーボードを接続するはんだの信頼性が問題になることが多い。これは、インタポーザ基板とマザーボードの熱膨張率の差に起因するものであるが、ベースメタル及びコアメタルに熱膨張係数の近い材料を使用するため、インターポーザ基板とマザーボードの熱膨張率差を小さくすることができるので、はんだ接続信頼性を向上できる。この効果は、以下のいずれの実施例に対しても期待できる。
【0047】
図2はメタルコアインタポーザ基板上の一部の絶縁樹脂を除去して、その領域のコアメタル上に絶縁層を介さずにLSIチップを搭載したこと以外は、図1一と同様である。
【0048】
熱伝導率の低い絶縁層を介さないので、この構造は図1よりもさらに放熱性を高めることができる。この絶縁樹脂の除去は、表層の回路を形成後、ビア形成と同時に、レーザにより行う。レーザは、炭酸レーザ、YAGレーザ等種類があるが、何でも良く、炭酸レーザだと加工費が安い。また、機械的に樹脂を除去しても良い。
【0049】
図3はマザーボードのメタルベース基板上の一部の絶縁樹脂を除去して、メタルを露出させ、その領域に、Niめっき、Auめっきを施してはんだ接続用のパッド31を形成した構造である。樹脂の除去方法は、図2の製法と同様である。
【0050】
コアメタル上の無電解ニッケルめっきの厚さは0.005mm程度、金めっきの厚さは0.001mm程度とする。コアメタルが銅の場合には、必ずしも上記めっきは不要であるが、めっきを施すとはんだ接続性、接続信頼性を向上できる。
【0051】
放熱性向上のため、このようにして形成したマザーボードのコアメタル上のパッドと、メタルコアはんだ接続用パッドとを、はんだバンプ33にて接続する。もちろん、電気的接続用には、通常の絶縁樹脂上のパッドどうしを、はんだバンプで接続することになる。
【0052】
この構造では、LSIの発する熱をマザーボードの金属ベースに放散することができるため、さらに良い放熱性を得ることが出来る。また、コアメタルのはんだ接続用パッド面積を小さくすると、搭載するはんだボールをほぼ同一サイズにすることが可能なため、特別な製造工程を要することがないので、低コスト化できる。
【0053】
図4〜6は、マザーボードを、両面配線のメタルコア基板としたこと以外は、図1〜3と同様である。
【0054】
図7〜9は、さらにマザーボードの、インタポーザ基板非搭載面側の絶縁樹脂を除去し、コアメタルを露出させるようにした構造である。
【0055】
このようにコアメタルを一部露出させて絶縁層で覆わないようにすると、より放熱性を高くすることができる。
【0056】
この構造では、例えばインタポーザ基板とマザーボードの間にアンダーフィルやゲルを入れる構造においても、高い放熱性を得ることができる。
【0057】
コアメタルの熱伝導率は大きいので、上記いずれの実施例においても、チップ搭載用ざぐりは基板の中心付近にある必要はなく、またコアメタルに直接形成した放熱用パッドはチップ搭載部分の真下にある必要もない。
【0058】
図10および図11は、さらに金属製(例えばアルミニウム)の筐体に接着した構造を示すである。
【0059】
マザーボードのざぐり部と筐体の間に、高熱伝導の部材45を挟み込むと、さらに放熱性を向上させることができる。
【0060】
高熱伝導の部材とは、マザーボードとアルミニウムの筐体を接着している接着剤よりも熱伝導率の大きな部材であり、例えばはんだ、銅やアルミニウム等の金属板、高熱伝導の樹脂や接着剤である。特にはんだを用いる場合には、筐体にはんだ接続用のパッドを形成して接続しても良いし、必ずしも筐体にはパッドを形成する必要はなく、マザーボードのコアメタルにはんだ供給しておいて、筐体には押しつけて、接触だけの接続でも良い。金属板を挟み込む場合には、金属板両面に接着剤を塗布して接続しても良いし、単に接触させるだけでも良い。当該部分以外のマザーボードと筐体の接続は、通常の接着剤か高熱伝導の接着剤を用いて行う。筐体は通常は軽いアルミニウムが用いられるが、放熱機能はその材質に依存するものではないので、任意に選択可能である。
【0061】
図13は、メタルコアインタポーザ基板上のLSIチップ11がフェースダウンで、端子がバンプ51でフリップチップ接続されている例である。
【0062】
このようにアンダーフィル53を用いると、信頼性と放熱性が向上する。
【0063】
図14は、メタルコアインタポーザ基板上に、半導体パッケージ55が、はんだバンプ57で接続された構造の例である。
【0064】
このような構造においても、放熱性を高めることができる。
【0065】
【発明の効果】
本発明によれば、MCMのようなインタポーザ基板を有する電子装置の放熱性を向上させることができる。
【図面の簡単な説明】
【図1】本発明に関わる電子基板の断面図である。
【図2】本発明に関わる電子基板の断面図である。
【図3】本発明に関わる電子基板の断面図である。
【図4】本発明に関わる電子基板の断面図である。
【図5】本発明に関わる電子基板の断面図である。
【図6】本発明に関わる電子基板の断面図である。
【図7】本発明に関わる電子基板の断面図である。
【図8】本発明に関わる電子基板の断面図である。
【図9】本発明に関わる電子基板の断面図である。
【図10】本発明に関わる電子基板の断面図である。
【図11】本発明に関わる電子基板の断面図である。
【図12】ECUの上部筐体を開けた状態の鳥瞰図である。
【図13】本発明に関わる実装構造を表す断面図である。
【図14】本発明に関わる実装構造を表す断面図である。
【符号の説明】
11…LSIチップ、13…コアメタル、15…配線、17…スルーホール、19…はんだボール接続部、21…絶縁層、23…メタルベース、25…メタルコアインタポーザ基板、27…メタルベース基板、29…ソルダーレジスト、31…はんだ接続用パッド、33…放熱用はんだ、35…メタルコア基板、37…コアメタル、39…放熱用ざぐり、41…筐体、43…接着剤、45…高熱伝導部材、51…バンプ、53…アンダーフィル、55…半導体パッケージ
Claims (8)
- メタルコア基板がメタルベース基板上又はメタルコア基板上にはんだで接続されている電子装置。
- 請求項1において、
前記インタポーザ基板はコアメタル上に絶縁層のない領域を有し、
その領域に半導体チップがダイボンディングされていることを特徴とする電子装置。 - 請求項1において、
前記インタポーザ基板はコアメタルが露出した領域を有し、
そのコアメタルが露出した領域に半導体チップがダイボンディングされていることを特徴とする電子装置。 - 請求項1から3のいずれかにおいて、
前記マザーボードは、コアメタルが露出している領域を有し、
その露出しているコアメタルとメタルコアインタポーザ基板のパッドとがはんだで接続されていることを特徴とする電子装置。 - 請求項1から4のいずれかにおいて、
前記マザーボードは、インタポーザ基板非搭載面側の一部にコアメタルが露出している領域を有することを特徴とする電子装置。 - 請求項1から4のいずれかにおいて、
前記マザーボードは、インタポーザ基板非搭載面側の一部にコアメタル上の絶縁層が除去されている領域を有することを特徴とする電子装置。 - 請求項1から4のいずれかにおいて、
前記マザーボードは、インタポーザ基板非搭載面側の一部にコアメタル上の絶縁層が除去されている領域を有することを特徴とする電子装置。 - 請求項1から3のいずれかにおいて、
前記マザーボードのインタポーザ基板非搭載面と筐体との間に、マザーボードと筐体を接着している接着剤よりも熱伝導率の大きな部材を備えていることを特徴とする電子装置。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002337365A JP3938017B2 (ja) | 2002-11-21 | 2002-11-21 | 電子装置 |
AU2003244322A AU2003244322A1 (en) | 2002-11-21 | 2003-06-20 | Electronic device |
CNB038253135A CN100378968C (zh) | 2002-11-21 | 2003-06-20 | 电子装置 |
KR1020057009038A KR100661044B1 (ko) | 2002-11-21 | 2003-06-20 | 전자 장치 |
PCT/JP2003/007862 WO2004047168A1 (ja) | 2002-11-21 | 2003-06-20 | 電子装置 |
US10/535,857 US7554039B2 (en) | 2002-11-21 | 2003-06-20 | Electronic device |
EP03811481.5A EP1571706B1 (en) | 2002-11-21 | 2003-06-20 | Electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002337365A JP3938017B2 (ja) | 2002-11-21 | 2002-11-21 | 電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004172425A true JP2004172425A (ja) | 2004-06-17 |
JP3938017B2 JP3938017B2 (ja) | 2007-06-27 |
Family
ID=32700895
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002337365A Expired - Lifetime JP3938017B2 (ja) | 2002-11-21 | 2002-11-21 | 電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3938017B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7679176B2 (en) | 2005-12-09 | 2010-03-16 | Hitachi, Ltd. | Semiconductor device and electronic control unit using the same |
JP2011191079A (ja) * | 2010-03-12 | 2011-09-29 | Hitachi Automotive Systems Ltd | 角速度検出装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5626353B2 (ja) | 2010-10-08 | 2014-11-19 | 富士通株式会社 | 半導体パッケージ、冷却機構、及び半導体パッケージの製造方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09102683A (ja) * | 1995-10-02 | 1997-04-15 | Nippon Avionics Co Ltd | 高周波用ハイブリッド集積回路の基板の固定方法 |
JP2000012765A (ja) * | 1998-06-17 | 2000-01-14 | Nec Corp | 積層型半導体装置放熱構造 |
JP2000315747A (ja) * | 1999-04-28 | 2000-11-14 | Sumitomo Metal Electronics Devices Inc | 半導体パッケージ |
JP2001110928A (ja) * | 1999-10-04 | 2001-04-20 | Shinko Electric Ind Co Ltd | 半導体パッケージの製造方法 |
JP2001177202A (ja) * | 1999-12-14 | 2001-06-29 | Nitto Denko Corp | メタルコア回路基板およびそれを用いたメタルコア多層回路基板 |
JP2001210954A (ja) * | 2000-01-24 | 2001-08-03 | Ibiden Co Ltd | 多層基板 |
JP2002270743A (ja) * | 2001-03-13 | 2002-09-20 | Nec Corp | 半導体素子の実装構造 |
-
2002
- 2002-11-21 JP JP2002337365A patent/JP3938017B2/ja not_active Expired - Lifetime
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09102683A (ja) * | 1995-10-02 | 1997-04-15 | Nippon Avionics Co Ltd | 高周波用ハイブリッド集積回路の基板の固定方法 |
JP2000012765A (ja) * | 1998-06-17 | 2000-01-14 | Nec Corp | 積層型半導体装置放熱構造 |
JP2000315747A (ja) * | 1999-04-28 | 2000-11-14 | Sumitomo Metal Electronics Devices Inc | 半導体パッケージ |
JP2001110928A (ja) * | 1999-10-04 | 2001-04-20 | Shinko Electric Ind Co Ltd | 半導体パッケージの製造方法 |
JP2001177202A (ja) * | 1999-12-14 | 2001-06-29 | Nitto Denko Corp | メタルコア回路基板およびそれを用いたメタルコア多層回路基板 |
JP2001210954A (ja) * | 2000-01-24 | 2001-08-03 | Ibiden Co Ltd | 多層基板 |
JP2002270743A (ja) * | 2001-03-13 | 2002-09-20 | Nec Corp | 半導体素子の実装構造 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7679176B2 (en) | 2005-12-09 | 2010-03-16 | Hitachi, Ltd. | Semiconductor device and electronic control unit using the same |
JP2011191079A (ja) * | 2010-03-12 | 2011-09-29 | Hitachi Automotive Systems Ltd | 角速度検出装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3938017B2 (ja) | 2007-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20200185349A1 (en) | Ultra-thin embedded semiconductor device package and method of manufacturing thereof | |
US6262489B1 (en) | Flip chip with backside electrical contact and assembly and method therefor | |
JP3849573B2 (ja) | 電子装置 | |
US7554039B2 (en) | Electronic device | |
WO2006132151A1 (ja) | インタポーザおよび半導体装置 | |
JPH0917919A (ja) | 半導体装置 | |
JPH09330996A (ja) | 電子パッケージ | |
KR20070010915A (ko) | 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지 | |
JP2006339596A (ja) | インタポーザおよび半導体装置 | |
JP4218434B2 (ja) | 電子装置 | |
JP2002314000A (ja) | ボール・グリッド・アレイ基板ビア構造 | |
US7545028B2 (en) | Solder ball assembly for a semiconductor device and method of fabricating same | |
TW201104767A (en) | Semiconductor package with NSMD type solder mask and method for manufacturing the same | |
JP4810235B2 (ja) | 半導体装置とそれを用いた電子部品モジュール | |
JP3938017B2 (ja) | 電子装置 | |
TW417265B (en) | Low-cost surface-mount compatible land-grid array (lga) chips cale package (csp) for packaging solder-bumped flip chips | |
JP2003224228A (ja) | 半導体装置用パッケージ並びに半導体装置及びその製造方法 | |
JP3988629B2 (ja) | 電子装置 | |
JP2002151634A (ja) | 基板放熱装置 | |
JP4172238B2 (ja) | 電子部品の実装構造 | |
JP2001168226A (ja) | 半導体パッケージ及び半導体装置 | |
JP2000031319A (ja) | 半導体素子搭載用基板キャリアー及びこれを用いた半 導体装置 | |
JP2000082760A (ja) | 半導体装置 | |
JP3582111B2 (ja) | プリント配線板の製造方法 | |
JP2007141887A (ja) | 半導体装置及びこれを用いたプリント配線板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040805 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060420 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061114 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070306 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070319 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100406 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110406 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120406 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120406 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130406 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140406 Year of fee payment: 7 |