JPS62241361A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62241361A JPS62241361A JP8412086A JP8412086A JPS62241361A JP S62241361 A JPS62241361 A JP S62241361A JP 8412086 A JP8412086 A JP 8412086A JP 8412086 A JP8412086 A JP 8412086A JP S62241361 A JPS62241361 A JP S62241361A
- Authority
- JP
- Japan
- Prior art keywords
- lead pin
- semiconductor device
- solder
- section
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 229910000679 solder Inorganic materials 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000013022 venting Methods 0.000 claims description 7
- 238000007872 degassing Methods 0.000 claims description 2
- 238000003754 machining Methods 0.000 abstract 2
- 230000000694 effects Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3447—Lead-in-hole components
Landscapes
- Engineering & Computer Science (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、半導体装置に係り、特に、半導体チップに電
気的に接続されているリードピンと基板上の配線とを電
気的に接続する技術に適用して有効な技術に関するもの
である。
気的に接続されているリードピンと基板上の配線とを電
気的に接続する技術に適用して有効な技術に関するもの
である。
半導体装置のプラスチックパッケージは、第５図及び第
６図に示すように、プリント基板ｌ上及びスルーホール
部に配線２を設け、リードピン３に配線２との電気的接
続を良くするためのカシメ部３Ａを設け、前記スルーホ
ール部にリードピン３を立てた後に半田４を流し込み、
カシメ部３Ａと半田４により両者を電気的に接続してい
る。
６図に示すように、プリント基板ｌ上及びスルーホール
部に配線２を設け、リードピン３に配線２との電気的接
続を良くするためのカシメ部３Ａを設け、前記スルーホ
ール部にリードピン３を立てた後に半田４を流し込み、
カシメ部３Ａと半田４により両者を電気的に接続してい
る。
しかしながら、この接続方法では、リードピン３のヘッ
ド部３Ｂがスルーホール部の上部をその全周にわたって
塞いでしまうため、スルーホール中のガスによる空洞５
が生じて、リードピン３の半田４との濡れ上がりが悪く
、電気接続不良を生ずるという問題があった。また、ス
ルーホール部の上部の配線２をリードピン３で損傷する
おそれがあるという問題があった。
ド部３Ｂがスルーホール部の上部をその全周にわたって
塞いでしまうため、スルーホール中のガスによる空洞５
が生じて、リードピン３の半田４との濡れ上がりが悪く
、電気接続不良を生ずるという問題があった。また、ス
ルーホール部の上部の配線２をリードピン３で損傷する
おそれがあるという問題があった。
本発明の目的は、基板上の配線と半導体チップに電気的
に接続されているリードピン又は外部装置と電気的に接
続するリードピンとの電気的接続を良好にすることがで
きる技術を提供することにある。
に接続されているリードピン又は外部装置と電気的に接
続するリードピンとの電気的接続を良好にすることがで
きる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
明細書の記述及び添付図面によって明らかになるであろ
う。
本願において開示される発明のうち１代表的なものの概
要を説明すれば、下記のとおりである。
要を説明すれば、下記のとおりである。
すなわち１本発明は、外部装置に電気的に接続されるリ
ードピンのヘッド部又はつば部裏面にガス抜き用溝を設
けたことにより、基板上の配線とり−ドピンを良好に電
気的に接続し、装置の信頼性を向上するものである。
ードピンのヘッド部又はつば部裏面にガス抜き用溝を設
けたことにより、基板上の配線とり−ドピンを良好に電
気的に接続し、装置の信頼性を向上するものである。
以下１本発明を一実施例とともに図面を用いて説明する
。
。
なお、全図において、同一の機能を有するものは同一の
符号を付け、その繰り返しの説明は省略する。
符号を付け、その繰り返しの説明は省略する。
〔実施例１〕
第１図は、本発明の実施例Ｉの半導体装置のり−ドピン
の構成を示す斜視図、−第２図は、本実施例１のリード
ピンをプリント基体に取り付けた断面し１である。
の構成を示す斜視図、−第２図は、本実施例１のリード
ピンをプリント基体に取り付けた断面し１である。
本実施例■の半導体装置のリードピンは、第１図に示す
ように、半導体チップに電気的に接続されているリード
ピン、外部装置と電気的に接続するリードピン等のリー
ドピン３の半球状のヘッド部３Ｂの裏部にガス抜き用溝
３Ｃを設けたものである。このリードピン３の中間部に
は、第５図に示すように、リードピン３に配線２との電
気的接続を良くするためのカシメ部３Ａが設けられてい
る。
ように、半導体チップに電気的に接続されているリード
ピン、外部装置と電気的に接続するリードピン等のリー
ドピン３の半球状のヘッド部３Ｂの裏部にガス抜き用溝
３Ｃを設けたものである。このリードピン３の中間部に
は、第５図に示すように、リードピン３に配線２との電
気的接続を良くするためのカシメ部３Ａが設けられてい
る。
前記ガス抜き用ｉｌｌ ３ Ｃは、前記ヘッド部３Ｂの
加工と同時に加工することにより容易に実現することが
できる。すなわち、ヘッド部の鋳型に凸部を設けるだけ
で可能である。
加工と同時に加工することにより容易に実現することが
できる。すなわち、ヘッド部の鋳型に凸部を設けるだけ
で可能である。
そして、第２図に示すように、前記リードピン３とプリ
ント基板１上及びスルーホール部に設けられた配ｔ／Ａ
２とを電気的に接続するために、前記スルーホール部に
リードピン３を立てた後、その中に半田４を流し込んで
、カシメ部３Ａと半田４により両廿を電気的に接続する
。この時、リードピン３のヘッド部３Ｂにガス抜き用溝
３Ｃを設けているため、リードピン３のヘッド部３Ａが
スルーホール部の上部をその全周にわたって塞いだ時、
スルーホール中のガスが前記ガス抜き用溝３Ｃから抜け
て半田４の上がり道が形成される。これにより、半田４
が毛細管現象で吸上げられ、スルーホール部の外部に流
出し、リードピン３と基板１に設けられている配線２と
が確実に（１００％）電気的１機械的に接続される。
ント基板１上及びスルーホール部に設けられた配ｔ／Ａ
２とを電気的に接続するために、前記スルーホール部に
リードピン３を立てた後、その中に半田４を流し込んで
、カシメ部３Ａと半田４により両廿を電気的に接続する
。この時、リードピン３のヘッド部３Ｂにガス抜き用溝
３Ｃを設けているため、リードピン３のヘッド部３Ａが
スルーホール部の上部をその全周にわたって塞いだ時、
スルーホール中のガスが前記ガス抜き用溝３Ｃから抜け
て半田４の上がり道が形成される。これにより、半田４
が毛細管現象で吸上げられ、スルーホール部の外部に流
出し、リードピン３と基板１に設けられている配線２と
が確実に（１００％）電気的１機械的に接続される。
このように、リードピン３の半球状のヘッド部３Ｂの裏
部にガス抜き用溝３Ｃｔ！−設けたことにより次の効果
を奏する。
部にガス抜き用溝３Ｃｔ！−設けたことにより次の効果
を奏する。
（１）、前記スルーホール中のガスを抜くことができる
。
。
（２）、半田４の上がり道ができるができるので、半田
４が毛細管現象で吸上げることができる。これにより電
気的接続を１００％確実にすることができる。
４が毛細管現象で吸上げることができる。これにより電
気的接続を１００％確実にすることができる。
（３）、前記（２）により、半田４がスルーホール部の
上部に上がってくるので、視覚的に内部半田付れ状態が
確認できる。
上部に上がってくるので、視覚的に内部半田付れ状態が
確認できる。
（４）前記（２）により、半田４と配線２のパターンと
の接続状態が視覚的に確認することができる。
の接続状態が視覚的に確認することができる。
（５）前記（２）により、スルーホール部の上部を損傷
するのを防止することができる。
するのを防止することができる。
（６）前記（１）乃至（５）により、装置の信頼性を向
上することができる。
上することができる。
本発明の実施例■の半導体装置のリードピンは。
第３図に示すように、リードピン３のヘッド部３Ｄの形
状を円錐状にし、その円錐部にガス抜き用溝３Ｃを設け
たものである。このような構成にすることによる作用効
果は、実施例！と同様である。
状を円錐状にし、その円錐部にガス抜き用溝３Ｃを設け
たものである。このような構成にすることによる作用効
果は、実施例！と同様である。
本発明の実施例■の半導体装置のリードピンは、第４図
に示すように、リードピン３の中間部につば３Ｅを設け
、そのつば３Ｅの所定位置にガス抜き溝３Ｃを設けたも
のである。このように構成することによる作用効果は、
実施例Ｉと同様である。
に示すように、リードピン３の中間部につば３Ｅを設け
、そのつば３Ｅの所定位置にガス抜き溝３Ｃを設けたも
のである。このように構成することによる作用効果は、
実施例Ｉと同様である。
以上説明したように、本願で開示した新規な技術によれ
ば、次の効果を得ることができる。
ば、次の効果を得ることができる。
（１）、前記スルーホール中のガスを抜くことができる
。
。
（２）、半田の上がり道ができるができるので。
半田が毛細管現象で吸上げることができる。これにより
電気的接続を１００％確実にすることができる。
電気的接続を１００％確実にすることができる。
（３）、前記（２）により、半田がスルーホール部の上
部に上がってくるので、視覚的に内部半田付は状態が確
認できる。
部に上がってくるので、視覚的に内部半田付は状態が確
認できる。
（４）前記（２）により、半田と配線のパターンとの接
続状態が視覚的に確認することができる。
続状態が視覚的に確認することができる。
（５）前記（２）により、スルーホール部の上部を損傷
するのを防止することができる。
するのを防止することができる。
（６）前記（１）乃至（５）により、装置の信頼性を向
上することができる。
上することができる。
以上、本発明を実施例にもとすき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変形可能であること
はいうまでもない。
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変形可能であること
はいうまでもない。
例えば、前記リードピンのヘッドの形状は、実施例以外
の角錐状２円盤状等の形状にしてもよい。
の角錐状２円盤状等の形状にしてもよい。
第１図は、本発明の実施例■の半導体装置のり−ドピン
の構成を示す斜視図。 第２図は１本実施例■のリードピンをプリント基体に取
り付けた断面図。 第３図は１本発明の実施例Ｈの半導体装置のり−ドピン
の構成を示す斜視図、 第４図は、本発明の実施例■の半導体装置のリードピン
の構成を示す斜視図、 第５図及び第６図は、従来の問題点を説明するための図
である。 図中、■・・・プリント基板、２・・・配線、３・・・
リードピン、３Ａ・・・カシメ部、３Ｂ、３Ｄ・・・ヘ
ッド部。 ３Ｃ・・・ガス抜き用溝、３Ｅ・・・つば部、４・・・
半田である。 ；イーーＡ、− 代圧入弁理士小用Ｊ勝男 第 １ 図 第 ２ 図 第 ３ 図 第４図 第 ５ 図 第 ６ 図
の構成を示す斜視図。 第２図は１本実施例■のリードピンをプリント基体に取
り付けた断面図。 第３図は１本発明の実施例Ｈの半導体装置のり−ドピン
の構成を示す斜視図、 第４図は、本発明の実施例■の半導体装置のリードピン
の構成を示す斜視図、 第５図及び第６図は、従来の問題点を説明するための図
である。 図中、■・・・プリント基板、２・・・配線、３・・・
リードピン、３Ａ・・・カシメ部、３Ｂ、３Ｄ・・・ヘ
ッド部。 ３Ｃ・・・ガス抜き用溝、３Ｅ・・・つば部、４・・・
半田である。 ；イーーＡ、− 代圧入弁理士小用Ｊ勝男 第 １ 図 第 ２ 図 第 ３ 図 第４図 第 ５ 図 第 ６ 図
Claims (1)
- 【特許請求の範囲】 １、基板上の配線と半導体チップに電気的に接続されて
いるリードピン又は外部装置と電気的に接続するリード
ピンを半田で電気的に接続する半導体装置であって、前
記リードピンのヘッド部又はつば部裏面にガス抜き用溝
を設けたことを特徴とする半導体装置。 ２、前記リードピンは、半球状のヘッドを有することを
特徴とする特許請求の範囲第１項記載の半導体装置。 ３、前記リードピンは、円錐状又は角錐状のヘッドを有
することを特徴とする特許請求の範囲第１項記載の半導
体装置。 ４、前記リードピンは、つば部を有することを特徴とす
る特許請求の範囲第１項記載の半導体装置。 ５、前記リードピンは、該リードピンと基板上の配線と
を電気的に接続するためのカシメ部を有することを特徴
とする特許請求の範囲第１項乃至第４項に記載の各項の
半導体装置。 ６、前記ガス抜き用溝の加工を、リードピンのヘッド部
又はつば部の加工時に同時に行うことを特徴とする特許
請求の範囲第１項乃至第５項に記載の各項の半導体装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8412086A JPS62241361A (ja) | 1986-04-14 | 1986-04-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8412086A JPS62241361A (ja) | 1986-04-14 | 1986-04-14 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62241361A true JPS62241361A (ja) | 1987-10-22 |
Family
ID=13821657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8412086A Pending JPS62241361A (ja) | 1986-04-14 | 1986-04-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62241361A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6359332B2 (en) * | 2000-02-03 | 2002-03-19 | Ngk Spark Plug Co., Ltd. | Printed-wiring substrate having lead pins |
| US6737740B2 (en) * | 2001-02-08 | 2004-05-18 | Micron Technology, Inc. | High performance silicon contact for flip chip |
| US6784374B2 (en) * | 1997-01-30 | 2004-08-31 | Ibiden Co., Ltd. | Printed wiring board and manufacturing method therefor |
-
1986
- 1986-04-14 JP JP8412086A patent/JPS62241361A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6784374B2 (en) * | 1997-01-30 | 2004-08-31 | Ibiden Co., Ltd. | Printed wiring board and manufacturing method therefor |
| US6359332B2 (en) * | 2000-02-03 | 2002-03-19 | Ngk Spark Plug Co., Ltd. | Printed-wiring substrate having lead pins |
| US6737740B2 (en) * | 2001-02-08 | 2004-05-18 | Micron Technology, Inc. | High performance silicon contact for flip chip |
| US6812137B2 (en) | 2001-02-08 | 2004-11-02 | Micron Technology, Inc. | Method of forming coaxial integrated circuitry interconnect lines |
| US6828656B2 (en) | 2001-02-08 | 2004-12-07 | Micron Technology, Inc. | High performance silicon contact for flip chip and a system using same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3037222B2 (ja) | Ｂｇａ型半導体装置 | |
| JPS62241361A (ja) | 半導体装置 | |
| KR100226773B1 (ko) | 반도체 소자의 패키지 | |
| JPS61237454A (ja) | 電子部品 | |
| JPH0222886A (ja) | 混成集積回路 | |
| JPS5883150U (ja) | 半導体集積回路装置 | |
| JPS6244531Y2 (ja) | ||
| JPS6155770B2 (ja) | ||
| KR100587389B1 (ko) | 적층형 반도체 패키지 | |
| JPS5977264U (ja) | 樹脂封止型半導体装置 | |
| JPH0450145Y2 (ja) | ||
| JPS5895054U (ja) | 半導体装置 | |
| JPS587347U (ja) | 混成集積回路装置 | |
| JPH0536843U (ja) | 集積回路用パツケージ | |
| JPS60161643A (ja) | 半導体装置 | |
| JPS6052634U (ja) | 半導体装置 | |
| JPS6234445U (ja) | ||
| JPS59115664U (ja) | プリント回路基板 | |
| JPS592146U (ja) | 電子部品パツケ−ジ | |
| JPS61152031A (ja) | 半導体装置 | |
| JPS58158401U (ja) | リ−ド端子付きチツプ部品 | |
| JPS60149166U (ja) | 混成集積回路装置 | |
| JPS5899842U (ja) | 半導体装置 | |
| JPS59111049U (ja) | 半導体装置 | |
| JPS58193663U (ja) | プリント基板の素子実装構造 |