JPS60161643A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60161643A JPS60161643A JP59015236A JP1523684A JPS60161643A JP S60161643 A JPS60161643 A JP S60161643A JP 59015236 A JP59015236 A JP 59015236A JP 1523684 A JP1523684 A JP 1523684A JP S60161643 A JPS60161643 A JP S60161643A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- tab
- parts
- package
- bent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
- H01L23/49551—Cross section geometry characterised by bent parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、半導体技術、特に、実装基板に対して高密度
な実装を実現する技術に関する。
な実装を実現する技術に関する。
基板に対して高密度な実装を行なうため、基板に対しパ
ッケージを電気的かつ機械的に直付する半導体装置（以
下、ＬＣＣＩＣという。）が考えられる。
ッケージを電気的かつ機械的に直付する半導体装置（以
下、ＬＣＣＩＣという。）が考えられる。
一方、生産性等の観点から、リードフレームのタブ上に
ベレットを固装し合成樹脂（以下、レジンという。）か
ら成形されたパッケージによシ非気密封止する半導体装
置が考えられる◇そこで、レジンモールドされたパッケ
ージによるＬＣＣＩＣが開発されれば、生産性および実
装密度性の高い半導体装置が得られることが、本発明者
によって明らかにされた。
ベレットを固装し合成樹脂（以下、レジンという。）か
ら成形されたパッケージによシ非気密封止する半導体装
置が考えられる◇そこで、レジンモールドされたパッケ
ージによるＬＣＣＩＣが開発されれば、生産性および実
装密度性の高い半導体装置が得られることが、本発明者
によって明らかにされた。
本発明の目的は、生産性および実装密度の高い半導体装
置が得られる半導体技術を提供することにある。
置が得られる半導体技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通シである。
を簡単に説明すれば、次の通シである。
すなわち、リードフレームのリードを屈曲してその一部
の表面がレジンモールドされるパッケージの表面とほぼ
一致した状態で露出するように構成することによシ、レ
ジンモールド屋パッケージによるＬＣＣＩＣを得るよう
にしたものである。
の表面がレジンモールドされるパッケージの表面とほぼ
一致した状態で露出するように構成することによシ、レ
ジンモールド屋パッケージによるＬＣＣＩＣを得るよう
にしたものである。
第１図は本発明の一実施例であるＬＣＣＩＣを示す縦断
面図、第２図はその製造過程を示す斜視図、第３図は同
じく縦断面図である。
面図、第２図はその製造過程を示す斜視図、第３図は同
じく縦断面図である。
本実施例において、このＴ、 ＣＣＩ Ｃ１はその組立
途中において第２図に示されているような形態に形成さ
れたリードフレーム２を備えている。第２図において、
リードフレーム２は、一対の外枠３と、外枠３間に互い
にほぼ平行に整列された複数のり−ド４と、一方の外枠
３に直角に突設されたタブＭリード５の先端に形成され
たタブ６と、リード４の終端部において外枠３間に架設
されたダム７とを備えている。リードフレーム２におけ
るリード４は、タブ６付近においてほぼ直角に屈折され
、ダム７付近においてタブ６とほぼ平行になるように再
度はぼ直角外向きに屈曲されてお９、タブ６付近の平行
部分はインチ部４＆を、ダム７付近の平行部分はアウタ
部４ｂを、その中間の立ち上り部分は剛性部４ｃをそれ
ぞれ構成するようになっている。
途中において第２図に示されているような形態に形成さ
れたリードフレーム２を備えている。第２図において、
リードフレーム２は、一対の外枠３と、外枠３間に互い
にほぼ平行に整列された複数のり−ド４と、一方の外枠
３に直角に突設されたタブＭリード５の先端に形成され
たタブ６と、リード４の終端部において外枠３間に架設
されたダム７とを備えている。リードフレーム２におけ
るリード４は、タブ６付近においてほぼ直角に屈折され
、ダム７付近においてタブ６とほぼ平行になるように再
度はぼ直角外向きに屈曲されてお９、タブ６付近の平行
部分はインチ部４＆を、ダム７付近の平行部分はアウタ
部４ｂを、その中間の立ち上り部分は剛性部４ｃをそれ
ぞれ構成するようになっている。
リードフレーム２におけるタブ６にはベレット８がリー
ド４における屈折方向と反対側の表面においてボンディ
ングされ、ベレット８は各リード４におけるインナ部４
ａにボンディングワイヤａを介して電気的に接続されて
いる。
ド４における屈折方向と反対側の表面においてボンディ
ングされ、ベレット８は各リード４におけるインナ部４
ａにボンディングワイヤａを介して電気的に接続されて
いる。
このように、ベンッ）８’ｔ−機械的、電気的にボンデ
ィングされたリードフレーム２は、第３図に示されるよ
うな成形型を用いてレジンモールドされてなるパッケー
ジ１０によシ非気密封止されている。
ィングされたリードフレーム２は、第３図に示されるよ
うな成形型を用いてレジンモールドされてなるパッケー
ジ１０によシ非気密封止されている。
第３図において、この成形Ｗｌｌは上型１２と下型１３
とを備えておシ、下型１３には、リードフレーム４のア
ウタ部４ｂの表面からボンディングワイヤａのアーチ頂
点までの高さよシも深い深さを有するキャビティ１４が
形成されている＠前記ベレット８をボンディングされた
リードフレーム２は下型１３のキャビティ１４内にベレ
ット８を下向にして収容され、上型１２が下型１３に合
せられる。このとき、リード４のアウタ部４ｂの表面は
上型１２のキャビテイ面１５に密着する０また、ダム７
は上Ｗ１２と下型１３との間で挟圧される。この状態で
、レジン１６が成形機のポットからランチ、ゲート（い
ずれも図示せず）を通じてキャビティ１４内に圧送され
パッケージ１０が成形される。このとき、外枠３偶の２
面が開放しているので、レジ７１６はリードフレーム２
におけるタブ６の上方空間に効果的に流れ込む。
とを備えておシ、下型１３には、リードフレーム４のア
ウタ部４ｂの表面からボンディングワイヤａのアーチ頂
点までの高さよシも深い深さを有するキャビティ１４が
形成されている＠前記ベレット８をボンディングされた
リードフレーム２は下型１３のキャビティ１４内にベレ
ット８を下向にして収容され、上型１２が下型１３に合
せられる。このとき、リード４のアウタ部４ｂの表面は
上型１２のキャビテイ面１５に密着する０また、ダム７
は上Ｗ１２と下型１３との間で挟圧される。この状態で
、レジン１６が成形機のポットからランチ、ゲート（い
ずれも図示せず）を通じてキャビティ１４内に圧送され
パッケージ１０が成形される。このとき、外枠３偶の２
面が開放しているので、レジ７１６はリードフレーム２
におけるタブ６の上方空間に効果的に流れ込む。
パッケージ１０の成形後、ダム７および外枠３が切シ落
され、第１図に示されているＬＣＣＩＣｌが完成する。
され、第１図に示されているＬＣＣＩＣｌが完成する。
このＬＣＣＩＣＩにおいて、リード４のアウタ部４ｂの
表面は、パッケージ１０の底面における対辺において、
互いに平行に整列して露出することになる。
表面は、パッケージ１０の底面における対辺において、
互いに平行に整列して露出することになる。
前記構成にかかるＬ’ＣＣｌＣｌをプリント基板に実装
する場合、第１図に想像線で示されているように、プリ
ント基板１７上に端子部１８を前記ＬＣＣＩＣＩのパッ
ケージ１０底面における各リードアウタ部４ｂに整合す
るように形成しておき、各リードアウタ部４ｂを各端子
部１８に接触させてリフローはんだ付は作業等を実施す
れば、ＬＣＣＩＣＩはプリント基板１７に機械的かつ電
気的に接続される。
する場合、第１図に想像線で示されているように、プリ
ント基板１７上に端子部１８を前記ＬＣＣＩＣＩのパッ
ケージ１０底面における各リードアウタ部４ｂに整合す
るように形成しておき、各リードアウタ部４ｂを各端子
部１８に接触させてリフローはんだ付は作業等を実施す
れば、ＬＣＣＩＣＩはプリント基板１７に機械的かつ電
気的に接続される。
パッケージ１０の剛性は剛性部４ｃの高さを適当に選定
することによシ、適切に設定することができる◇ 〔効果〕 （１） リードフレームのリードを屈面してその一部の
表面がレジ／モールドされたパッケージの表面とほぼ一
致した状態で露出するように構成することにより、レジ
ンそ−ルド屋パッケージによるＬＣＣＩＣを得ることが
できるため、高い生産性を確保しつつ、高密度実装を実
現することができる０（２） リードをそのアウタ部が
タブと平行になるように外向きに屈折させ、その露出面
がパッケージの底面における対辺において整列させるこ
とによシ、パッケージの成形時において、レジンをリー
ドフレームのタブ下方空間に効果的に流れ込ませること
ができるため、成形性の良い堅牢なパッケージが得られ
る。
することによシ、適切に設定することができる◇ 〔効果〕 （１） リードフレームのリードを屈面してその一部の
表面がレジ／モールドされたパッケージの表面とほぼ一
致した状態で露出するように構成することにより、レジ
ンそ−ルド屋パッケージによるＬＣＣＩＣを得ることが
できるため、高い生産性を確保しつつ、高密度実装を実
現することができる０（２） リードをそのアウタ部が
タブと平行になるように外向きに屈折させ、その露出面
がパッケージの底面における対辺において整列させるこ
とによシ、パッケージの成形時において、レジンをリー
ドフレームのタブ下方空間に効果的に流れ込ませること
ができるため、成形性の良い堅牢なパッケージが得られ
る。
（３） リードの剛性部の高さを適当に選定することに
より、パッケージの厚さ、剛性等が適切に設定すること
ができる。
より、パッケージの厚さ、剛性等が適切に設定すること
ができる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、リードフレームのリードはパッケージの対辺
において屈曲させるに限らず、方形のパッケージの四辺
において屈曲させてもよいし、底面に限らず、側面にお
いても露出させるようにしてもよい。
において屈曲させるに限らず、方形のパッケージの四辺
において屈曲させてもよいし、底面に限らず、側面にお
いても露出させるようにしてもよい。
第１図は本発明の一実施例を示す縦断面図、Ｍ２図はそ
の製造過程を示す斜視図、 第３図は同じく縦断面図である０
の製造過程を示す斜視図、 第３図は同じく縦断面図である０
Claims (1)
- １、リードフレームのタブ上にペレットが取り付けられ
、合成樹脂から成形された／（ツケージによシ非気密封
止されている半導体装置において、前記リードフレーム
のリードが屈折されその一部の表面がパッケージの表面
とほぼ一致した状態で露出されていることを特徴とする
半導体装置０２、 リードが、前記タブとほぼ平行に々
るようにかつ外向きに屈折され、その露出面が）くノケ
ージの底面における対辺において整列されていることを
特徴とする特許請求の範凹第１項記載の半導体装置〇
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59015236A JPS60161643A (ja) | 1984-02-01 | 1984-02-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59015236A JPS60161643A (ja) | 1984-02-01 | 1984-02-01 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60161643A true JPS60161643A (ja) | 1985-08-23 |
Family
ID=11883233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59015236A Pending JPS60161643A (ja) | 1984-02-01 | 1984-02-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60161643A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2398181A (en) * | 2003-02-04 | 2004-08-11 | Transparent Engineering Ltd | Nonplanar lead-frame; mounting magnetic components and a circuit board; lead-frame and heat sink |
| JP2016001763A (ja) * | 1999-06-30 | 2016-01-07 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
1984
- 1984-02-01 JP JP59015236A patent/JPS60161643A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016001763A (ja) * | 1999-06-30 | 2016-01-07 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US9484288B2 (en) | 1999-06-30 | 2016-11-01 | Renesas Technology Corporation | Semiconductor device and a method of manufacturing the same and a mounting structure of a semiconductor device |
| GB2398181A (en) * | 2003-02-04 | 2004-08-11 | Transparent Engineering Ltd | Nonplanar lead-frame; mounting magnetic components and a circuit board; lead-frame and heat sink |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9013030B2 (en) | Leadframe, semiconductor package including a leadframe and method for producing a leadframe | |
| KR100369907B1 (ko) | 반도체 패키지와 그 반도체 패키지의 기판 실장 구조 및적층 구조 | |
| KR100355794B1 (ko) | 리드프레임 및 이를 이용한 반도체패키지 | |
| KR19980055817A (ko) | 버텀리드 반도체 패키지 및 그 제조 방법 | |
| JPS60161643A (ja) | 半導体装置 | |
| KR910000018B1 (ko) | 리이드프레임을 갖춘 반도체장치 및 그 제조방법 | |
| JP3741550B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000349222A (ja) | リードフレーム及び半導体パッケージ | |
| JPH09129796A (ja) | 半導体装置 | |
| JPS60107848A (ja) | 半導体装置およびこれに用いられるリ−ドフレ−ム | |
| JPH01102947A (ja) | 樹脂封止型半導体デバイスおよびリードフレーム | |
| US20220157681A1 (en) | Integrated circuit package with v-shaped notch creepage structure | |
| JP3747991B2 (ja) | 半導体装置の製造方法 | |
| KR100253393B1 (ko) | 반도체 패키지 | |
| JPH0529527A (ja) | 半導体装置 | |
| JPH1154685A (ja) | 半導体装置およびそれに使用されるリードフレーム | |
| JPH05166964A (ja) | 半導体装置 | |
| KR20050056339A (ko) | 반도체패키지 및 그 제조방법 | |
| JPH11340400A (ja) | 半導体装置およびその製造方法並びにそれに使用されるリードフレーム | |
| JPH03250657A (ja) | 表裏両面実装可能な樹脂封止型半導体装置 | |
| KR20010004527A (ko) | 칩 스캐일 패키지 | |
| JP4049782B2 (ja) | 半導体装置 | |
| KR19980063639U (ko) | 스택 패키지 | |
| JP2001035987A (ja) | 半導体装置およびその製造方法 | |
| KR20010018965A (ko) | 멀티 칩 패키지 실장 방법 |