JP4000609B2 - 電子部品搭載用基板及びその製造方法 - Google Patents
電子部品搭載用基板及びその製造方法 Download PDFInfo
- Publication number
- JP4000609B2 JP4000609B2 JP32789896A JP32789896A JP4000609B2 JP 4000609 B2 JP4000609 B2 JP 4000609B2 JP 32789896 A JP32789896 A JP 32789896A JP 32789896 A JP32789896 A JP 32789896A JP 4000609 B2 JP4000609 B2 JP 4000609B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- mounting opening
- electronic component
- mounting
- patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
- Y10T29/49135—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting and shaping, e.g., cutting or bending, etc.
Description
【０００１】
【技術分野】
本発明は，電子部品を搭載するための搭載用開口部の壁面に側面パターンを設けた電子部品搭載用基板及びその製造方法に関する。
【０００２】
【従来技術】
従来，電子部品搭載用基板としては，図２７に示すごとく，電子部品８を搭載するための搭載用開口部９５を有するものがある（特開平７−８６７５２号公報）。搭載用開口部９５の壁面には，例えば，複数の側面パターン９０１が設けられている。この側面パターン９０１は，電子部品搭載用基板９の内部に形成した配線パターン５３と接続している。
【０００３】
図２７，図２８に示すごとく，搭載用開口部９５に搭載された電子部品８は，側面パターン９０１の上方に設けた帯状の側面パッド９０３と，ボンディングワイヤー８０を介して電気的に接続される。
また，電子部品搭載用基板９の上面には，先端にボンディングパッド５４０を有する配線パターン５４を設けている。配線パターン５４は，電子部品搭載用基板９の周囲に設けたスルーホール９９と接続している。スルーホール９９の内部には，例えばリードピン８６が装着される。
【０００４】
上記電子部品搭載用基板を製造するに当たっては，まず，図２８に示すごとく，電子部品搭載用基板の上層となる絶縁基板９２に，側面パターン形成部分を壁面とする４つの切断用穴９０を穿設する。これらの切断用穴９０は，絶縁基板９２の搭載用開口部形成部分９０９に，その周縁を正方形状に囲むように配置する。
【０００５】
次いで，切断用穴９０の壁面に金属めっき膜９０２を施すと共に，絶縁基板９２の上面に帯状の側面パッド９０３，配線パターン５４，及びボンディングパッド５４０を形成する。
次に，図２８に示す点線９００に沿って，切断用穴９０の壁面の間をルーター加工により切断して，搭載用開口部９０１を形成するとともに，搭載用開口部９０１の壁面に複数の側面パターン９０１を形成する。
【０００６】
次いで，上記絶縁基板９２の下面に他の絶縁基板９１を積層，圧着して，多層板９８を得る。多層板９８の周縁部にスルーホール９９を形成し，その内部を金属めっき膜９０９により被覆する。その後，スルーホール９９の内部にリードピン８６を装着する。以上により，図２７に示す電子部品搭載用基板９を得る。
【０００７】
【解決しようとする課題】
しかしながら，上記従来の電子部品搭載用基板においては，図２９に示すごとく，側面パターン９０１の先端部の金属めっき膜９０２が，搭載用開口部９５の壁面９１９から剥離するおそれがあった。
即ち，ルーター加工の際に，搭載用開口部の壁面９１９を被覆する上記側面パターン９０１の先端部の金属めっき膜９０２が，ルーター加工具の刃によって引き剥がされることがある。金属めっき膜９０２が引き剥がされると，熱衝撃の際にその部分から金属めっき膜９０２が更に大きく剥離して，側面パターンの確実な電気導通性を妨げるおそれがある。そのため，ルーター加工を精度良く徐々に行う必要があり，ルーター加工速度を高めることができず，生産性が低い。
【０００８】
また，近年の電子部品の多機能化の傾向に伴い，電子部品搭載用基板９には，多種類の電位を持つ側面パターンを設けることが必要になってきた。そこで，図３０に示すごとく，搭載用開口部９５の壁面を所定箇所で打ち抜くことにより打ち抜き部９１２を形成して，該打ち抜き部９１２の間に側面パターン９０１を形成することが考えられる。これにより，電源回路Ｐ，接地回路Ｇ，信号回路Ｓ等，多種類の電位を持つ側面パターン９０１を形成することができる。これらの側面パターン９０１は，電源回路Ｐ，接地回路Ｇ，又は信号回路Ｓとして機能させることができる。しかし，この場合にも，上記と同様に，搭載用開口部９５の打ち抜きの際に側面パターン９０１の端部９０２が剥離することがある。
【０００９】
本発明はかかる従来の問題点に鑑み，側面パターンの剥離を防止することができると共に複数の電位を持つ側面パターンの形成が容易な，電子部品搭載用基板及びその製造方法を提供しようとするものである。
【００１０】
【課題の解決手段】
本願の課題を解決するための第１の手段は，請求項１の発明のように，電子部品を搭載するための搭載用開口部を設けた絶縁基板と，上記搭載用開口部の壁面に設けた複数の側面パターンとを有する電子部品搭載用基板において，
上記搭載用開口部の角部には，その壁面から該搭載用開口部の内方へ向かって突出する突出部を設けており，
かつ該突出部の側面には，上記搭載用開口部の壁面に形成された上記各側面パターンが延設された金属メッキ膜が形成されていることを特徴とする電子部品搭載用基板である。
【００１１】
本発明の電子部品搭載用基板は，搭載用開口部の壁面からその内方へ向かって突出する突出部を有している。突出部の側面には，各側面パターンの端部が延設されている。そのため，仮に側面パターンの端部が剥離していたとしても，その剥離は，突出部側面を被覆する側面パターンの端部だけに留まる。そのため，搭載用開口部の壁面から側面パターンが剥離することを防止することができる。
また，熱衝撃によって側面パターンが搭載用開口部の壁面から剥離するおそれもない。従って，側面パターンの電気導通性を確実にすることができる。
【００１２】
次に，請求項２の発明のように，上記突出部は，その根部からその内側先端までの長さが，０．１〜０．５ｍｍであることが好ましい。これにより，側面パターンの剥離をより効果的に防止することができる。また，突出部が電子部品搭載の際に障害物となるおそれもない。０．１ｍｍ未満の場合には，側面パターンが剥離するおそれがある。一方，０．５ｍｍを越える場合には，突出部が電子部品を搭載する際に障害となるおそれがある。
【００１３】
ここに，上記突出部の根部とは，突出部の側面と搭載用開口部の壁面との境界である一対の角部を直線で結んだ直線上の位置をいう。また，上記搭載用開口部の内側先端とは，搭載用開口部の内方に面した搭載用開口部の内側面をいい，この内側面には金属めっき膜が被覆されていない。
次に，請求項３の発明のように，上記複数の側面パターンのうちの一部の側面パターンは，上記電子部品に電気を供給する電源回路であり，他の側面パターンは，上記電子部品を接地するための接地回路であってもよい。
【００１４】
次に，上記電子部品搭載用基板を製造する第１の方法としては，例えば，請求項４の発明のように，電子部品を搭載するための搭載用開口部を設けた絶縁基板と，上記搭載用開口部の壁面に設けた複数の側面パターンとを有する電子部品搭載用基板を製造するに当たり，まず，絶縁基板の搭載用開口部形成部分に，側面パターン形成部分を壁面の一部とする複数の区画穴を，各区画穴間を隔壁により区画することにより形成し，次いで，上記区画穴の壁面に金属めっき膜を施し，その後，上記区画穴間の隔壁をルーター加工により切断して搭載用開口部を形成すると共に該搭載用開口部の壁面に複数の側面パターンを形成する電子部品搭載用基板の製造方法であって，上記ルーター加工の際には，上記区画穴を区画する隔壁の一部分を残して，上記搭載用開口部の角部に，該搭載用開口部の内方に突出した突出部を形成することを特徴とする電子部品搭載用基板の製造方法がある。
【００１５】
本発明の製造方法においては，区画穴の隔壁をルーター加工する際に，上記隔壁の一部分を残して，搭載用開口部の内方に突出した突出部を形成している。そのため，ルーター加工によって隔壁の金属めっき膜が引き剥がされたとしても，その剥離は突出部側面を被覆する金属めっき膜に留まり，搭載用開口部の壁面を覆う金属めっき膜は剥離しない。それ故，搭載用開口部の壁面に密着した側面パターンを形成することができる。
【００１６】
また，切断加工後の突出部において金属めっき膜の剥離が生じたとしても，その剥離は突出部に留まるので，ルーター加工の精度はさほど要求されない。また，区画穴間の隔壁の一部分を残して，搭載用開口部の壁面から離れた位置においてルーター加工をするため，ルーター加工具の刃が搭載用開口部の壁面を覆う金属めっき膜を傷つけることなく，切断加工をすることができ，また，切断加工が容易である。従って，側面パターンに損傷を与えることなく，容易に形成することができる。
【００１７】
ルーター加工の際に残す突出部は，上記と同様の理由により，その根部からその内側先端までの長さが０．１〜０．５ｍｍであることが好ましい。
【００１８】
次に，上記電子部品搭載用基板を製造する他の方法としては，電子部品を搭載するための搭載用開口部を設けた絶縁基板と，上記搭載用開口部の壁面に設けた複数の側面パターンとを有する電子部品搭載用基板を製造するに当たり，まず，絶縁基板の搭載用開口部形成部分に，該搭載用開口部形成部分の全体に開口してなり，且つその周囲に波状の凹凸部を有する大穴を形成し，次いで，上記大穴の壁面に金属めっき膜を施し，その後，上記凹凸部において大穴の内方に突出した凸部をルーター加工により切断して，搭載用開口部を形成すると共に該搭載用開口部の壁面に複数の側面パターンを形成する電子部品搭載用基板の製造方法であって，上記ルーター加工の際には，上記大穴の周囲に設けた凹凸部における凸部の一部分を残して，該搭載用開口部の内方に突出した突出部を形成する電子部品搭載用基板の製造方法がある。
【００１９】
本発明の製造方法においては，大穴の凸部をルーター加工する際に，上記凸部の一部分を残して，上記搭載用開口部の内方に突出した突出部を形成している。そのため，ルーター加工によって凸部の金属めっき膜が引き剥がされたとしても，その剥離は突出部側面を被覆する金属めっき膜に留まり，搭載用開口部の壁面を被覆する金属めっき膜は剥離しない。それ故，搭載用開口部の壁面に密着した側面パターンを形成することができる。
【００２０】
また，本発明においても，上記と同様にルーター加工の精度はさほど要求されない。また，凸部の一部分を残して，搭載用開口部から離れた位置においてルーター加工をするため，搭載用開口部に損傷を与えずに切断加工をすることができかつ，切断加工が容易である。
【００２１】
本製造方法においても，請求項５の発明のように，上記突出部は，上記と同様の理由により，その根部からその内側先端までの長さが０．１〜０．５ｍｍであることが好ましい。
次に，請求項６の発明のように，上記複数の側面パターンのうちの一部の側面パターンは，上記電子部品に電気を供給する電源回路であり，他の側面パターンは，上記電子部品を接地するための接地回路であることが好ましい。
【００２２】
次に，電子部品を搭載するための搭載用開口部を設けた絶縁基板と，上記搭載用開口部の壁面に設けた複数の側面パターンとを有する電子部品搭載用基板であって，上記側面パターンは，搭載用開口部の壁面全体に形成した導体層を，側面パターン用レジスト膜により側面パターン形成部分を被覆した状態で側面パターン非形成部分をエッチングして形成したものであり，かつ，上記側面パターンの間は，上記エッチングにより絶縁基板の一部が露出したパターン間の露出面により絶縁されていることを特徴とする電子部品搭載用基板がある。
【００２３】
上記電子部品搭載用基板において，側面パターンは，搭載用開口部の壁面全体に形成した導体層を，側面パターン用レジスト膜により側面パターン形成部分を被覆した状態で側面パターン非形成部分をエッチングして形成したものである。そのため，側面パターン用レジスト膜のパターン幅を狭くすることにより，側面パターンの間の間隙を最小０．２ｍｍ程度まで狭めることができる。
【００２４】
上記側面パターンの間の最小間隙の大きさは，従来のように突出部や打ち抜き部を設けて側面パターン間の絶縁を行う場合の最小間隙が１ｍｍ程度であったのに比べて，格段に狭い。それ故，従来よりも多くの側面パターンを形成することができる。従って，各絶縁基板に側面パターンの数に対応した電位の異なる多種類のパターンを形成することができ，電子部品搭載用基板の薄層化を図ることができる。
【００２５】
また，側面パターンは，搭載用開口部の壁面全体に形成した導体層をエッチングすることにより形成されたものである。そのため，従来のような打ち抜き加工による側面パターンの剥がれも生じない。
また，複数の側面パターンは，上記エッチングにより絶縁基板の一部が露出したパターン間の露出面により絶縁されている。このパターン間の露出面は，側面パターンとほぼ同一平面に露出している。
【００２６】
それ故，側面パターンの表面とパターン間の露出面とは，導体層からなる側面パターンの厚み分だけの段差しかなく，この厚みは１０〜３０μｍにすぎない。そのため，側面パターンはパターン間の露出面とほぼ同一平面上に位置しているといえる。
それ故，搭載用開口部の壁面には，電子部品搭載の際に障害となる突出部がない。従って，電子部品の搭載をスムーズに行うことができる。
【００２７】
次に，上記側面パターンの上方又は下方の少なくともいずれかの端部は，該端部に沿って側面パッドと接続していることが好ましい。
【００２８】
上記側面パッドは，側面パターンの端部に沿って形成されているため，側面パターンとの接続面積が大きい。そのため，側面パッドと側面パターンとの接続信頼性を確保でき，側面パターンに伝えられた電流を側面パッドに容易に導くことができる。また，通常，側面パッドに，電子部品と電気的に接続するためのボンディングパッドを設ける。これにより，上記側面パッド及びボンディングパッドを介して，側面パターンと電子部品とを電気的に接続することができる。
【００２９】
次に，電子部品を搭載するための搭載用開口部を設けた絶縁基板と，上記搭載用開口部の壁面に設けた複数の側面パターンとを有する電子部品搭載用基板を製造する方法において，まず，絶縁基板に搭載用開口部を穴明けし，次いで，該搭載用開口部の壁面を含めて，上記絶縁基板の全表面に導体層を形成し，次いで，上記導体層の表面を，ネガ型感光性樹脂からなる側面パターン用レジスト膜により被覆し，次いで，上記絶縁基板の表面に，搭載用開口部の壁面における側面パターン非形成部分を露光するためのスリットを有する側面パターン用マスクを載置し，次いで，散乱光を，上記スリットを通過させることにより，上記側面パターン非形成部分に照射して，上記側面パターン非形成部分を被覆する側面パターン用レジスト膜を露光し，次いで，上記側面パターン用レジスト膜を現像して，上記側面パターン非形成部分を被覆する側面パターン用レジスト膜を除去し，次いで，側面パターン用レジスト膜から露出した導体層をエッチングにより除去して，搭載用開口部の壁面における側面パターン非形成部分に，絶縁基板の一部を露出させてなるパターン間の露出面を形成し，その後，上記導体層の表面を覆う側面パターン用レジスト膜のすべてを除去して，上記パターン間の露出面により絶縁された複数の側面パターンを形成することを特徴とする電子部品搭載用基板の製造方法がある。
【００３０】
上記電子部品搭載用基板の製造方法において最も注目すべきことは，側面パターン用レジスト膜には散乱光を照射して側面パターン非形成部分に形成された導体層を露出させ，露出した導体層をエッチングにより除去することにより，パターン間の露出面を形成するとともに，該パターン間の露出面により絶縁された側面パターンを形成することである。
【００３１】
上記製造方法においては，絶縁基板の表面に側面パターン用マスクを載置した状態で，露光している。側面パターン用マスクは，搭載用開口部における側面パターン非形成部分を露光するためのスリットを有する。
【００３２】
そのため，側面パターン用マスクに露光用の光を照射すると，光はスリットを透過して，側面パターン非形成部分を被覆する側面パターン用レジスト膜を露光する。側面パターン用レジスト膜は，ネガ型感光性樹脂からなる。ネガ型感光性樹脂は，現像によって，露光しない部分を残して，露光した部分を溶解する性質を有する。また，側面パターン用レジスト膜を露光するための光は，四方八方に散乱する散乱光である。散乱光は，スリットを透過した後，種々の角度で反射して，搭載用開口部の上方端部から下方端部までの壁面に照射する。
そのため，側面パターン用レジスト膜における側面パターン非形成部分が，搭載用開口部の上方端部から下方端部まで感光し，現像によって溶解除去可能な状態となる。
【００３３】
それ故，その後側面パターン用レジスト膜を現像することによって側面パターン用レジスト膜における側面パターン非形成部分が除去されて，除去された部分からは導体層が露出する。露出した導体層をエッチングすることにより，側面パターン非形成部分の導体層が除去されて，搭載用開口部の壁面に，パターン間の露出面が形成される。そして，その後残った側面パターン用レジスト膜を除去することにより，搭載用開口部の上記パターン間の露出面の間に，パターン間の露出面とほぼ同一平面上に位置する複数の側面パターンを形成することができる。
【００３４】
また，側面パターンは，上記のごとく搭載用開口部の壁面に形成した導体層を，側面パターン用レジスト膜により側面パターン形成部分を被覆した状態でエッチングして形成される。そのため，側面パターン用レジスト膜のパターン幅を狭くすることにより，上記第１の手段のように側面パターン間を突出部により絶縁する場合に比べて，側面パターンの間を狭めることができる。具体的には，側面パターン間を，最小０．２ｍｍ程度まで狭くすることができる。それ故，第１の手段よりも多くの側面パターンを形成することができる。
従って，本発明によれば，各絶縁基板に側面パターンの数に対応した電位の異なる多種類のパターンを形成することができ，電子部品搭載用基板の薄層化を図ることができる。
【００３５】
また，側面パターンは，搭載用開口部の壁面に形成した導体層をエッチングすることにより形成される。そのため，従来のような打ち抜き加工による側面パターンの剥がれも生じない。また，上記第１の手段のように搭載用開口部の壁面に突出部を形成することなく，搭載用開口部の壁面と同一平面上に複数の側面パターンを形成することができる。それ故，突出部により電子部品の搭載が妨げられることなく，電子部品の搭載をスムーズに行うことができる搭載用開口部を形成することができる。
【００３６】
次に，上記側面パターン用レジスト膜のすべてを除去した後には，上記絶縁基板の表面に配線パターンを形成するための配線パターン用レジスト膜を被覆し，絶縁基板の表面を被覆する上記導体層をエッチングすることにより，絶縁基板の表面に配線パターンを形成することが好ましい。これにより，絶縁基板の上面又は下面に配線パターンを形成することができる。
【００３７】
また，側面パターン用マスクに形成されるスリットは，搭載用開口部の壁面における側面パターン非形成部分に散乱光を照射することができる形状であれば，その形状は問わない。
【００３８】
例えば，上記スリットは，搭載用開口部の壁面における側面パターン非形成部分を露光するための壁面露光部と，搭載用開口部の縁部の近傍における側面パッド非形成部分を露光するための周縁露光部とからなることが好ましい。
【００３９】
この場合には，散乱光の照射により，側面パターン用レジスト膜における側面パターン非形成部分だけでなく，搭載用開口部における側面パターン非形成部分の縁部の近傍も露光される。そのため，その後上記のごとく側面パターン用レジスト膜の現像及び導体層のエッチングを行うことにより，側面パターン非形成部分にパターン間の露出面が形成されるとともに，上記側面パターン非形成部分の縁部の近傍に，上記パターン間の露出面と連続した，パッド間の露出面が形成される。従って，側面パターンの形成とともに，各側面パターンに対応した側面パッドを形成できる。
【００４０】
【発明の実施の形態】
実施形態例１
本発明の実施形態例に係る電子部品搭載用基板について，図１〜図５を用いて説明する。
本例の電子部品搭載用基板３は，図１，図２に示すごとく，絶縁基板３１，３２と，電子部品８を搭載するための搭載用開口部２と，該搭載用開口部２の壁面に設けた複数の側面パターン１１，１２とを有している。
【００４１】
搭載用開口部２の角部２１８には，その壁面から該搭載用開口部２の内方へ向かって突出する突出部２１を設けている。突出部２１の側面には各側面パターン１１，１２の端部が延設されている。図５に示すごとく，この突出部２１における根部２１５から内側先端２１２までの長さＬは，０．５ｍｍである。
【００４２】
側面パターン１１と側面パターン１２とは，図１に示すごとく，搭載用開口部２の壁面において交互に配置されている。側面パターン１１は電子部品に電気を供給する電源回路であり，また側面パターン１２は電子部品を接地するための接地回路である。側面パターン１１，１２は，その上方において，搭載用開口部２を囲む帯状の側面パッド７１，７２と接続している。
【００４３】
また，図２に示すごとく，接地用の側面パターン１２は，その下方において，絶縁基板３１，３２の間に設けた接地用の配線パターン７９と接続している。電源用の側面パターン１１は，絶縁基板３１，３２の間に設けた電源用の配線パターン（図示略）と接続している。
【００４４】
また，上層の絶縁基板３２の上面には，図１に示すごとく，信号用の配線パターン７６と，配線パターン７６の先端に設けたボンディングパッド７６０とを有している。配線パターン７６は，電子部品搭載用基板３を貫通するスルーホール３９と接続している。スルーホール３９の内部には，図２に示すごとく，例えばリードピン８６が装着される。搭載用開口部２に搭載された電子部品８は，ボンディングワイヤー８０を介して，側面パッド７１，７２及びボンディングパッド７６０と電気的に接続される。
【００４５】
次に，上記電子部品搭載用基板の製造方法について説明する。
まず，２枚の絶縁基板を準備する。この絶縁基板としては，ガラスエポキシ樹脂基板，ガラスポリイミド樹脂基板，又はガラスビスマレイミドトリアジン樹脂基板等を用いる。
【００４６】
次に，図３に示すごとく，ルーター加工又はパンチング加工により，上層となるべき絶縁基板３２の搭載用開口部形成部分に，側面パターン形成部分を壁面の一部とする複数の区画穴２０１を，各区画穴２０１間を隔壁２１０により区画することにより形成する。
【００４７】
区画穴２０１は，搭載用開口部形成部分を横断する十字形の隔壁２１０により４つに区画されている。各区画穴２０１は，側面パターン形成部分を一辺とする三角形であり，その一角を隔壁２１０の中心部２１９に向けて互いに向かい合っている。
次いで，上記区画穴２０１の壁面に，銅からなる金属めっき膜１０を施す。
【００４８】
次に，図３及び図４に示す点線２００に沿って，区画穴２０１の隔壁２１０をルーター加工により切断する。このとき，図５に示すごとく，隔壁２１０の一部分を残して，搭載用開口部２の内方に突出した突出部２１を形成する。これにより，図１に示すごとく，搭載用開口部２が形成されると共に，その壁面に複数の側面パターン１１，１２が形成される。
【００４９】
次に，本例の作用効果について説明する。
本例の電子部品搭載用基板３は，図１，図５に示すごとく，側面パターン１１，１２の両端に，搭載用開口部２の内方に突出した突出部２１を設けている。突出部２１の側面には，各側面パターン１１，１２の端部である金属めっき膜１０が延設されている。そのため，仮に側面パターン１の端部が剥離していたとしても，その剥離は，突出部２１の側面を被覆する側面パターン１１，１２の端部だけに留まる。そのため，側面パターン１１，１２が搭載用開口部２の壁面から剥離することはない。更に，熱衝撃を受けても側面パターン１１，１２は，搭載用開口部２の壁面から剥離しない。従って，側面パターンの電気導通性を確実にすることができる。
【００５０】
また，本例の製造方法においては，図４，図５に示すごとく，区画穴２０１の隔壁２１０をルーター加工する際に，隔壁２１０の一部分を残して，搭載用開口部２の内方に突出した突出部２１を形成している。そのため，ルーター加工によって隔壁２１０の金属めっき膜１０が剥離したとしても，その剥離は突出部２１の側面を被覆する金属めっき膜１０に留まり，搭載用開口部２の壁面を覆う金属めっき膜１０は剥離しない。それ故，搭載用開口部２の壁面に密着した複数の側面パターン１１，１２を形成することができる。
【００５１】
また，切断加工後の突出部において金属めっき膜１０の剥離が生じたとしても，その剥離は突出部２１で阻止されるので，ルーター加工の精度はさほど要求されない。また，区画穴２０１間の隔壁の一部分を残して，搭載用開口部２の壁面から離れた位置においてルーター加工をするため，ルーター加工具の刃が搭載用開口部の壁面を覆う金属めっき膜１０を傷つけることなく，切断加工をすることができる。
また，図４，図５に示すごとく，区画穴２０１の隔壁２１０の一部を残して切断加工するため，切断加工が特に困難である搭載用開口部の角部２１８においても，容易に切断加工して，側面パターン１１，１２を形成することができる。
【００５２】
実施形態例２
本例の電子部品搭載用基板は，図６に示すごとく，搭載用開口部２の角部２１８から突出する突出部２１だけでなく，搭載用開口部２の平面部２９から直角方向に突出する突出部２２をも有している。
【００５３】
各突出部２１，２２の間には，電源用の側面パターン１１と，接地用の側面パターン１２とが互い違いに設けられている。各側面パターン１１，１２の上方に位置する絶縁基板３２の上面には帯状の側面パッド７１，７２が，またその下方に位置する絶縁基板３２の下面には配線パターンが設けられている。
【００５４】
上記電子部品搭載用基板３を製造するに当たっては，図７に示すごとく，ルーター加工又はパンチング加工により，上層となるべき絶縁基板３２の搭載用開口部形成部分に，側面パターン形成部分を壁面の一部とする複数の区画穴２０２，２０３を穿設する。
【００５５】
区画穴２０２，２０３は搭載用開口部形成部分の周辺部に形成されている。一方の区画穴２０２は三角形状であり，搭載用開口部形成部分の四隅に，隔壁２１１を挟んで２個ずつ形成されている。他方の区画穴２０３は四角形状であり，搭載用開口部形成部分の平面部２９に，隔壁２１３を挟んで２個ずつ形成されている。隔壁２１１，２１３は，搭載用開口部形成部分の中央部２３０と連結している。
【００５６】
区画穴２０２，２０３の壁面に金属めっき膜１０を施した後，図７に示す点線２００に沿って，上記区画穴の隔壁２１１，２１３をルーター加工により切断する。このとき，隔壁２１１，２１３の一部分を残して，搭載用開口部２の内方に突出した突出部２１，２２を形成する。
【００５７】
この突出部２１，２２は，その根部から内側先端までの長さが，それぞれ０．５ｍｍ，０．３ｍｍである。これにより，図６に示すごとく，搭載用開口部２が形成されると共に，両端に突出部２１，２２を有する複数の側面パターン１１，１２が形成される。
その他は，実施形態例１と同様である。
本例においても，実施形態例１と同様の効果を得ることができる。
【００５８】
参考例１
本例の電子部品搭載用基板は，図８に示すごとく，搭載用開口部２の壁面における平面部２９から直角方向に突出した複数の突出部２２を有している。
【００５９】
各突出部２２の間には，電源用の側面パターン１１と，接地用の側面パターン１２とが互い違いに設けられている。各側面パターン１１，１２の上方に位置する絶縁基板３２の上面には帯状の側面パッド７１，７２が，またその下方に位置する絶縁基板３２の下面には配線パターンが設けられている。
【００６０】
上記電子部品搭載用基板３を製造するに当たっては，図９に示すごとく，ルーター加工又はパンチング加工により，上層となるべき絶縁基板３２の搭載用開口部形成部分に，該搭載用開口部形成部分の全体に開口している大穴２０５を形成する。この大穴２０５は，その周囲に波状の凹凸部２０７を有している。凹凸部２０７には，絶縁基板３２が複数の凸部２２２が直角方向に突出している。
【００６１】
大穴２０５の壁面に金属めっき膜１０を施した後，図９に示す点線２００に沿って，凸部２２２をルーター加工により切断する。このとき，凸部２２２の一部分を残して，搭載用開口部２の内方に突出した突出部２２を形成する。これにより，図８に示すごとく，搭載用開口部２が形成されると共に，複数の側面パターン１１，１２が形成される。
その他は，実施形態例１と同様である。
本例においても，実施形態例１と同様の効果を得ることができる。
【００６２】
参考例２
本発明の実施形態例にかかる電子部品搭載用基板について，図１０〜図２５を用いて説明する。
本例の電子部品搭載用基板３０は，図１０に示すごとく，電子部品を搭載するための搭載用開口部７３を設けた絶縁基板７と，搭載用開口部７３の壁面に設けた複数の側面パターン５１とを有する。
【００６３】
側面パターン５１は，搭載用開口部７３の壁面に形成した導体層５を，側面パターン形成部分を被覆した状態で側面パターン非形成部分をエッチングして形成したものである。側面パターン５１の間は，エッチングにより絶縁基板７の一部が露出したパターン間の露出面７３１により絶縁されている。側面パターン５１は，パターン間の露出面７３１とほぼ同一平面上に設けられている。
【００６４】
側面パターン５１の上方及び下方の端部５１１は，該端部に沿って，側面パッド５２と接続している。各側面パッド５２の側端部は，搭載用開口部７３の縁部７３０から搭載用開口部７３の外方に向かって拡大するテーパー部５２１を有する。各側面パッド５２の間は，上記テーパー部５２１を一辺とする略三角形状のパッド間の露出面７３２により絶縁されている。
【００６５】
図１０，図１１に示すごとく，側面パターン５１のピッチＡは，０．５４ｍｍである。隣接する側面パターン５１の間の間隙Ｂは，０．２ｍｍである。側面パッド５２の幅Ｃは，１００〜１５０μｍである。なお，この幅Ｃが１００μｍ未満の場合には，側面パッドの形成が困難となるおそれがある。１５０μｍを越える場合には，配線パターン５５のボンディングパッド５５０が欠損するおそれがある。
【００６６】
また，図１０〜図１３に示すごとく，絶縁基板７の上面及び下面には，それぞれ配線パターン５５，５６が形成されている。図１２に示すごとく，絶縁基板７の上面に形成された配線パターン５５は，搭載用開口部７３の周囲にボンディングパッド５５０を有する。図１３に示すごとく，絶縁基板７の下面に形成された配線パターン５６は幅広のベタ層であり，図１０に示す側面パターン５１と接続されている。側面パターン５１は，絶縁基板７の上面に設けた側面パッド５２及びボンディングパッド５２０と接続している。
【００６７】
また，図１２に示すごとく，絶縁基板７の上面に形成された配線パターン５５及びボンディングパッド５５０は，電位の異なる信号回路Ｓ１，Ｓ２，・・Ｓｘ（ｘは，信号回路の数を示す。以下，同様）からなる。
【００６８】
図１３に示すごとく，絶縁基板７の下面に形成された配線パターン５６は，電位の異なる電源回路Ｐ１，Ｐ２・・Ｐｙ（ｙは，電源回路の数を示す。以下，同様），及び接地回路Ｇ１，Ｇ２・・Ｇｚ（ｚは，接地回路の数を示す。以下，同様）からなる。これらの配線パターン５６と接続する側面パターン５１は，各配線パターンに対応する電源回路Ｐ１，Ｐ２・・Ｐｙ，及び接地回路Ｇ１，Ｇ２・・Ｇｚからなる。また，各側面パターンと接続する側面パッド５２及びボンディングパッド５２０も，同種の回路からなる。
図１４に示すごとく，上記絶縁基板７は，その複数枚が積層されて多層構造の電子部品搭載用基板３０を形成している。
【００６９】
次に，上記電子部品搭載用基板の製造方法について説明する。
まず，ガラスビスマレイミドトリアジン基板からなる絶縁基板を準備する。図１５に示すごとく，ルーター加工により，絶縁基板７に搭載用開口部７３を穴明けする。また，図１２，図１３に示すごとく，絶縁基板７の周縁付近に，スルーホール７８を穴明けする。
【００７０】
次いで，図１６に示すごとく，絶縁基板７に無電解銅めっき処理を行うことにより，搭載用開口部７３の内部を含めて，絶縁基板７の全表面に導体層５を形成する。
次いで，電着塗膜法により，導体層５の表面全体を，ネガ型感光性樹脂からなる側面パターン用レジスト膜６により被覆する。
【００７１】
次いで，図１７，図１８に示すごとく，絶縁基板７の上面及び下面に，側面パターン用マスク４０を載置する。側面パターン用マスク４０は，絶縁基板７の搭載用開口部７３を被覆する部分に，側面パターン非形成部分を露光するためのスリット４１を有する。スリット４１は，図１８に示すごとく，側面パターン非形成部分を露光するための壁面露光部４１１と，側面パッド非形成部分を露光するための周縁露光部４１２とからなる。
【００７２】
壁面露光部４１１は，搭載用開口部７３の上方の縁部７３０から下方の縁部７３０まで露光用の光が到達するように，搭載用開口部７３の内部に開口している。周縁露光部４１２は，搭載用開口部７３の縁部７３０の近傍における側面パッド非形成部分に開口している。また，周縁露光部４１２は，搭載用開口部７３の縁部７３０と，縁部７３０から搭載用開口部７３の外方に向かって縮小する斜辺とにより囲まれた部分であり，三角形状をしている。
【００７３】
次いで，図１９に示すごとく，側面パターン用レジスト膜６における側面パターン非形成部分を，四方八方に散乱する散乱光４により露光する。
散乱光４は，スリット４１を透過した後，絶縁基板表面の側面パターン用レジスト膜６によって種々の角度で反射して，搭載用開口部７３の壁面及びその周囲に照射する。
【００７４】
これにより，側面パターン用レジスト膜６における側面パターン非形成部分に，搭載用開口部７３の上方の縁部７３０から下方の縁部７３０まで散乱光４が均一に照射する。また，側面パターン用レジスト膜６における搭載用開口部７３の縁部７３０の近傍にも，散乱光４が均一に照射される。これにより，側面パターン用レジスト膜６における散乱光４が照射した部分が感光して，現像により溶解除去可能な状態となる。
次いで，側面パターン用マスク４０を取り去る。
【００７５】
次いで，図２０に示すごとく，側面パターン用レジスト膜６を現像して，その側面パターン非形成部分及び側面パッド非形成部分を除去する。次いで，図２１に示すごとく，側面パターン用レジスト膜６から露出した導体層５をエッチングにより除去する。これにより，搭載用開口部７３の壁面には，絶縁基板７の一部が露出したパターン間の露出面７３１が形成される。また，搭載用開口部７３の開口部７３０の近傍には，搭載用開口部７３の外方に向かって縮小する三角形状のパッド間の露出面７３２が，上記パターン間の露出面７３１と連続して形成される。
【００７６】
次いで，導体層５の表面に残った側面パターン用レジスト膜６を，アルカリ溶液により除去する。これにより，図２２〜図２４に示すごとく，搭載用開口部７３のパターン間の露出面７３１により絶縁された側面パターン５１が，パターン間の露出面７３１とほぼ同一平面上に形成される。このとき，絶縁基板７の上面及び下面において，側面パッドの側端部となるべきテーパー部５２１により囲まれた部分が露出する。そして，テーパー部５２１の間に形成されたパッド間の露出面７３２を除いて，絶縁基板７の上面及び下面の全面は，導体層５が被覆されたままである。
【００７７】
次に，図２５に示すごとく，絶縁基板７の上面及び下面に配線パターン及び側面パッドを形成するための配線パターン用マスク３１，３２を載置して，配線パターン形成部分及び搭載用開口部７３を被覆する。
【００７８】
次いで，導体層５における配線パターン用マスク３１，３２から露出した部分をエッチングにより除去する。次いで，配線パターン用マスク３１，３２を取り去る。これにより，図１０〜図１３に示すごとく，絶縁基板７の上面及び下面に，上記側面パターン５１の上方及び下方の端部５１１と連続した側面パッド５２と，配線パターン５５，５６とが形成される。
その後，図１４に示すごとく，上記絶縁基板７を複数枚積層，圧着して，多層の電子部品搭載用基板３０を得る。
【００７９】
次に，本例の作用及び効果について説明する。
側面パターンは，図２１に示すごとく，搭載用開口部７３の壁面に形成した導体層５を，側面パターン用レジスト膜６により側面パターン形成部分を被覆した状態で側面パターン非形成部分をエッチングして形成される。そのため，側面パターン用レジスト膜６のパターン幅を狭くすることにより，側面パターンの間を最小０．２ｍｍ程度まで狭めることができる。それ故，図１０に示すごとく，実施形態例１よりも多くの側面パターン５１を形成することができる。
【００８０】
従って，図１４に示すごとく，絶縁基板７の上面，下面に設けた配線パターン５５，５６の数に対応した，電位の異なる多種類の配線パターン５１を形成することができる。それ故，絶縁基板７の上面と下面との間で多種類の電位の回路を形成することができる。従って，電子部品搭載用基板３０の高密度実装化及び薄層化を図ることができる。また，側面パターン間を突出部により絶縁した実施形態例１の電子部品搭載用基板（図１参照）では，９層の絶縁基板が必要であった回路機能が，本例によれば側面パターンを高密度に実装できるため，６層の絶縁基板で足りる。
【００８１】
また，側面パターン５１は，搭載用開口部７３の壁面に形成した導体層５をエッチングすることにより形成されたものである。そのため，従来のように打ち抜き加工による側面パターンの剥がれも生じない。
また，図１０に示すごとく，側面パターン５１は，側面パターン５１とほぼ同一平面に露出した搭載用開口部７３のパターン間の露出面７３１により絶縁されている。そのため，搭載用開口部７３の壁面には，突出部がない。従って，電子部品の搭載をスムーズに行うことができる。
【００８２】
また，側面パッド５２は，側面パターン５１の上方及び下方の端部５１１に沿って形成されているため，側面パターン５１との接続面積が大きく，両者の接続信頼性が高い。そのため，側面パッド５２は，側面パターン５１に伝えられた電流をボンディングパッド５２０に容易に導くことができる。
【００８３】
参考例３
本例は，図２６に示すごとく，側面パターン５１とボンディングパッド５２０とを直接接続している点が参考例２と相違する。
本例においても，参考例２と同様に側面パターン５１の剥離がなく，電子部品の搭載操作が容易で，電子部品搭載用基板３０の高密度実装化及び薄層化を図ることができる。
【００８４】
【発明の効果】
本発明によれば，側面パターンの剥離を防止することができると共に，複数の電位を持つ側面パターンの形成が容易な，電子部品搭載用基板及びその製造方法を提供することができる。
【図面の簡単な説明】
【図１】 実施形態例１の電子部品搭載用基板の平面図。
【図２】 図１のＦ−Ｆ線矢視断面図。
【図３】 実施形態例１における，搭載用開口部の壁面に側面スルーホールを形成する方法を説明するための絶縁基板の斜視図。
【図４】 実施形態例１における，各区画穴間の隔壁の切断位置を示す説明図。
【図５】 実施形態例１における，電子部品搭載用基板の要部平面図。
【図６】 実施形態例２の電子部品搭載用基板の平面図。
【図７】 実施形態例２における，搭載用開口部の壁面に側面スルーホールを形成する方法を説明するための絶縁基板の平面図。
【図８】 参考例１の電子部品搭載用基板の平面図。
【図９】 参考例１における，搭載用開口部の壁面に側面スルーホールを形成する方法を説明するための絶縁基板の平面図。
【図１０】 参考例２における，搭載用開口部の壁面に形成された側面パターンを示す，電子部品搭載用基板の部分斜視図。
【図１１】 参考例２における，搭載用開口部の開口部周縁を示す，絶縁基板の部分平面図。
【図１２】 参考例２における，絶縁基板の平面図。
【図１３】 参考例２における，絶縁基板の裏面図。
【図１４】 参考例２における，多層の電子部品搭載用基板の断面図。
【図１５】 参考例２における，搭載用開口部を穴明けした絶縁基板の平面図。
【図１６】 参考例２における，導体層及び側面パターン用レジスト膜を被覆した絶縁基板の断面図。
【図１７】 参考例２における，側面パターン用マスクの平面図。
【図１８】 参考例２における，側面パターン用マスクにより被覆された絶縁基板の搭載用開口部付近の斜視図。
【図１９】 参考例２における，側面パターン用レジスト膜の露光方法を示す，絶縁基板の断面図。
【図２０】 参考例２における，側面パターン用レジスト膜における側面パターン非形成部分を除去した，絶縁基板の断面図。
【図２１】 参考例２における，搭載用開口部の壁面にパターン間の露出面を形成した絶縁基板の断面図。
【図２２】 参考例２における，側面パターンを形成した絶縁基板の断面図。
【図２３】 参考例２における，側面パターンを形成した絶縁基板の平面図。
【図２４】 参考例２における，側面パターンを形成した搭載用開口部の内部を示す絶縁基板の斜視図。
【図２５】 参考例２における，配線パターンの形成方法を示す，搭載用開口部付近の絶縁基板の斜視図。
【図２６】 参考例３における，搭載用開口部の壁面を示す，電子部品搭載用基板の部分斜視図。
【図２７】 従来例における，電子部品搭載用基板の断面図。
【図２８】 従来例における，搭載用開口部の壁面に側面パターンを形成する方法を説明するための絶縁基板の斜視図。
【図２９】 従来例の問題点を示す説明図。
【図３０】 従来例における，他の電子部品搭載用基板の部分斜視図。
【符号の説明】
１１，１２，５１．．．側面パターン，
２，７３．．．搭載用開口部，
２１，２２．．．突出部，
２１８．．．角部，
２９．．．平面部，
２０１，２０２，２０３．．．区画穴，
２０５．．．大穴，
２１０，２１１，２１３．．．隔壁，
２１９，２３０．．．中央部，
３，３０．．．電子部品搭載用基板，
３１，３２，７．．．絶縁基板，
４．．．散乱光，
４０．．．側面パターン用マスク，
４１．．．スリット，
５．．．導体層，
５２，７１，７２．．．側面パッド．
５２０，５５０，７６０．．．ボンディングパッド，
６．．．側面パターン用レジスト膜，
７３１．．．パターン間の露出面，
７３２．．．パッド間の露出面，
７６，７９，５５，５６．．．配線パターン，
８．．．電子部品，
【技術分野】
本発明は，電子部品を搭載するための搭載用開口部の壁面に側面パターンを設けた電子部品搭載用基板及びその製造方法に関する。
【０００２】
【従来技術】
従来，電子部品搭載用基板としては，図２７に示すごとく，電子部品８を搭載するための搭載用開口部９５を有するものがある（特開平７−８６７５２号公報）。搭載用開口部９５の壁面には，例えば，複数の側面パターン９０１が設けられている。この側面パターン９０１は，電子部品搭載用基板９の内部に形成した配線パターン５３と接続している。
【０００３】
図２７，図２８に示すごとく，搭載用開口部９５に搭載された電子部品８は，側面パターン９０１の上方に設けた帯状の側面パッド９０３と，ボンディングワイヤー８０を介して電気的に接続される。
また，電子部品搭載用基板９の上面には，先端にボンディングパッド５４０を有する配線パターン５４を設けている。配線パターン５４は，電子部品搭載用基板９の周囲に設けたスルーホール９９と接続している。スルーホール９９の内部には，例えばリードピン８６が装着される。
【０００４】
上記電子部品搭載用基板を製造するに当たっては，まず，図２８に示すごとく，電子部品搭載用基板の上層となる絶縁基板９２に，側面パターン形成部分を壁面とする４つの切断用穴９０を穿設する。これらの切断用穴９０は，絶縁基板９２の搭載用開口部形成部分９０９に，その周縁を正方形状に囲むように配置する。
【０００５】
次いで，切断用穴９０の壁面に金属めっき膜９０２を施すと共に，絶縁基板９２の上面に帯状の側面パッド９０３，配線パターン５４，及びボンディングパッド５４０を形成する。
次に，図２８に示す点線９００に沿って，切断用穴９０の壁面の間をルーター加工により切断して，搭載用開口部９０１を形成するとともに，搭載用開口部９０１の壁面に複数の側面パターン９０１を形成する。
【０００６】
次いで，上記絶縁基板９２の下面に他の絶縁基板９１を積層，圧着して，多層板９８を得る。多層板９８の周縁部にスルーホール９９を形成し，その内部を金属めっき膜９０９により被覆する。その後，スルーホール９９の内部にリードピン８６を装着する。以上により，図２７に示す電子部品搭載用基板９を得る。
【０００７】
【解決しようとする課題】
しかしながら，上記従来の電子部品搭載用基板においては，図２９に示すごとく，側面パターン９０１の先端部の金属めっき膜９０２が，搭載用開口部９５の壁面９１９から剥離するおそれがあった。
即ち，ルーター加工の際に，搭載用開口部の壁面９１９を被覆する上記側面パターン９０１の先端部の金属めっき膜９０２が，ルーター加工具の刃によって引き剥がされることがある。金属めっき膜９０２が引き剥がされると，熱衝撃の際にその部分から金属めっき膜９０２が更に大きく剥離して，側面パターンの確実な電気導通性を妨げるおそれがある。そのため，ルーター加工を精度良く徐々に行う必要があり，ルーター加工速度を高めることができず，生産性が低い。
【０００８】
また，近年の電子部品の多機能化の傾向に伴い，電子部品搭載用基板９には，多種類の電位を持つ側面パターンを設けることが必要になってきた。そこで，図３０に示すごとく，搭載用開口部９５の壁面を所定箇所で打ち抜くことにより打ち抜き部９１２を形成して，該打ち抜き部９１２の間に側面パターン９０１を形成することが考えられる。これにより，電源回路Ｐ，接地回路Ｇ，信号回路Ｓ等，多種類の電位を持つ側面パターン９０１を形成することができる。これらの側面パターン９０１は，電源回路Ｐ，接地回路Ｇ，又は信号回路Ｓとして機能させることができる。しかし，この場合にも，上記と同様に，搭載用開口部９５の打ち抜きの際に側面パターン９０１の端部９０２が剥離することがある。
【０００９】
本発明はかかる従来の問題点に鑑み，側面パターンの剥離を防止することができると共に複数の電位を持つ側面パターンの形成が容易な，電子部品搭載用基板及びその製造方法を提供しようとするものである。
【００１０】
【課題の解決手段】
本願の課題を解決するための第１の手段は，請求項１の発明のように，電子部品を搭載するための搭載用開口部を設けた絶縁基板と，上記搭載用開口部の壁面に設けた複数の側面パターンとを有する電子部品搭載用基板において，
上記搭載用開口部の角部には，その壁面から該搭載用開口部の内方へ向かって突出する突出部を設けており，
かつ該突出部の側面には，上記搭載用開口部の壁面に形成された上記各側面パターンが延設された金属メッキ膜が形成されていることを特徴とする電子部品搭載用基板である。
【００１１】
本発明の電子部品搭載用基板は，搭載用開口部の壁面からその内方へ向かって突出する突出部を有している。突出部の側面には，各側面パターンの端部が延設されている。そのため，仮に側面パターンの端部が剥離していたとしても，その剥離は，突出部側面を被覆する側面パターンの端部だけに留まる。そのため，搭載用開口部の壁面から側面パターンが剥離することを防止することができる。
また，熱衝撃によって側面パターンが搭載用開口部の壁面から剥離するおそれもない。従って，側面パターンの電気導通性を確実にすることができる。
【００１２】
次に，請求項２の発明のように，上記突出部は，その根部からその内側先端までの長さが，０．１〜０．５ｍｍであることが好ましい。これにより，側面パターンの剥離をより効果的に防止することができる。また，突出部が電子部品搭載の際に障害物となるおそれもない。０．１ｍｍ未満の場合には，側面パターンが剥離するおそれがある。一方，０．５ｍｍを越える場合には，突出部が電子部品を搭載する際に障害となるおそれがある。
【００１３】
ここに，上記突出部の根部とは，突出部の側面と搭載用開口部の壁面との境界である一対の角部を直線で結んだ直線上の位置をいう。また，上記搭載用開口部の内側先端とは，搭載用開口部の内方に面した搭載用開口部の内側面をいい，この内側面には金属めっき膜が被覆されていない。
次に，請求項３の発明のように，上記複数の側面パターンのうちの一部の側面パターンは，上記電子部品に電気を供給する電源回路であり，他の側面パターンは，上記電子部品を接地するための接地回路であってもよい。
【００１４】
次に，上記電子部品搭載用基板を製造する第１の方法としては，例えば，請求項４の発明のように，電子部品を搭載するための搭載用開口部を設けた絶縁基板と，上記搭載用開口部の壁面に設けた複数の側面パターンとを有する電子部品搭載用基板を製造するに当たり，まず，絶縁基板の搭載用開口部形成部分に，側面パターン形成部分を壁面の一部とする複数の区画穴を，各区画穴間を隔壁により区画することにより形成し，次いで，上記区画穴の壁面に金属めっき膜を施し，その後，上記区画穴間の隔壁をルーター加工により切断して搭載用開口部を形成すると共に該搭載用開口部の壁面に複数の側面パターンを形成する電子部品搭載用基板の製造方法であって，上記ルーター加工の際には，上記区画穴を区画する隔壁の一部分を残して，上記搭載用開口部の角部に，該搭載用開口部の内方に突出した突出部を形成することを特徴とする電子部品搭載用基板の製造方法がある。
【００１５】
本発明の製造方法においては，区画穴の隔壁をルーター加工する際に，上記隔壁の一部分を残して，搭載用開口部の内方に突出した突出部を形成している。そのため，ルーター加工によって隔壁の金属めっき膜が引き剥がされたとしても，その剥離は突出部側面を被覆する金属めっき膜に留まり，搭載用開口部の壁面を覆う金属めっき膜は剥離しない。それ故，搭載用開口部の壁面に密着した側面パターンを形成することができる。
【００１６】
また，切断加工後の突出部において金属めっき膜の剥離が生じたとしても，その剥離は突出部に留まるので，ルーター加工の精度はさほど要求されない。また，区画穴間の隔壁の一部分を残して，搭載用開口部の壁面から離れた位置においてルーター加工をするため，ルーター加工具の刃が搭載用開口部の壁面を覆う金属めっき膜を傷つけることなく，切断加工をすることができ，また，切断加工が容易である。従って，側面パターンに損傷を与えることなく，容易に形成することができる。
【００１７】
ルーター加工の際に残す突出部は，上記と同様の理由により，その根部からその内側先端までの長さが０．１〜０．５ｍｍであることが好ましい。
【００１８】
次に，上記電子部品搭載用基板を製造する他の方法としては，電子部品を搭載するための搭載用開口部を設けた絶縁基板と，上記搭載用開口部の壁面に設けた複数の側面パターンとを有する電子部品搭載用基板を製造するに当たり，まず，絶縁基板の搭載用開口部形成部分に，該搭載用開口部形成部分の全体に開口してなり，且つその周囲に波状の凹凸部を有する大穴を形成し，次いで，上記大穴の壁面に金属めっき膜を施し，その後，上記凹凸部において大穴の内方に突出した凸部をルーター加工により切断して，搭載用開口部を形成すると共に該搭載用開口部の壁面に複数の側面パターンを形成する電子部品搭載用基板の製造方法であって，上記ルーター加工の際には，上記大穴の周囲に設けた凹凸部における凸部の一部分を残して，該搭載用開口部の内方に突出した突出部を形成する電子部品搭載用基板の製造方法がある。
【００１９】
本発明の製造方法においては，大穴の凸部をルーター加工する際に，上記凸部の一部分を残して，上記搭載用開口部の内方に突出した突出部を形成している。そのため，ルーター加工によって凸部の金属めっき膜が引き剥がされたとしても，その剥離は突出部側面を被覆する金属めっき膜に留まり，搭載用開口部の壁面を被覆する金属めっき膜は剥離しない。それ故，搭載用開口部の壁面に密着した側面パターンを形成することができる。
【００２０】
また，本発明においても，上記と同様にルーター加工の精度はさほど要求されない。また，凸部の一部分を残して，搭載用開口部から離れた位置においてルーター加工をするため，搭載用開口部に損傷を与えずに切断加工をすることができかつ，切断加工が容易である。
【００２１】
本製造方法においても，請求項５の発明のように，上記突出部は，上記と同様の理由により，その根部からその内側先端までの長さが０．１〜０．５ｍｍであることが好ましい。
次に，請求項６の発明のように，上記複数の側面パターンのうちの一部の側面パターンは，上記電子部品に電気を供給する電源回路であり，他の側面パターンは，上記電子部品を接地するための接地回路であることが好ましい。
【００２２】
次に，電子部品を搭載するための搭載用開口部を設けた絶縁基板と，上記搭載用開口部の壁面に設けた複数の側面パターンとを有する電子部品搭載用基板であって，上記側面パターンは，搭載用開口部の壁面全体に形成した導体層を，側面パターン用レジスト膜により側面パターン形成部分を被覆した状態で側面パターン非形成部分をエッチングして形成したものであり，かつ，上記側面パターンの間は，上記エッチングにより絶縁基板の一部が露出したパターン間の露出面により絶縁されていることを特徴とする電子部品搭載用基板がある。
【００２３】
上記電子部品搭載用基板において，側面パターンは，搭載用開口部の壁面全体に形成した導体層を，側面パターン用レジスト膜により側面パターン形成部分を被覆した状態で側面パターン非形成部分をエッチングして形成したものである。そのため，側面パターン用レジスト膜のパターン幅を狭くすることにより，側面パターンの間の間隙を最小０．２ｍｍ程度まで狭めることができる。
【００２４】
上記側面パターンの間の最小間隙の大きさは，従来のように突出部や打ち抜き部を設けて側面パターン間の絶縁を行う場合の最小間隙が１ｍｍ程度であったのに比べて，格段に狭い。それ故，従来よりも多くの側面パターンを形成することができる。従って，各絶縁基板に側面パターンの数に対応した電位の異なる多種類のパターンを形成することができ，電子部品搭載用基板の薄層化を図ることができる。
【００２５】
また，側面パターンは，搭載用開口部の壁面全体に形成した導体層をエッチングすることにより形成されたものである。そのため，従来のような打ち抜き加工による側面パターンの剥がれも生じない。
また，複数の側面パターンは，上記エッチングにより絶縁基板の一部が露出したパターン間の露出面により絶縁されている。このパターン間の露出面は，側面パターンとほぼ同一平面に露出している。
【００２６】
それ故，側面パターンの表面とパターン間の露出面とは，導体層からなる側面パターンの厚み分だけの段差しかなく，この厚みは１０〜３０μｍにすぎない。そのため，側面パターンはパターン間の露出面とほぼ同一平面上に位置しているといえる。
それ故，搭載用開口部の壁面には，電子部品搭載の際に障害となる突出部がない。従って，電子部品の搭載をスムーズに行うことができる。
【００２７】
次に，上記側面パターンの上方又は下方の少なくともいずれかの端部は，該端部に沿って側面パッドと接続していることが好ましい。
【００２８】
上記側面パッドは，側面パターンの端部に沿って形成されているため，側面パターンとの接続面積が大きい。そのため，側面パッドと側面パターンとの接続信頼性を確保でき，側面パターンに伝えられた電流を側面パッドに容易に導くことができる。また，通常，側面パッドに，電子部品と電気的に接続するためのボンディングパッドを設ける。これにより，上記側面パッド及びボンディングパッドを介して，側面パターンと電子部品とを電気的に接続することができる。
【００２９】
次に，電子部品を搭載するための搭載用開口部を設けた絶縁基板と，上記搭載用開口部の壁面に設けた複数の側面パターンとを有する電子部品搭載用基板を製造する方法において，まず，絶縁基板に搭載用開口部を穴明けし，次いで，該搭載用開口部の壁面を含めて，上記絶縁基板の全表面に導体層を形成し，次いで，上記導体層の表面を，ネガ型感光性樹脂からなる側面パターン用レジスト膜により被覆し，次いで，上記絶縁基板の表面に，搭載用開口部の壁面における側面パターン非形成部分を露光するためのスリットを有する側面パターン用マスクを載置し，次いで，散乱光を，上記スリットを通過させることにより，上記側面パターン非形成部分に照射して，上記側面パターン非形成部分を被覆する側面パターン用レジスト膜を露光し，次いで，上記側面パターン用レジスト膜を現像して，上記側面パターン非形成部分を被覆する側面パターン用レジスト膜を除去し，次いで，側面パターン用レジスト膜から露出した導体層をエッチングにより除去して，搭載用開口部の壁面における側面パターン非形成部分に，絶縁基板の一部を露出させてなるパターン間の露出面を形成し，その後，上記導体層の表面を覆う側面パターン用レジスト膜のすべてを除去して，上記パターン間の露出面により絶縁された複数の側面パターンを形成することを特徴とする電子部品搭載用基板の製造方法がある。
【００３０】
上記電子部品搭載用基板の製造方法において最も注目すべきことは，側面パターン用レジスト膜には散乱光を照射して側面パターン非形成部分に形成された導体層を露出させ，露出した導体層をエッチングにより除去することにより，パターン間の露出面を形成するとともに，該パターン間の露出面により絶縁された側面パターンを形成することである。
【００３１】
上記製造方法においては，絶縁基板の表面に側面パターン用マスクを載置した状態で，露光している。側面パターン用マスクは，搭載用開口部における側面パターン非形成部分を露光するためのスリットを有する。
【００３２】
そのため，側面パターン用マスクに露光用の光を照射すると，光はスリットを透過して，側面パターン非形成部分を被覆する側面パターン用レジスト膜を露光する。側面パターン用レジスト膜は，ネガ型感光性樹脂からなる。ネガ型感光性樹脂は，現像によって，露光しない部分を残して，露光した部分を溶解する性質を有する。また，側面パターン用レジスト膜を露光するための光は，四方八方に散乱する散乱光である。散乱光は，スリットを透過した後，種々の角度で反射して，搭載用開口部の上方端部から下方端部までの壁面に照射する。
そのため，側面パターン用レジスト膜における側面パターン非形成部分が，搭載用開口部の上方端部から下方端部まで感光し，現像によって溶解除去可能な状態となる。
【００３３】
それ故，その後側面パターン用レジスト膜を現像することによって側面パターン用レジスト膜における側面パターン非形成部分が除去されて，除去された部分からは導体層が露出する。露出した導体層をエッチングすることにより，側面パターン非形成部分の導体層が除去されて，搭載用開口部の壁面に，パターン間の露出面が形成される。そして，その後残った側面パターン用レジスト膜を除去することにより，搭載用開口部の上記パターン間の露出面の間に，パターン間の露出面とほぼ同一平面上に位置する複数の側面パターンを形成することができる。
【００３４】
また，側面パターンは，上記のごとく搭載用開口部の壁面に形成した導体層を，側面パターン用レジスト膜により側面パターン形成部分を被覆した状態でエッチングして形成される。そのため，側面パターン用レジスト膜のパターン幅を狭くすることにより，上記第１の手段のように側面パターン間を突出部により絶縁する場合に比べて，側面パターンの間を狭めることができる。具体的には，側面パターン間を，最小０．２ｍｍ程度まで狭くすることができる。それ故，第１の手段よりも多くの側面パターンを形成することができる。
従って，本発明によれば，各絶縁基板に側面パターンの数に対応した電位の異なる多種類のパターンを形成することができ，電子部品搭載用基板の薄層化を図ることができる。
【００３５】
また，側面パターンは，搭載用開口部の壁面に形成した導体層をエッチングすることにより形成される。そのため，従来のような打ち抜き加工による側面パターンの剥がれも生じない。また，上記第１の手段のように搭載用開口部の壁面に突出部を形成することなく，搭載用開口部の壁面と同一平面上に複数の側面パターンを形成することができる。それ故，突出部により電子部品の搭載が妨げられることなく，電子部品の搭載をスムーズに行うことができる搭載用開口部を形成することができる。
【００３６】
次に，上記側面パターン用レジスト膜のすべてを除去した後には，上記絶縁基板の表面に配線パターンを形成するための配線パターン用レジスト膜を被覆し，絶縁基板の表面を被覆する上記導体層をエッチングすることにより，絶縁基板の表面に配線パターンを形成することが好ましい。これにより，絶縁基板の上面又は下面に配線パターンを形成することができる。
【００３７】
また，側面パターン用マスクに形成されるスリットは，搭載用開口部の壁面における側面パターン非形成部分に散乱光を照射することができる形状であれば，その形状は問わない。
【００３８】
例えば，上記スリットは，搭載用開口部の壁面における側面パターン非形成部分を露光するための壁面露光部と，搭載用開口部の縁部の近傍における側面パッド非形成部分を露光するための周縁露光部とからなることが好ましい。
【００３９】
この場合には，散乱光の照射により，側面パターン用レジスト膜における側面パターン非形成部分だけでなく，搭載用開口部における側面パターン非形成部分の縁部の近傍も露光される。そのため，その後上記のごとく側面パターン用レジスト膜の現像及び導体層のエッチングを行うことにより，側面パターン非形成部分にパターン間の露出面が形成されるとともに，上記側面パターン非形成部分の縁部の近傍に，上記パターン間の露出面と連続した，パッド間の露出面が形成される。従って，側面パターンの形成とともに，各側面パターンに対応した側面パッドを形成できる。
【００４０】
【発明の実施の形態】
実施形態例１
本発明の実施形態例に係る電子部品搭載用基板について，図１〜図５を用いて説明する。
本例の電子部品搭載用基板３は，図１，図２に示すごとく，絶縁基板３１，３２と，電子部品８を搭載するための搭載用開口部２と，該搭載用開口部２の壁面に設けた複数の側面パターン１１，１２とを有している。
【００４１】
搭載用開口部２の角部２１８には，その壁面から該搭載用開口部２の内方へ向かって突出する突出部２１を設けている。突出部２１の側面には各側面パターン１１，１２の端部が延設されている。図５に示すごとく，この突出部２１における根部２１５から内側先端２１２までの長さＬは，０．５ｍｍである。
【００４２】
側面パターン１１と側面パターン１２とは，図１に示すごとく，搭載用開口部２の壁面において交互に配置されている。側面パターン１１は電子部品に電気を供給する電源回路であり，また側面パターン１２は電子部品を接地するための接地回路である。側面パターン１１，１２は，その上方において，搭載用開口部２を囲む帯状の側面パッド７１，７２と接続している。
【００４３】
また，図２に示すごとく，接地用の側面パターン１２は，その下方において，絶縁基板３１，３２の間に設けた接地用の配線パターン７９と接続している。電源用の側面パターン１１は，絶縁基板３１，３２の間に設けた電源用の配線パターン（図示略）と接続している。
【００４４】
また，上層の絶縁基板３２の上面には，図１に示すごとく，信号用の配線パターン７６と，配線パターン７６の先端に設けたボンディングパッド７６０とを有している。配線パターン７６は，電子部品搭載用基板３を貫通するスルーホール３９と接続している。スルーホール３９の内部には，図２に示すごとく，例えばリードピン８６が装着される。搭載用開口部２に搭載された電子部品８は，ボンディングワイヤー８０を介して，側面パッド７１，７２及びボンディングパッド７６０と電気的に接続される。
【００４５】
次に，上記電子部品搭載用基板の製造方法について説明する。
まず，２枚の絶縁基板を準備する。この絶縁基板としては，ガラスエポキシ樹脂基板，ガラスポリイミド樹脂基板，又はガラスビスマレイミドトリアジン樹脂基板等を用いる。
【００４６】
次に，図３に示すごとく，ルーター加工又はパンチング加工により，上層となるべき絶縁基板３２の搭載用開口部形成部分に，側面パターン形成部分を壁面の一部とする複数の区画穴２０１を，各区画穴２０１間を隔壁２１０により区画することにより形成する。
【００４７】
区画穴２０１は，搭載用開口部形成部分を横断する十字形の隔壁２１０により４つに区画されている。各区画穴２０１は，側面パターン形成部分を一辺とする三角形であり，その一角を隔壁２１０の中心部２１９に向けて互いに向かい合っている。
次いで，上記区画穴２０１の壁面に，銅からなる金属めっき膜１０を施す。
【００４８】
次に，図３及び図４に示す点線２００に沿って，区画穴２０１の隔壁２１０をルーター加工により切断する。このとき，図５に示すごとく，隔壁２１０の一部分を残して，搭載用開口部２の内方に突出した突出部２１を形成する。これにより，図１に示すごとく，搭載用開口部２が形成されると共に，その壁面に複数の側面パターン１１，１２が形成される。
【００４９】
次に，本例の作用効果について説明する。
本例の電子部品搭載用基板３は，図１，図５に示すごとく，側面パターン１１，１２の両端に，搭載用開口部２の内方に突出した突出部２１を設けている。突出部２１の側面には，各側面パターン１１，１２の端部である金属めっき膜１０が延設されている。そのため，仮に側面パターン１の端部が剥離していたとしても，その剥離は，突出部２１の側面を被覆する側面パターン１１，１２の端部だけに留まる。そのため，側面パターン１１，１２が搭載用開口部２の壁面から剥離することはない。更に，熱衝撃を受けても側面パターン１１，１２は，搭載用開口部２の壁面から剥離しない。従って，側面パターンの電気導通性を確実にすることができる。
【００５０】
また，本例の製造方法においては，図４，図５に示すごとく，区画穴２０１の隔壁２１０をルーター加工する際に，隔壁２１０の一部分を残して，搭載用開口部２の内方に突出した突出部２１を形成している。そのため，ルーター加工によって隔壁２１０の金属めっき膜１０が剥離したとしても，その剥離は突出部２１の側面を被覆する金属めっき膜１０に留まり，搭載用開口部２の壁面を覆う金属めっき膜１０は剥離しない。それ故，搭載用開口部２の壁面に密着した複数の側面パターン１１，１２を形成することができる。
【００５１】
また，切断加工後の突出部において金属めっき膜１０の剥離が生じたとしても，その剥離は突出部２１で阻止されるので，ルーター加工の精度はさほど要求されない。また，区画穴２０１間の隔壁の一部分を残して，搭載用開口部２の壁面から離れた位置においてルーター加工をするため，ルーター加工具の刃が搭載用開口部の壁面を覆う金属めっき膜１０を傷つけることなく，切断加工をすることができる。
また，図４，図５に示すごとく，区画穴２０１の隔壁２１０の一部を残して切断加工するため，切断加工が特に困難である搭載用開口部の角部２１８においても，容易に切断加工して，側面パターン１１，１２を形成することができる。
【００５２】
実施形態例２
本例の電子部品搭載用基板は，図６に示すごとく，搭載用開口部２の角部２１８から突出する突出部２１だけでなく，搭載用開口部２の平面部２９から直角方向に突出する突出部２２をも有している。
【００５３】
各突出部２１，２２の間には，電源用の側面パターン１１と，接地用の側面パターン１２とが互い違いに設けられている。各側面パターン１１，１２の上方に位置する絶縁基板３２の上面には帯状の側面パッド７１，７２が，またその下方に位置する絶縁基板３２の下面には配線パターンが設けられている。
【００５４】
上記電子部品搭載用基板３を製造するに当たっては，図７に示すごとく，ルーター加工又はパンチング加工により，上層となるべき絶縁基板３２の搭載用開口部形成部分に，側面パターン形成部分を壁面の一部とする複数の区画穴２０２，２０３を穿設する。
【００５５】
区画穴２０２，２０３は搭載用開口部形成部分の周辺部に形成されている。一方の区画穴２０２は三角形状であり，搭載用開口部形成部分の四隅に，隔壁２１１を挟んで２個ずつ形成されている。他方の区画穴２０３は四角形状であり，搭載用開口部形成部分の平面部２９に，隔壁２１３を挟んで２個ずつ形成されている。隔壁２１１，２１３は，搭載用開口部形成部分の中央部２３０と連結している。
【００５６】
区画穴２０２，２０３の壁面に金属めっき膜１０を施した後，図７に示す点線２００に沿って，上記区画穴の隔壁２１１，２１３をルーター加工により切断する。このとき，隔壁２１１，２１３の一部分を残して，搭載用開口部２の内方に突出した突出部２１，２２を形成する。
【００５７】
この突出部２１，２２は，その根部から内側先端までの長さが，それぞれ０．５ｍｍ，０．３ｍｍである。これにより，図６に示すごとく，搭載用開口部２が形成されると共に，両端に突出部２１，２２を有する複数の側面パターン１１，１２が形成される。
その他は，実施形態例１と同様である。
本例においても，実施形態例１と同様の効果を得ることができる。
【００５８】
参考例１
本例の電子部品搭載用基板は，図８に示すごとく，搭載用開口部２の壁面における平面部２９から直角方向に突出した複数の突出部２２を有している。
【００５９】
各突出部２２の間には，電源用の側面パターン１１と，接地用の側面パターン１２とが互い違いに設けられている。各側面パターン１１，１２の上方に位置する絶縁基板３２の上面には帯状の側面パッド７１，７２が，またその下方に位置する絶縁基板３２の下面には配線パターンが設けられている。
【００６０】
上記電子部品搭載用基板３を製造するに当たっては，図９に示すごとく，ルーター加工又はパンチング加工により，上層となるべき絶縁基板３２の搭載用開口部形成部分に，該搭載用開口部形成部分の全体に開口している大穴２０５を形成する。この大穴２０５は，その周囲に波状の凹凸部２０７を有している。凹凸部２０７には，絶縁基板３２が複数の凸部２２２が直角方向に突出している。
【００６１】
大穴２０５の壁面に金属めっき膜１０を施した後，図９に示す点線２００に沿って，凸部２２２をルーター加工により切断する。このとき，凸部２２２の一部分を残して，搭載用開口部２の内方に突出した突出部２２を形成する。これにより，図８に示すごとく，搭載用開口部２が形成されると共に，複数の側面パターン１１，１２が形成される。
その他は，実施形態例１と同様である。
本例においても，実施形態例１と同様の効果を得ることができる。
【００６２】
参考例２
本発明の実施形態例にかかる電子部品搭載用基板について，図１０〜図２５を用いて説明する。
本例の電子部品搭載用基板３０は，図１０に示すごとく，電子部品を搭載するための搭載用開口部７３を設けた絶縁基板７と，搭載用開口部７３の壁面に設けた複数の側面パターン５１とを有する。
【００６３】
側面パターン５１は，搭載用開口部７３の壁面に形成した導体層５を，側面パターン形成部分を被覆した状態で側面パターン非形成部分をエッチングして形成したものである。側面パターン５１の間は，エッチングにより絶縁基板７の一部が露出したパターン間の露出面７３１により絶縁されている。側面パターン５１は，パターン間の露出面７３１とほぼ同一平面上に設けられている。
【００６４】
側面パターン５１の上方及び下方の端部５１１は，該端部に沿って，側面パッド５２と接続している。各側面パッド５２の側端部は，搭載用開口部７３の縁部７３０から搭載用開口部７３の外方に向かって拡大するテーパー部５２１を有する。各側面パッド５２の間は，上記テーパー部５２１を一辺とする略三角形状のパッド間の露出面７３２により絶縁されている。
【００６５】
図１０，図１１に示すごとく，側面パターン５１のピッチＡは，０．５４ｍｍである。隣接する側面パターン５１の間の間隙Ｂは，０．２ｍｍである。側面パッド５２の幅Ｃは，１００〜１５０μｍである。なお，この幅Ｃが１００μｍ未満の場合には，側面パッドの形成が困難となるおそれがある。１５０μｍを越える場合には，配線パターン５５のボンディングパッド５５０が欠損するおそれがある。
【００６６】
また，図１０〜図１３に示すごとく，絶縁基板７の上面及び下面には，それぞれ配線パターン５５，５６が形成されている。図１２に示すごとく，絶縁基板７の上面に形成された配線パターン５５は，搭載用開口部７３の周囲にボンディングパッド５５０を有する。図１３に示すごとく，絶縁基板７の下面に形成された配線パターン５６は幅広のベタ層であり，図１０に示す側面パターン５１と接続されている。側面パターン５１は，絶縁基板７の上面に設けた側面パッド５２及びボンディングパッド５２０と接続している。
【００６７】
また，図１２に示すごとく，絶縁基板７の上面に形成された配線パターン５５及びボンディングパッド５５０は，電位の異なる信号回路Ｓ１，Ｓ２，・・Ｓｘ（ｘは，信号回路の数を示す。以下，同様）からなる。
【００６８】
図１３に示すごとく，絶縁基板７の下面に形成された配線パターン５６は，電位の異なる電源回路Ｐ１，Ｐ２・・Ｐｙ（ｙは，電源回路の数を示す。以下，同様），及び接地回路Ｇ１，Ｇ２・・Ｇｚ（ｚは，接地回路の数を示す。以下，同様）からなる。これらの配線パターン５６と接続する側面パターン５１は，各配線パターンに対応する電源回路Ｐ１，Ｐ２・・Ｐｙ，及び接地回路Ｇ１，Ｇ２・・Ｇｚからなる。また，各側面パターンと接続する側面パッド５２及びボンディングパッド５２０も，同種の回路からなる。
図１４に示すごとく，上記絶縁基板７は，その複数枚が積層されて多層構造の電子部品搭載用基板３０を形成している。
【００６９】
次に，上記電子部品搭載用基板の製造方法について説明する。
まず，ガラスビスマレイミドトリアジン基板からなる絶縁基板を準備する。図１５に示すごとく，ルーター加工により，絶縁基板７に搭載用開口部７３を穴明けする。また，図１２，図１３に示すごとく，絶縁基板７の周縁付近に，スルーホール７８を穴明けする。
【００７０】
次いで，図１６に示すごとく，絶縁基板７に無電解銅めっき処理を行うことにより，搭載用開口部７３の内部を含めて，絶縁基板７の全表面に導体層５を形成する。
次いで，電着塗膜法により，導体層５の表面全体を，ネガ型感光性樹脂からなる側面パターン用レジスト膜６により被覆する。
【００７１】
次いで，図１７，図１８に示すごとく，絶縁基板７の上面及び下面に，側面パターン用マスク４０を載置する。側面パターン用マスク４０は，絶縁基板７の搭載用開口部７３を被覆する部分に，側面パターン非形成部分を露光するためのスリット４１を有する。スリット４１は，図１８に示すごとく，側面パターン非形成部分を露光するための壁面露光部４１１と，側面パッド非形成部分を露光するための周縁露光部４１２とからなる。
【００７２】
壁面露光部４１１は，搭載用開口部７３の上方の縁部７３０から下方の縁部７３０まで露光用の光が到達するように，搭載用開口部７３の内部に開口している。周縁露光部４１２は，搭載用開口部７３の縁部７３０の近傍における側面パッド非形成部分に開口している。また，周縁露光部４１２は，搭載用開口部７３の縁部７３０と，縁部７３０から搭載用開口部７３の外方に向かって縮小する斜辺とにより囲まれた部分であり，三角形状をしている。
【００７３】
次いで，図１９に示すごとく，側面パターン用レジスト膜６における側面パターン非形成部分を，四方八方に散乱する散乱光４により露光する。
散乱光４は，スリット４１を透過した後，絶縁基板表面の側面パターン用レジスト膜６によって種々の角度で反射して，搭載用開口部７３の壁面及びその周囲に照射する。
【００７４】
これにより，側面パターン用レジスト膜６における側面パターン非形成部分に，搭載用開口部７３の上方の縁部７３０から下方の縁部７３０まで散乱光４が均一に照射する。また，側面パターン用レジスト膜６における搭載用開口部７３の縁部７３０の近傍にも，散乱光４が均一に照射される。これにより，側面パターン用レジスト膜６における散乱光４が照射した部分が感光して，現像により溶解除去可能な状態となる。
次いで，側面パターン用マスク４０を取り去る。
【００７５】
次いで，図２０に示すごとく，側面パターン用レジスト膜６を現像して，その側面パターン非形成部分及び側面パッド非形成部分を除去する。次いで，図２１に示すごとく，側面パターン用レジスト膜６から露出した導体層５をエッチングにより除去する。これにより，搭載用開口部７３の壁面には，絶縁基板７の一部が露出したパターン間の露出面７３１が形成される。また，搭載用開口部７３の開口部７３０の近傍には，搭載用開口部７３の外方に向かって縮小する三角形状のパッド間の露出面７３２が，上記パターン間の露出面７３１と連続して形成される。
【００７６】
次いで，導体層５の表面に残った側面パターン用レジスト膜６を，アルカリ溶液により除去する。これにより，図２２〜図２４に示すごとく，搭載用開口部７３のパターン間の露出面７３１により絶縁された側面パターン５１が，パターン間の露出面７３１とほぼ同一平面上に形成される。このとき，絶縁基板７の上面及び下面において，側面パッドの側端部となるべきテーパー部５２１により囲まれた部分が露出する。そして，テーパー部５２１の間に形成されたパッド間の露出面７３２を除いて，絶縁基板７の上面及び下面の全面は，導体層５が被覆されたままである。
【００７７】
次に，図２５に示すごとく，絶縁基板７の上面及び下面に配線パターン及び側面パッドを形成するための配線パターン用マスク３１，３２を載置して，配線パターン形成部分及び搭載用開口部７３を被覆する。
【００７８】
次いで，導体層５における配線パターン用マスク３１，３２から露出した部分をエッチングにより除去する。次いで，配線パターン用マスク３１，３２を取り去る。これにより，図１０〜図１３に示すごとく，絶縁基板７の上面及び下面に，上記側面パターン５１の上方及び下方の端部５１１と連続した側面パッド５２と，配線パターン５５，５６とが形成される。
その後，図１４に示すごとく，上記絶縁基板７を複数枚積層，圧着して，多層の電子部品搭載用基板３０を得る。
【００７９】
次に，本例の作用及び効果について説明する。
側面パターンは，図２１に示すごとく，搭載用開口部７３の壁面に形成した導体層５を，側面パターン用レジスト膜６により側面パターン形成部分を被覆した状態で側面パターン非形成部分をエッチングして形成される。そのため，側面パターン用レジスト膜６のパターン幅を狭くすることにより，側面パターンの間を最小０．２ｍｍ程度まで狭めることができる。それ故，図１０に示すごとく，実施形態例１よりも多くの側面パターン５１を形成することができる。
【００８０】
従って，図１４に示すごとく，絶縁基板７の上面，下面に設けた配線パターン５５，５６の数に対応した，電位の異なる多種類の配線パターン５１を形成することができる。それ故，絶縁基板７の上面と下面との間で多種類の電位の回路を形成することができる。従って，電子部品搭載用基板３０の高密度実装化及び薄層化を図ることができる。また，側面パターン間を突出部により絶縁した実施形態例１の電子部品搭載用基板（図１参照）では，９層の絶縁基板が必要であった回路機能が，本例によれば側面パターンを高密度に実装できるため，６層の絶縁基板で足りる。
【００８１】
また，側面パターン５１は，搭載用開口部７３の壁面に形成した導体層５をエッチングすることにより形成されたものである。そのため，従来のように打ち抜き加工による側面パターンの剥がれも生じない。
また，図１０に示すごとく，側面パターン５１は，側面パターン５１とほぼ同一平面に露出した搭載用開口部７３のパターン間の露出面７３１により絶縁されている。そのため，搭載用開口部７３の壁面には，突出部がない。従って，電子部品の搭載をスムーズに行うことができる。
【００８２】
また，側面パッド５２は，側面パターン５１の上方及び下方の端部５１１に沿って形成されているため，側面パターン５１との接続面積が大きく，両者の接続信頼性が高い。そのため，側面パッド５２は，側面パターン５１に伝えられた電流をボンディングパッド５２０に容易に導くことができる。
【００８３】
参考例３
本例は，図２６に示すごとく，側面パターン５１とボンディングパッド５２０とを直接接続している点が参考例２と相違する。
本例においても，参考例２と同様に側面パターン５１の剥離がなく，電子部品の搭載操作が容易で，電子部品搭載用基板３０の高密度実装化及び薄層化を図ることができる。
【００８４】
【発明の効果】
本発明によれば，側面パターンの剥離を防止することができると共に，複数の電位を持つ側面パターンの形成が容易な，電子部品搭載用基板及びその製造方法を提供することができる。
【図面の簡単な説明】
【図１】 実施形態例１の電子部品搭載用基板の平面図。
【図２】 図１のＦ−Ｆ線矢視断面図。
【図３】 実施形態例１における，搭載用開口部の壁面に側面スルーホールを形成する方法を説明するための絶縁基板の斜視図。
【図４】 実施形態例１における，各区画穴間の隔壁の切断位置を示す説明図。
【図５】 実施形態例１における，電子部品搭載用基板の要部平面図。
【図６】 実施形態例２の電子部品搭載用基板の平面図。
【図７】 実施形態例２における，搭載用開口部の壁面に側面スルーホールを形成する方法を説明するための絶縁基板の平面図。
【図８】 参考例１の電子部品搭載用基板の平面図。
【図９】 参考例１における，搭載用開口部の壁面に側面スルーホールを形成する方法を説明するための絶縁基板の平面図。
【図１０】 参考例２における，搭載用開口部の壁面に形成された側面パターンを示す，電子部品搭載用基板の部分斜視図。
【図１１】 参考例２における，搭載用開口部の開口部周縁を示す，絶縁基板の部分平面図。
【図１２】 参考例２における，絶縁基板の平面図。
【図１３】 参考例２における，絶縁基板の裏面図。
【図１４】 参考例２における，多層の電子部品搭載用基板の断面図。
【図１５】 参考例２における，搭載用開口部を穴明けした絶縁基板の平面図。
【図１６】 参考例２における，導体層及び側面パターン用レジスト膜を被覆した絶縁基板の断面図。
【図１７】 参考例２における，側面パターン用マスクの平面図。
【図１８】 参考例２における，側面パターン用マスクにより被覆された絶縁基板の搭載用開口部付近の斜視図。
【図１９】 参考例２における，側面パターン用レジスト膜の露光方法を示す，絶縁基板の断面図。
【図２０】 参考例２における，側面パターン用レジスト膜における側面パターン非形成部分を除去した，絶縁基板の断面図。
【図２１】 参考例２における，搭載用開口部の壁面にパターン間の露出面を形成した絶縁基板の断面図。
【図２２】 参考例２における，側面パターンを形成した絶縁基板の断面図。
【図２３】 参考例２における，側面パターンを形成した絶縁基板の平面図。
【図２４】 参考例２における，側面パターンを形成した搭載用開口部の内部を示す絶縁基板の斜視図。
【図２５】 参考例２における，配線パターンの形成方法を示す，搭載用開口部付近の絶縁基板の斜視図。
【図２６】 参考例３における，搭載用開口部の壁面を示す，電子部品搭載用基板の部分斜視図。
【図２７】 従来例における，電子部品搭載用基板の断面図。
【図２８】 従来例における，搭載用開口部の壁面に側面パターンを形成する方法を説明するための絶縁基板の斜視図。
【図２９】 従来例の問題点を示す説明図。
【図３０】 従来例における，他の電子部品搭載用基板の部分斜視図。
【符号の説明】
１１，１２，５１．．．側面パターン，
２，７３．．．搭載用開口部，
２１，２２．．．突出部，
２１８．．．角部，
２９．．．平面部，
２０１，２０２，２０３．．．区画穴，
２０５．．．大穴，
２１０，２１１，２１３．．．隔壁，
２１９，２３０．．．中央部，
３，３０．．．電子部品搭載用基板，
３１，３２，７．．．絶縁基板，
４．．．散乱光，
４０．．．側面パターン用マスク，
４１．．．スリット，
５．．．導体層，
５２，７１，７２．．．側面パッド．
５２０，５５０，７６０．．．ボンディングパッド，
６．．．側面パターン用レジスト膜，
７３１．．．パターン間の露出面，
７３２．．．パッド間の露出面，
７６，７９，５５，５６．．．配線パターン，
８．．．電子部品，
Claims (6)
- 電子部品を搭載するための搭載用開口部を設けた絶縁基板と，上記搭載用開口部の壁面に設けた複数の側面パターンとを有する電子部品搭載用基板において，
上記搭載用開口部の角部には，その壁面から該搭載用開口部の内方へ向かって突出する突出部を設けており，
かつ該突出部の側面には，上記搭載用開口部の壁面に形成された上記各側面パターンが延設された金属メッキ膜が形成されていることを特徴とする電子部品搭載用基板。 - 請求項１において，上記突出部は，その根部から内側先端までの長さが，０．１〜０．５ｍｍであることを特徴とする電子部品搭載用基板。
- 請求項１又は２において，上記複数の側面パターンのうちの一部の側面パターンは，上記電子部品に電気を供給する電源回路であり，他の側面パターンは，上記電子部品を接地するための接地回路であることを特徴とする電子部品搭載用基板。
- 電子部品を搭載するための搭載用開口部を設けた絶縁基板と，上記搭載用開口部の壁面に設けた複数の側面パターンとを有する電子部品搭載用基板を製造するに当たり，
まず，絶縁基板の搭載用開口部形成部分に，側面パターン形成部分を壁面の一部とする複数の区画穴を，各区画穴間を隔壁により区画することにより形成し，
次いで，上記区画穴の壁面に金属めっき膜を施し，
その後，上記区画穴間の隔壁をルーター加工により切断して搭載用開口部を形成すると共に該搭載用開口部の壁面に複数の側面パターンを形成する電子部品搭載用基板の製造方法であって，
上記ルーター加工の際には，上記区画穴を区画する隔壁の一部分を残して，上記搭載用開口部の角部に，該搭載用開口部の内方に突出した突出部を形成することを特徴とする電子部品搭載用基板の製造方法。 - 請求項４において，上記突出部は，その根部からその内側先端までの長さが０．１〜０．５ｍｍであることを特徴とする電子部品搭載用基板の製造方法。
- 請求項４又は５のいずれか一項において，上記複数の側面パターンのうちの一部の側面パターンは，上記電子部品に電気を供給する電源回路であり，他の側面パターンは，上記電子部品を接地するための接地回路であることを特徴とする電子部品搭載用基板の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32789896A JP4000609B2 (ja) | 1995-12-22 | 1996-11-21 | 電子部品搭載用基板及びその製造方法 |
| EP03010873A EP1351296B1 (en) | 1995-12-22 | 1996-12-16 | Electronic parts mounting substrate and process for manufacturing the same |
| EP96941888A EP0932328B1 (en) | 1995-12-22 | 1996-12-16 | Substrate for mounting electronic part and process for manufacturing the same |
| KR1019980704835A KR100300624B1 (ko) | 1995-12-22 | 1996-12-16 | 전자부품탑재용기판및그의제조방법 |
| US09/091,505 US6201185B1 (en) | 1995-12-22 | 1996-12-16 | Substrate for mounting electronic part having conductive projections and process for manufacturing the same |
| PCT/JP1996/003672 WO1997024021A1 (en) | 1995-12-22 | 1996-12-16 | Substrate for mounting electronic part and process for manufacturing the same |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35032395 | 1995-12-22 | ||
| JP7-350323 | 1995-12-22 | ||
| JP30740296 | 1996-11-01 | ||
| JP8-307402 | 1996-11-01 | ||
| JP32789896A JP4000609B2 (ja) | 1995-12-22 | 1996-11-21 | 電子部品搭載用基板及びその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007091122A Division JP2007180592A (ja) | 1995-12-22 | 2007-03-30 | 電子部品搭載用基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10189805A JPH10189805A (ja) | 1998-07-21 |
| JP4000609B2 true JP4000609B2 (ja) | 2007-10-31 |
Family
ID=27338901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32789896A Expired - Fee Related JP4000609B2 (ja) | 1995-12-22 | 1996-11-21 | 電子部品搭載用基板及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6201185B1 (ja) |
| EP (2) | EP0932328B1 (ja) |
| JP (1) | JP4000609B2 (ja) |
| KR (1) | KR100300624B1 (ja) |
| WO (1) | WO1997024021A1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1043921A4 (en) * | 1997-11-19 | 2007-02-21 | Ibiden Co Ltd | MULTILAYER PRINTED PCB AND METHOD FOR THE PRODUCTION THEREOF |
| US6545227B2 (en) * | 2001-07-11 | 2003-04-08 | Mce/Kdi Corporation | Pocket mounted chip having microstrip line |
| US6879039B2 (en) * | 2001-12-18 | 2005-04-12 | Broadcom Corporation | Ball grid array package substrates and method of making the same |
| US7258549B2 (en) * | 2004-02-20 | 2007-08-21 | Matsushita Electric Industrial Co., Ltd. | Connection member and mount assembly and production method of the same |
| US7839657B2 (en) * | 2006-04-28 | 2010-11-23 | Continental Automotive Systems Us, Inc. | Position adjustable printed circuit board |
| US20100006332A1 (en) * | 2007-02-09 | 2010-01-14 | Panasonic Corporation | Circuit board, laminating circuit board and electronic apparatus |
| JP5699344B2 (ja) * | 2013-03-26 | 2015-04-08 | 大日本印刷株式会社 | 部品内蔵配線板、部品内蔵配線板の製造方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1339660A (en) * | 1971-11-20 | 1973-12-05 | Ferranti Ltd | Supports for semiconductor devices |
| JPS5626487A (en) | 1980-01-21 | 1981-03-14 | Futaba Denshi Kogyo Kk | Bothhside wiring board |
| JPS57115850A (en) | 1981-01-10 | 1982-07-19 | Nec Corp | Chip carrier for semiconductor ic |
| US4547795A (en) * | 1983-03-24 | 1985-10-15 | Bourns, Inc. | Leadless chip carrier with frangible shorting bars |
| FR2590051B1 (fr) * | 1985-11-08 | 1991-05-17 | Eurotechnique Sa | Carte comportant un composant et micromodule a contacts de flanc |
| FR2603739B1 (fr) | 1986-09-05 | 1988-12-09 | Cimsa Sintra | Boitier de composant electronique muni de broches de connexion comportant un micro-boitier amovible |
| US5107586A (en) * | 1988-09-27 | 1992-04-28 | General Electric Company | Method for interconnecting a stack of integrated circuits at a very high density |
| JPH02232986A (ja) * | 1989-03-07 | 1990-09-14 | Sony Corp | 基板及びその製造法 |
| CA2049979A1 (en) * | 1990-01-24 | 1991-07-25 | Jury D. Sasov | Three-dimensional electronic unit and method of fabricating same |
| US5235211A (en) | 1990-06-22 | 1993-08-10 | Digital Equipment Corporation | Semiconductor package having wraparound metallization |
| US5279706A (en) * | 1992-10-13 | 1994-01-18 | General Electric Company | Method and apparatus for fabricating a metal interconnection pattern for an integrated circuit module |
| JPH06188534A (ja) * | 1992-12-17 | 1994-07-08 | Ibiden Co Ltd | 電子部品搭載用基板及びその製造方法 |
| JPH0786752A (ja) * | 1993-06-30 | 1995-03-31 | Ibiden Co Ltd | 電子部品搭載用基板 |
| IL106892A0 (en) * | 1993-09-02 | 1993-12-28 | Pierre Badehi | Methods and apparatus for producing integrated circuit devices |
-
1996
- 1996-11-21 JP JP32789896A patent/JP4000609B2/ja not_active Expired - Fee Related
- 1996-12-16 EP EP96941888A patent/EP0932328B1/en not_active Expired - Lifetime
- 1996-12-16 EP EP03010873A patent/EP1351296B1/en not_active Expired - Lifetime
- 1996-12-16 KR KR1019980704835A patent/KR100300624B1/ko not_active IP Right Cessation
- 1996-12-16 US US09/091,505 patent/US6201185B1/en not_active Expired - Lifetime
- 1996-12-16 WO PCT/JP1996/003672 patent/WO1997024021A1/ja active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| EP0932328A1 (en) | 1999-07-28 |
| EP1351296A1 (en) | 2003-10-08 |
| EP0932328A4 (en) | 1999-10-27 |
| EP0932328B1 (en) | 2005-03-16 |
| KR100300624B1 (ko) | 2001-09-29 |
| KR19990076719A (ko) | 1999-10-15 |
| WO1997024021A1 (en) | 1997-07-03 |
| JPH10189805A (ja) | 1998-07-21 |
| US6201185B1 (en) | 2001-03-13 |
| EP1351296B1 (en) | 2011-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3629375B2 (ja) | 多層回路基板の製造方法 | |
| KR100499003B1 (ko) | 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법 | |
| TWI408775B (zh) | 用於形成與積體電路之接觸墊之連接之方法 | |
| KR101068539B1 (ko) | 전해 도금을 이용한 배선 기판의 제조 방법 | |
| KR20100025572A (ko) | 금속 코어 기재를 포함하는 회로 어셈블리 및 그의 제조 방법 | |
| JP4000609B2 (ja) | 電子部品搭載用基板及びその製造方法 | |
| JP2007220729A (ja) | 配線回路基板およびその製造方法 | |
| JP3775970B2 (ja) | 電子部品実装用基板の製造方法 | |
| JP2004119968A (ja) | 細線回路 | |
| JP2003198085A (ja) | 回路基板およびその製造方法 | |
| JP3650500B2 (ja) | 回路基板およびその製造方法 | |
| JP2007180592A (ja) | 電子部品搭載用基板及びその製造方法 | |
| JP2000091722A (ja) | プリント配線板及びその製造方法 | |
| KR100601899B1 (ko) | 반도체 소자를 탑재하는 중공을 갖는 기판을 제조하는 방법 | |
| JPH1117315A (ja) | 可撓性回路基板の製造法 | |
| JP2685443B2 (ja) | プリント回路基板の加工法 | |
| JP3812006B2 (ja) | 多層プリント配線板の製造方法 | |
| JPS6235654A (ja) | プリント基板用素子部品およびその製造方法 | |
| JPH0336319B2 (ja) | ||
| JP2023047897A (ja) | 配線基板及び配線基板の製造方法 | |
| JPH06152143A (ja) | 電子部品搭載用基板の製造方法 | |
| JP3965553B2 (ja) | Ｔａｂテープの製造方法 | |
| JP4150464B2 (ja) | ２メタルテープキャリアパッケージとその製造方法 | |
| JPS5810893A (ja) | 配線板およびその製造方法 | |
| JP2000133914A (ja) | プリント配線板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070130 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070330 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070621 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070724 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070806 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100824 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100824 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110824 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120824 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120824 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130824 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |