JP2004119968A

JP2004119968A - 細線回路

Info

Publication number: JP2004119968A
Application number: JP2003302180A
Authority: JP
Inventors: Frank D Egitto; フランク・ディー・エジット; Kevin T Knadle; ケビン・ティー・ナドル; Andrew M Seman; アンドリュー・エム・シーマン
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 2002-09-23
Filing date: 2003-08-26
Publication date: 2004-04-15
Anticipated expiration: 2023-08-26
Also published as: US7325299B2; US7185428B2; US20070102396A1; US20040056330A1; US20080014409A1; US20040130003A1; US6822332B2; JP3899058B2; US7596862B2

Abstract

　【課題】　電気的性能が高く、間隔が狭い細線を有する回路基板を大規模に生産するため、比較的安価で、しかも効果的な回路基板および回路基板を製造する方法を提供する。
　【解決手段】　回路基板は、ほぼ平面の上面、およびほぼ平面の上面に配置された導電層を有する基板を含む。導電層は、自身内に少なくとも１つの側壁を含み、導電層の開口部を形成する。導電層は、開口部から隔置された端部を含み、端部は、基板のほぼ平面の上面に対して鋭角を形成する。少なくとも１つの側壁は、基板のほぼ平面の上面に対してほぼ直角である。
【選択図】　　　図３

Description

　本発明は、概して、回路基板に関し、特に基板上に配置された狭い間隔の細線回路を有する基板、およびその形成方法に関する。

　チップ・スケール・パッケージ、ボール・グリッド・アレイ基板、テスト・キャリア、マルチチップ・モジュール、およびプリント配線板などの回路基板は、往々にして導体のパターンを含む。また、導電バイアを形成して、回路基板の異なる表面または内部導電面に配置された接点または他の導体パターンに導体を電気的に接続することができる。

　接点またはバイアへの導体および関連接続部を形成するために大量生産に使用されている当技術分野の２つの方法は、パターンめっきを使用する追加的回路形成(Additive circuitization)、およびパネル全面めっき後の減法回路形成(Subtractive circuitization)である。通常、方法は両方とも、多層複合板または外部金属泊共通化層で積層してある基板から開始し、盲バイアまたは通し穴を穿孔して内部配線へのその後の接続部を形成する。外部金属箔は、通常は銅で、さらなる処理を容易にするために、化学的手段または機械的手段で薄くしてもよい。典型的な追加的回路形成プロセスでは、次にフォトレジストをパターン化することによって導体パターンを形成し、電気めっき金属によって形成されたパターンに形成して、レジストで覆われていないバイアを穿孔する。めっき後、フォトレジストを剥ぎ取って、元の薄い金属共通化層をエッチングし、導体パターンおよびめっきしたバイア／通し穴を残す。典型的な減法プロセスでは、多層複合板を外部金属箔共通化層で積層し、穿孔した後の第１のステップは、穿孔したバイアを含む全表面をブランケットめっきし、最終的な導体厚さにする。次に、残すべき金属機能のフォトレジストをパターン形成することにより、導体パターンを形成する。望ましくない金属は全て化学的エッチングで除去し、導体およびめっきバイア／通し穴のパターンを残す。

　追加的回路形成方法は、一般的に、間隔が細かく形成の良好な導体を生成することができる。レジストで予め形成されたチャネル内に導体を構築するからである。導体の形状および密度は、フォトレジスト内にチャネルを形成する能力によって制限される。しかし、追加的方法は、パネル全面およびめっき通し穴内のめっきの均一性、処理ステップを通したレジストの接着、およびレジストを剥ぎ取った後の薄い金属共通化層の除去に伴う問題など、多くの難問を有する。これらの難問は、板が厚く、複雑になるにつれ、増大する一方である。さらに、共通化層を必要なくするために無電解めっきを使用する追加的回路形成プロセスは非常に費用がかかり、無電解めっき槽は、不安定な特性を有する傾向があり、綿密な監視を必要とする。減法回路形成方法の方が、本質的に単純で、プロセスのステップ数が少なく、費用がかからない。追加的回路形成とは異なり、導体を形成した後に除去すべき共通化層がないので、共通化層のエッチング・プロセスに伴う問題が全て回避される。また、板の厚さに関係なく、パネル全体およびめっき通し穴で、非常に均一なめっき厚さが得られる。典型的な減法プロセスの主要な欠点は、狭い間隔でほぼ長方形の表面導体を生成することが、さらに困難なことである。これは、プロセスがエッチングで金属表面を除去する能力によって制限されるからであり、その結果、通常は、レジストのフォトパターンで可能な同じ鮮明な縁の形成ができない。この欠点は、板が厚く、機構が密集するほど鮮明になる。何故なら、厚い板に穿孔した縦横比が高いバイアの内側にめっきするために必要なプロセス・パラメータのため、表面めっきが厚くなり、密集した長方形の導体を生成する能力がさらに制限されるからである。

　回路基板が密集し、厚く、複雑になるにつれ、導体を形成するのに従来のプロセスを使用することがますます困難になり、多くの場合は不可能になる。特に、導体の必要なサイズ、間隔および形状は、従来のプロセスを使用しては、特に減算回路形成プロセスだけでは達成できないことが最も多い。

　図１は、既知の回路基板１０の拡大断面立面図を示す。回路基板１０は、ほぼ平面の上面１４を有する基板１２、および基板のほぼ平面の上面に配置された複数の導体１６を含む。写真撮像可能な写真パターン形成した誘電材料１８を複数の導体１６の上面２０に配置する。

　上述した従来の減法回路形成プロセスだけを使用して、複数の導体１６を形成する。導電層を基板１２にブランケット付着させ、写真撮像可能な誘電材料で写真パターン形成し、導電層の一部を露出させて化学エッチングを施し、複数の導体１６を形成する。導電層は、自身内に開口部２６を形成する側壁２４を含む。化学エッチングは、導電層の露出部分にほぼ均一に作用し、湾曲した凹状に側壁２４を形成し、特に導電層の厚さが約８ミクロンより大きい場合に、アンダーカット領域２８を形成することができる。その結果生じた導体１６の断面形状は、砂時計の半分の形状である。一般的に、この半砂時計形状は、同じ高さ、幅および間隔を有するほぼ長方形の断面形状の導体より電気的性能特性が低く、通電容量が少ない。さらに、半砂時計形状は、明らかに導体密度（単位面積当たりの導体数）を制限する。このような形状の導体は、降伏（潜在的短絡）、信頼性、および電気の問題を生ぜずに、長方形の導体ほど相互に近づけて配置できないからである。導体１６は、電気的性能が重要でない場合、つまり導体の中心間距離を短くすることが要件でない場合、および導体間にバイアなどの機構を配置する必要がない場合に、受入可能となることがある。これらの要素の１つまたは全てが望ましい場合、半砂時計形状の導体は望ましくない。複数の導体１６の中心間距離を短くすることは、複数の導体のベース３０が相互に接触するか、相互に接触するように非常に接近して、隣接する導体間に潜在的短絡またはクロストークを生じない限り、化学エッチングで達成するのは困難である。

　今日の産業では、導電層およびそれにより導体が約８ミクロン未満の厚さを有するように指定することによって、これらの問題に対処することができる。約８ミクロン未満の厚さを有する導体層に及ぼす化学エッチングのアンダーカット作用は、継続時間が短く、アンダーカットがそれほど鮮明でない。しかし、約８ミクロン未満の厚さを有する導体は、なお電気的特性が低いことがあり、通電容量は実際に低い。さらに、約８ミクロンの表面銅は、上記で検討したように、完全な全体的めっきを必要とする高い縦横比の穴を含む厚い板では、現実的な制限とはならない。間隔が狭い細線とともに、約８ミクロンより大きい導体の厚さが必要な場合は、導体ベース間の間隔を大きくするために、十分なエッチングが必要である。エッチングが増加すると、導体のアンダーカットが大きくなり、半砂時計形状がさらに明白になって、個々の導体の側壁間の距離が狭くなり、さらに導体の電気的性能が低下する。図２は、図１の回路基板１０をさらに化学エッチングして、ベース３０’と導体１６’間の間隔を増加させた回路基板１０’を示す。回路基板１０’は、導体１６’のベース３０’間の間隔が増加しているが、さらに望ましくないアンダーカット２８’、およびさらに明瞭な半砂時計形状の導体が存在する。

　図１および図２に示すプロセスは、基板またはパネル全体で均一に実施され、したがって全ての導体および導体側壁に同様に影響を及ぼす。しかし、回路板または回路基板の回路設計では、間隔が狭い区域に関連する導体の全長は、通常、導体全長の小さい部分である。例えば、狭い間隔が必要になるのは、プリント配線板のピッチが小さいボール・グリッド・アレイ（ＢＧＡ）サイト内の導体側壁上、または２つの隣接する結合対導体の内部側壁だけであり、導体表面の大部分では必要とされない。図１に示した構造になるようなプロセスは、大多数の導体側壁には十分であるが、間隔が狭い制限された区域には許容できない。同様に、回路基板の一部にのみ狭い間隔を生成するのに必要な追加的エッチング・プロセスは、図２に示すような構造になり、これも狭い間隔が必要でなかった場合でも全ての導体側壁に悪影響を及ぼす。理想的な解決法は、間隔が狭い区域を従来の減法回路形成方法で処理できる区域と区別することができるプロセスである。

　したがって、当技術分野には、さらに細かい導体パターンが望ましい回路基板の区域で、部分的減法エッチング・プロセスを使用することにより回路基板を製造するために、間隔が狭く、このようにさらに細かい導体のパターンを製造する改良型プロセスに対する要求があり、これは既知の方法および構造の欠点を克服する。

　したがって、本発明の目的は、電子パッケージングの技術を向上することである。

　本発明の別の目的は、自身内に開口部を有する導電層を含む回路基板を提供することであり、導電層は回路基板のほぼ平面の上面に配置され、開口部の少なくとも１つの側壁は、ほぼ基板のほぼ平面の上面に直角であり、導電層は、開口部から隔置された端部を含んで、基板のほぼ平面の上面に対して鋭角を形成する。

　本発明のさらに別の目的は、上面を有する基板と、基板の上面の導電層とを有する回路基板を製造する方法を提供することであり、導電層は側壁および底壁を含み、底壁は基板の上面によって形成され、側壁は底壁にほぼ直角である。

　本発明の別の目的は、回路基板と、基板上に少なくとも１つの間隔が狭く細かいパターンの導体を含み、電気的性能を保証する回路基板を製造する方法とを提供することである。

　本発明の１つの態様によれば、ほぼ平面の上面を有する基板と、ほぼ平面の上面に配置され、自身内に少なくとも１つの側壁を含んで、自身内に開口部を形成する導電層とを備える回路基板で、導電層は開口部から隔置された端部を含み、端部が基板のほぼ平面の上面に対して鋭角を形成し、少なくとも１つの側壁が、基板のほぼ平面の上面にほぼ直角である回路基板が提供される。

　本発明の他の態様によれば、回路基板を製造する方法で、上面を有する基板を供給するステップと、基板の上面にほぼ平面の上面を有する導電層とを配置するステップと、パターン形成可能な材料の層を導電層のほぼ平面の上面に配置するステップと、パターン形成可能な層に側壁を形成し、導電層のほぼ平面の上面に所定のパターンを露出させるために、パターン形成可能な材料の層の一部を除去するステップとを含み、パターン形成可能な材料の層の側壁が、導電層のほぼ平面の上面に対してほぼ直角であり、さらに導電層の暫定側壁を形成するために、所定のパターンの下で導電層の一部を除去するステップと、第２の側壁および底壁を形成するために、導電層の暫定側壁の一部を除去するステップとを含み、底壁が基板の上面によって形成され、第２の側壁が底壁にほぼ直角である方法が提供される。

　本発明のさらに他の態様によれば、回路基板を製造する方法で、上面を有する基板を供給するステップと、ほぼ平面の上面を有する導電層を基板の上面に配置するステップと、導電層に暫定側壁を形成するために、導電層の一部を除去するステップと、パターン形成可能な材料の層を導電層のほぼ平面の上面、および導電層の暫定側壁に配置するステップと、導電層の暫定側壁を露出させるために導電層上のパターン形成可能な材料の層の一部を、およびパターン形成可能な材料の層に側壁を形成するために、暫定側壁に対して導電層のほぼ平面の上面の一部を除去するステップとを含み、パターン形成可能な材料の層の側壁が、導電層のほぼ平面の上面にほぼ直角であり、さらに第２の側壁および底壁を形成するために、導電層の暫定側壁の一部を除去するステップを含み、底壁が基板の上面によって形成され、第２の側壁が底壁に対してほぼ直角である方法が提供される。

　本発明の以上の目的、利点および特徴は、添付の図面で示されているような好ましい実施形態に関する以下の詳細な説明から、さらに容易に明白になる。

　本発明の一実施形態を例証する回路基板１０を、図３に示す。回路基板は、ほぼ平面の上面１４を有する基板１２を含む。導電層１６が、ほぼ平面の上面１４に配置される。導電層１６は、自身内に上面１７および少なくとも１つの側壁１８を含み、導電層の開口部２０を形成する。導電層１６は、開口部２０から隔置された端部２２を含み、端部は、基板１２のほぼ平面の上面１４に対して鋭角θを形成する。鋭角θは、基板１２のほぼ平面の上面１４と、端部２２の点ｐ１とｐ２の間に引いた線の交点との間の角度と定義される。鋭角θは、処理状態および導体層の厚さに応じて、約６０°から約８０°の間で変化することができる。少なくとも１つの側壁１８は、基板１２のほぼ平面の上面１４に対してほぼ直角である。ほぼ直角とは、約８０°より大きく、約９０°までの角度と定義される。

　基板１２は、チップ・キャリア、プリント配線板、または電気的相互接続のために導体層上に配置される任意の適切な基板を備えることができる。本発明に使用できる適切な基板の例は、ガラス、セラミックス、シリコン、ポリイミド、およびポリテトラフルオロエチレンを充填したエポキシ樹脂で構成することができる。導電層１６は、基板１２内の口（図示せず）を通して導体に電気的に接続し、他の電子デバイスと電気的に接続することができる。導電層１６は、銅、アルミ、錫、金、ニッケル、チタン、タングステン、およびハフニウムおよびその合金で構成された金属グループから選択された金属を備える。導体層１６は、シリコン、ポリシリコン、ゲルマニウム、または砒化ガリウムなどの半導体も備えることができる。

　導電層１６の端部２２は、少なくとも一部分は曲線表面を含むことができる。曲線表面は、ほぼ凹状でよく、導電層１６を化学エッチングして形成することができる。導電層１６の端部２２は、導電層の第２の開口部２４を形成する。第２の開口部２４は、導体２６と２８を幅ａだけ分離する。化学エッチングを使用して導体２６と２８を幅ａだけ分離するために、導電層１６は、導体２６と２８の間の幅が導電層１６の上面１７で測定して寸法ｂになるようにエッチングしなければならない。導体２６と２８間の第２の開口部２４は、約２５ミクロンから約３００ミクロンまでの範囲の最小幅ａを有することができ、寸法ｂは約５０ミクロンと約４００ミクロンの間である。約１２５ミクロン未満の寸法ｃを有し、ほぼ長方形の形状である開口部２０が導電層１６にあり、導電層が約８ミクロンを超える厚さを有する場合は、以下で詳細に説明するように、レーザ・エッチングの後に化学エッチングによって側壁１８を形成する。化学エッチングされ、ほぼ長方形の形状および寸法ｃを有する開口部は、導体が約８ミクロンを超える場合は不可能である。何故なら、化学エッチングした開口部は、第２の開口部２４と同様のボウル形を有するからである。例えば、導体２６と２８間の最小幅が、寸法ｃに等しいように指定される場合、図３は、開口部２０の形成に化学エッチングのみを使用すると、間隔ｃを得るために開口部を寸法ｂまで化学エッチングする必要があることを示す。導体２８および３０はさらに隔置され、曲線側壁を有することになり、長方形で、これより間隔が狭い導体と比較すると、性能が劣化する。

　この構造の利点は、回路基板の設計者および回路基板の製造者に、導体が約８ミクロン以上の厚さである場合に、約１２５ミクロン未満の間隔という間隔が狭い導体と、従来通りの間隔の導体とを同じ回路基板上に有する回路基板を設計し、製造する融通性を与える。重要なのは、回路基板の電気的性能のために、間隔が狭い細線導体が必要な場合、または回路基板の導体間隔が狭い部分の間にバイアまたはパッドなどの機構を配置する必要がある場合に、以下で詳細に説明するレーザ・エッチング（または、けがき、穿孔または機械加工）および化学エッチング方法を使用して、ほぼ垂直の側壁を有するほぼ長方形の導体部分を生産できることである。ほぼ長方形の導体の間隔を狭くした結果得られる電気性能特性の改良、または導体密度の向上が、回路基板の他の特定の区域でそれほど必要でない場合は、同じ回路基板のその区域に導体を製造するために、従来の化学エッチング・プロセスを使用することができる。

　図４では、回路基板（図７に示し、以下で説明）を製造するために、本発明の１つの実施形態で使用することができる基板３２が示されている。基板３２は、上面３４を含み、以上で既に詳細に説明されている。基板３２の上面３４には導電層３６が配置される。積層、めっき、蒸着、スパッタリングまたはその組合せのプロセスにより、導電層３６を基板３２の上面３４に約８ミクロンから約１５０ミクロンの厚さまで配置することができる。導電層については、以上で既に詳細に説明されている。導電層３６のほぼ平面の上面３８には、パターン形成可能な材料の層４０を配置する。パターン形成可能な材料の層４０は、フォトレジストまたははんだマスクなどのアクリルまたはエポキシ・アクリル感光性ポリマーまたは光重合可能な材料でよく、プラスまたはマイナスの作用をする。プラスの作用をするフォトレジストは、塗布し、適切なフォトマスクを通して露光すると、露光区域に物理的および化学的変化を起こし、そのためこの露光区域がその後に塗布される現像溶液に溶解可能になる。マイナスに作用するフォトレジストは、塗布し、適切なフォトマスクを通して露光すると、露光区域に物理的および化学的変化を起こし、そのためこの露光区域がその後に塗布される現像溶液に溶解できなくなる。本発明では、電着したプラスに作用するレジストも使用することができる。パターン形成可能な材料は、噴霧、積層、スピン・コーティング、スクリーニング、カーテン・コーティング、および浸漬というプロセスで、または電着したレジストの場合は、電気めっきで塗布することができる。パターン形成可能な材料４０の厚さは、約６ミクロンから約７５ミクロンの範囲でよい。市販されている適切なパターン形成可能な材料のいくつかの例には、Ｅ．　Ｉ．　ｄｕ　Ｐｏｎｔ　ｄｅ　Ｎｅｍｏｕｒｓ　ａｎｄ　Ｃｏｍｐａｎｙ（Ｗｉｌｍｉｎｇｔｏｎ，　ＤＥ）のＲｉｓｔｏｎ、Ｓｈｉｐｌｅｙ　Ｒｏｎａｌ（２６７５　Ａｎｔｌｅｒ　Ｄｒｉｖｅ，　Ｃａｒｓｏｎ　Ｃｉｔｙ，　ＮＶ．　８９７０１）のＤｙｎａｖｉａシリーズおよびＰＥＰＲシリーズ、およびＴａｉｙｏ　Ａｍｅｒｉｃａ（４５５　Ｆｏｒｅｓｔ　ｓｔ．，　Ｍａｒｂｏｒｏｕｇｈ，　ＭＡ．　０１７５２）のＰＳＲシリーズがある。

　図５では、パターン形成可能な材料の層の側壁４２を形成し、導電層３６のほぼ平面の上面３８に所定のパターン４４を露出させ、結局は個々にさらなる処理を実行するために、基板３２のパターン形成可能な材料の層４０の一部が除去された状態で示されている。所定のパターン４４は、マイナス作用フォトレジストのパターンをＵＶ光に露光させ、パターン形成したフォトレジストの非露光部分を現像溶液（例えば、炭酸ナトリウムまたは炭酸プロピレン）で除去するプロセスにより形成することができる。所定のパターン４４は、除去すべきパターン形成可能な材料の層の部分に対するＣＯ_２またはＹＡＧレーザなどのレーザの作用によっても形成することができる。パターン形成可能な材料の層４０の側壁４２は、導電層３６のほぼ平面の上面３８に対してほぼ直角の状態で示されている。本発明では、側壁４２は、ほぼ平面の上面３８に直角に形成するように制限されず、導電層３６の平面の上面に対して鋭角を有するように形成することができる。

　図６では、導電層３６のほぼ平面の上面３８のうち基板３２の所定のパターン４４内にある部分が、導電層の暫定側壁４６を形成する所定のパターンで、導電層の一部を除去するために、レーザ・エッチング・プロセスを実行した後の状態で示されている。暫定側壁４６は、導電層３６内に導電層の厚さの約５０％から約９５％の深さまで形成される。暫定側壁４６は、導電層３６の厚さの約５％から約５０％の最小厚さを有する（導体材料を残す）ように形成される。一例では、ＥＳＩ５２００レーザＭｉｃｒｏｖｉａシステムでレーザ・エッチングを実行した。約１５０ナノメートル（ｎｍ）から約６００ｎｍの波長、および約２０ナノ秒（ｎｓ）から約１５０ｎｓのパルス幅で動作する周波数３倍のＮｄ：ＹＡＧレーザを使用した。ＹＡＧレーザのパルス幅は、所与のレーザ・パルスのエネルギーがそのパルスの最大エネルギー１／ｅ^２以上である時間の長さと定義される。レーザ・エッチング・プロセスは、ＹＡＧレーザ・ビームを、約０．５ワットから約１５ワットの出力にて、所定のパターン４４で導電層３６の一部に、約６ミクロンから約３００ミクロンの直径まで集束させるステップを含む。レーザ・スポットのエネルギーの空間的分布はガウス分布でよく、スポットの中心で最高となり、周辺に向かって減少する。これらのパラメータでのレーザ・エッチングは、約６ミクロンから約１５０ミクロン・バイト、および約１０ヘルツから約５０キロヘルツの繰返し率にて、所定のパターン４４で導電層３６の一部を除去する。バイト・サイズは、レーザ・パルスの中心間距離と定義され、繰返し率は単位時間当たりに導電層３６の部分に与えられたレーザ・パルスの数と定義される。ＹＡＧレーザは、暫定側壁４６を形成するよう説明されているが、本発明はそれに制限されないことを理解されたい。例えば、Ｎｄ：ＹＬＦ、アルゴン・イオンおよびキセノンなどの他のレーザを使用して、暫定側壁４６を形成することができる。暫定側壁４６を形成するために、例えば、集束イオン・ビームなどの他の技術も使用することができる。

　図７では、基板３２の導電層３６の暫定側壁４６の一部（図６参照）でウェット化学エッチングを実行した後の回路基板４５が示されている。本発明の好ましい実施形態では、ウェット化学エッチング・プロセスで暫定側壁４６の一部が除去され、第２の側壁４８および底壁５０を形成し、底壁は基板３２の上面３４によって形成され、第２の側壁は底壁５０にほぼ直角である。ウェット・エッチング・プロセスは、約１２０°Ｆから約１４０°Ｆの温度の、基本的に塩化第二銅、硫酸、塩化第二鉄、過硫酸ナトリウム、または過硫酸カリウムで構成された溶液で、約２分から約２０分（エッチング溶液の濃度による）の間実行することができる。第２の側壁４８および底壁５０は、上述したように約１２５ミクロン未満の幅を有する開口部５２を形成し、これは断面で導電層３６の一部を導体５４および５６に分離する空間である。この時点で、パターン形成可能な材料の層４０を除去することが望ましい。開口部５２は例示のためにのみ示され、本発明を図示のものに制限しないことを理解されたい。

　図８では、回路基板（図１１に示し、以下で説明）を製造するために、本発明の別の実施形態に使用できる基板５８が示されている。基板５８は上面６０を含み、以下でさらに詳細に説明される。上面６０には、ほぼ平面の表面６４を有する導電層６２が配置される。導電層６２および上面６０に導電層を配置するプロセスについては、既に上述されている。導電層６２のほぼ平面の上面６４の一部が、除去されて導電層に暫定側壁６６を形成した状態で示されている。暫定側壁６６は、以上ですでに詳述したように、導電層３６の暫定側壁４６を形成するために使用されるレーザおよびレーザ・エッチング・プロセスにて形成することができるが、それに制限されず、導電層６２の厚さの約５％から約５０％の最小厚さ（導体材料を残す）を有することができる。ほぼ平面の上面６４は、場合により、レーザ・エッチングの後に洗浄して、レーザ・エッチング・プロセス中にほぼ平面の上面に再付着した導電層６２の残りを除去する必要がある。洗浄プロセスは、導電層６２を少量、ゆっくり除去する穏やかなエッチング溶液に基板５８を浸漬するか、それをほぼ平面の上面６４に噴霧して、存在する残滓を全てアンダーカットし、それによって表面からこれを持ち上げることで構成することができる。

　図９では、パターン形成可能な材料の層６８が、導電層６２のほぼ平面の上面６４および導電層の暫定側壁６６に配置された状態で示されている。パターン形成可能な材料の層６８およびパターン形成可能な材料の層をほぼ平面の上面６４および暫定側壁６６に配置するプロセスは、パターン形成可能な材料の層４０に関して上記で詳細に説明したものと同じ材料およびプロセスを含むことができる。

　図１０では、導電層６２のパターン形成可能な材料の層６８の一部が、導電層の暫定側壁６６を露出させ、暫定側壁に対して導電層のほぼ平面の上面６４の一部７０を露出させるように除去された状態で示されている。側壁７２はパターン形成可能な材料の層６８に形成され、側壁は、導電層６２の平面の上面６４にほぼ直角であるように示されている。本発明では、側壁７２は平面の上面６４に直角に形成されるように制限されず、導電層６２の平面の上面に対して鋭角を有するように形成することができる。

　図１１では、基板の上面６４によって形成された第２の側壁７４および底壁７６を有する回路基板７３が示されている。第２の側壁７４は、暫定側壁６６の一部、および導電層６２のほぼ平面の上面６４の一部７０（図１０に示す）を除去することによって形成される。暫定側壁６６の一部およびほぼ平面の上面６４の一部７０を除去するステップは、すでに上述したように化学エッチングを含む。第２の側壁７４は、底壁７６にほぼ直角であるように示されている。側壁７４および底壁７６は、断面で導体８０と８２とを分離する空間であり、約１２５ミクロン未満の幅を有する開口部７８を形成する。この時点で、パターン形成可能な材料の層６８を除去することが望ましい。

　したがって、回路基板を製造するために、当技術分野で確立された多くのプロセスを使用して容易に実行することができる３つの容易な方法が図示され、説明されている。このように、本発明は、電気的性能が高く、間隔が狭い細線を有する回路基板を大規模に生産するため、比較的安価で、しかも効果的なプロセスを提示する。上述したように、本発明を遂行するために、当技術分野で知られている代替手順を使用することもまったく可能である。

　現時点で本発明の好ましい実施形態と考えられるものが図示され、説明されているが、添付請求の範囲で定義されたような本発明の範囲から逸脱することなく、これに様々な変更および変形を加えられることが、当業者には明白である。

　まとめとして、本発明の構成に関して以下の事項を開示する。

（１）回路基板を製造する方法であって、
　上面を有する基板を供給するステップと、
　前記基板の前記上面にほぼ平面の上面を有する導電層とを配置するステップと、
　パターン形成可能な材料の層を前記導電層の前記ほぼ平面の上面に配置するステップと、
　前記パターン形成可能な層に側壁を形成し、前記導電層の前記ほぼ平面の上面に所定のパターンを露出させるために、前記パターン形成可能な材料の層の一部を除去するステップと
　前記導電層の暫定側壁を形成するために、前記所定のパターンで前記導電層の一部を除去するステップと、
　第２の側壁および底壁を形成するために、前記導電層の前記暫定側壁の一部を除去するステップとを含み、前記底壁が前記基板の前記上面によって形成され、前記第２の側壁が前記底壁にほぼ直角である方法。
（２）前記導電層を、約８ミクロンから約１５０ミクロンの厚さを有する前記基板の前記上面に配置する、請求項１に記載の回路基板を製造する方法。
（３）前記暫定側壁が、前記導電層の前記厚さの約５％から約５０％の厚さを有するように形成される、請求項２に記載の回路基板を製造する方法。
（４）前記導電層の前記ほぼ平面の上面に前記パターン形成可能な材料の層を配置する前記ステップが、噴霧、積層、スクリーニング、カーテン・コーティング、またはスピン・コーティングを含む、請求項１に記載の回路基板を製造する方法。
（５）前記所定のパターンで前記導電層の前記一部を除去する前記ステップが、レーザ・エッチングを含む、請求項１に記載の回路基板を製造する方法。
　（６）前記レーザ・エッチングが、約１５０ナノメートルから約６００ナノメートルの波長、約２０ナノ秒から約１５０ナノ秒のパルス幅で動作するＹＡＧレーザ・ビームで達成される、請求項５に記載の回路基板を製造する方法。
　（７）前記レーザ・エッチングが、約０．５ワットから約１５ワットの出力にて、前記所定のパターンで前記導電層の前記一部に約６ミクロンから約１５０ミクロンの直径に前記ＹＡＧレーザ・ビームを集束するステップと、約１０ヘルツから約５キロヘルツの繰返し率で前記導電層の約６ミクロンから約１５０ミクロンのバイトを除去するステップとを含む、請求項６に記載の回路基板を製造する方法。
　（８）前記第２の側壁および前記底壁を形成するために、前記導電層の前記暫定側壁の一部を除去する前記ステップが、化学エッチングを含む、請求項１に記載の回路基板を製造する方法。
　（９）前記化学エッチングが、基本的に塩化第二銅、塩化第二鉄、過硫酸ナトリウム、過硫酸カリウム、過酸化水素、または硫酸で構成された溶液で、約１２０°Ｆから約１４０°Ｆの温度にて約２分から約２０分の間実行される、請求項８に記載の回路基板を製造する方法。
　（１０）　回路基板を製造する方法であって、
　上面を有する基板を供給するステップと、
　前記基板の前記上面にほぼ平面の上面を有する導電層を配置するステップと、
　前記導電層の暫定側壁を形成するために、前記導電層の一部を除去するステップと、
　前記導電層の前記ほぼ平面の上面、および前記導電層の前記暫定側壁にパターン形成可能な材料の層を配置するステップと、
　前記導電層の前記暫定側壁、および前記導電層の前記ほぼ平面の上面の一部を前記暫定側壁に対して露出させ、パターン形成可能な材料の前記層に側壁を形成するために、前記導電層のパターン形成可能な材料の前記層の一部を除去するステップと、
　第２の側壁および底壁を形成するために、前記導電層の前記暫定側壁の一部を除去するステップとを含み、前記底壁が前記基板の前記上面によって形成され、前記第２の側壁が前記底壁にほぼ直角である方法。
（１１）前記導電層を、約８ミクロンから約１５０ミクロンの厚さを有する前記基板の前記上面に配置する、請求項１０に記載の回路基板を製造する方法。
（１２）前記導電層の前記暫定側壁が、前記導電層の厚さの約５％から約５０％の厚さを有するように形成される、請求項１１に記載の回路基板を製造する方法。
（１３）前記暫定側壁を形成するために前記導電層の前記一部を除去する前記ステップが、レーザ・エッチングを含む、請求項１０に記載の回路基板を製造する方法。
（１４）前記第２の側壁および前記底壁を形成するために、前記導電層の前記暫定側壁の一部を除去する前記ステップが、さらに、化学エッチングを含む、請求項１３に記載の回路基板を製造する方法。
（１５）前記レーザ・エッチングが、約１５０ナノメートルから約６００ナノメートルの波長、約２０ナノ秒から約１５０ナノ秒のパルス幅で動作するＹＡＧレーザ・ビームで実行される、請求項１３に記載の回路基板を製造する方法。
(１６)　前記レーザ・エッチングが、約０．５ワットから約１５ワットの出力にて、前記所定のパターンで前記導電層の前記一部に約６ミクロンから約１５０ミクロンの直径に前記ＹＡＧレーザ・ビームを集束するステップと、約１０ヘルツから約５０キロヘルツの繰返し率で前記導電層の約６ミクロンから約１５０ミクロンのバイトを除去するステップとを含む、請求項１５に記載の回路基板を製造する方法。
　（１７）前記暫定側壁を形成するために前記導電層の前記一部を除去する前記ステップが、さらに、前記暫定側壁を形成した後に前記導電層を洗浄することを含む、請求項１０に記載の回路基板を製造する方法。
　（１８）前記導電層の前記ほぼ平面の上面、および前記導電層の前記暫定側壁に前記パターン形成可能な材料の層を配置する前記ステップが、噴霧、積層、スクリーニング、カーテン・コーティング、またはスピン・コーティングを含む、請求項１０に記載の回路基板を製造する方法。
（１９）回路基板であって、
　ほぼ平面の上面を有する基板と、
　前記ほぼ平面の上面に配置された導電層とを含み、該導電層内に開口部を形成する少なくとも１つの側壁を含み、前記導電層が、前記開口部から隔置された端部を含み、前記端部が、前記基板の前記ほぼ平面の上面に対して鋭角を形成し、前記少なくとも１つの側壁が、前記基板の前記ほぼ平面の上面に対してほぼ直角である回路基板。
（２０）前記導電層の前記端部の少なくとも一部が曲線表面を含む、請求項１９に記載の回路基板。
　（２１）前記曲線表面がほぼ凹状である、請求項２０に記載の回路基板。
　（２２）前記導電層の前記開口部が、約１２５ミクロン未満の幅を有する、請求項２１に記載の回路基板。
　（２３）回路基板であって、
　ほぼ平面の上面を有する基板と、
　前記ほぼ平面の上面に配置された導電層とを含み、該導電層内に開口部を形成する少なくとも１つのレーザ形成側壁を含み、前記導電層が、化学的に形成され、前記開口部から隔置された端部を含み、前記化学的に形成された端部が、前記基板の前記ほぼ平面の上面に対して鋭角を形成し、前記少なくとも１つのレーザ形成側壁が、前記基板の前記ほぼ平面の上面に対してほぼ直角である回路基板。
（２４）前記導電層の前記開口部が、約１２５ミクロン未満の幅を有する、請求項２３に記載の回路基板。

化学エッチングした導電層から形成した導体を有する既知の回路基板の拡大断面立面図を示す。導電層がさらに化学エッチングされた状態で示された、図１の既知の回路基板を示す。本発明の回路基板の一実施形態の拡大断面立面図を示す。本発明の一実施形態による回路基板を製造するステップを示す。本発明の一実施形態による回路基板を製造するステップを示す。本発明の一実施形態による回路基板を製造するステップを示す。本発明の一実施形態による回路基板を製造するステップを示す。本発明の別の実施形態による回路基板を製造するステップを示す。本発明の別の実施形態による回路基板を製造するステップを示す。本発明の別の実施形態による回路基板を製造するステップを示す。本発明の別の実施形態による回路基板を製造するステップを示す。

Claims

回路基板を製造する方法であって、
　上面を有する基板を供給するステップと、
　前記基板の前記上面にほぼ平面の上面を有する導電層とを配置するステップと、
　パターン形成可能な材料の層を前記導電層の前記ほぼ平面の上面に配置するステップと、
　前記パターン形成可能な層に側壁を形成し、前記導電層の前記ほぼ平面の上面に所定のパターンを露出させるために、前記パターン形成可能な材料の層の一部を除去するステップと
　前記導電層の暫定側壁を形成するために、前記所定のパターンで前記導電層の一部を除去するステップと、
　第２の側壁および底壁を形成するために、前記導電層の前記暫定側壁の一部を除去するステップとを含み、前記底壁が前記基板の前記上面によって形成され、前記第２の側壁が前記底壁にほぼ直角である方法。
前記導電層を、約８ミクロンから約１５０ミクロンの厚さを有する前記基板の前記上面に配置する、請求項１に記載の回路基板を製造する方法。
前記暫定側壁が、前記導電層の前記厚さの約５％から約５０％の厚さを有するように形成される、請求項２に記載の回路基板を製造する方法。
前記導電層の前記ほぼ平面の上面に前記パターン形成可能な材料の層を配置する前記ステップが、噴霧、積層、スクリーニング、カーテン・コーティング、またはスピン・コーティングを含む、請求項１に記載の回路基板を製造する方法。
前記所定のパターンで前記導電層の前記一部を除去する前記ステップが、レーザ・エッチングを含む、請求項１に記載の回路基板を製造する方法。
前記レーザ・エッチングが、約１５０ナノメートルから約６００ナノメートルの波長、約２０ナノ秒から約１５０ナノ秒のパルス幅で動作するＹＡＧレーザ・ビームで達成される、請求項５に記載の回路基板を製造する方法。
前記レーザ・エッチングが、約０．５ワットから約１５ワットの出力にて、前記所定のパターンで前記導電層の前記一部に約６ミクロンから約１５０ミクロンの直径に前記ＹＡＧレーザ・ビームを集束するステップと、約１０ヘルツから約５キロヘルツの繰返し率で前記導電層の約６ミクロンから約１５０ミクロンのバイトを除去するステップとを含む、請求項６に記載の回路基板を製造する方法。
前記第２の側壁および前記底壁を形成するために、前記導電層の前記暫定側壁の一部を除去する前記ステップが、化学エッチングを含む、請求項１に記載の回路基板を製造する方法。
前記化学エッチングが、基本的に塩化第二銅、塩化第二鉄、過硫酸ナトリウム、過硫酸カリウム、過酸化水素、または硫酸で構成された溶液で、約１２０°Ｆから約１４０°Ｆの温度にて約２分から約２０分の間実行される、請求項８に記載の回路基板を製造する方法。
回路基板を製造する方法であって、
　上面を有する基板を供給するステップと、
　前記基板の前記上面にほぼ平面の上面を有する導電層を配置するステップと、
　前記導電層の暫定側壁を形成するために、前記導電層の一部を除去するステップと、
　前記導電層の前記ほぼ平面の上面、および前記導電層の前記暫定側壁にパターン形成可能な材料の層を配置するステップと、
　前記導電層の前記暫定側壁、および前記導電層の前記ほぼ平面の上面の一部を前記暫定側壁に対して露出させ、パターン形成可能な材料の前記層に側壁を形成するために、前記導電層のパターン形成可能な材料の前記層の一部を除去するステップと、
　第２の側壁および底壁を形成するために、前記導電層の前記暫定側壁の一部を除去するステップとを含み、前記底壁が前記基板の前記上面によって形成され、前記第２の側壁が前記底壁にほぼ直角である方法。
前記導電層を、約８ミクロンから約１５０ミクロンの厚さを有する前記基板の前記上面に配置する、請求項１０に記載の回路基板を製造する方法。
前記導電層の前記暫定側壁が、前記導電層の厚さの約５％から約５０％の厚さを有するように形成される、請求項１１に記載の回路基板を製造する方法。
前記暫定側壁を形成するために前記導電層の前記一部を除去する前記ステップが、レーザ・エッチングを含む、請求項１０に記載の回路基板を製造する方法。
前記第２の側壁および前記底壁を形成するために、前記導電層の前記暫定側壁の一部を除去する前記ステップが、さらに、化学エッチングを含む、請求項１３に記載の回路基板を製造する方法。
前記レーザ・エッチングが、約１５０ナノメートルから約６００ナノメートルの波長、約２０ナノ秒から約１５０ナノ秒のパルス幅で動作するＹＡＧレーザ・ビームで実行される、請求項１３に記載の回路基板を製造する方法。
前記レーザ・エッチングが、約０．５ワットから約１５ワットの出力にて、前記所定のパターンで前記導電層の前記一部に約６ミクロンから約１５０ミクロンの直径に前記ＹＡＧレーザ・ビームを集束するステップと、約１０ヘルツから約５０キロヘルツの繰返し率で前記導電層の約６ミクロンから約１５０ミクロンのバイトを除去するステップとを含む、請求項１５に記載の回路基板を製造する方法。
前記暫定側壁を形成するために前記導電層の前記一部を除去する前記ステップが、さらに、前記暫定側壁を形成した後に前記導電層を洗浄することを含む、請求項１０に記載の回路基板を製造する方法。
前記導電層の前記ほぼ平面の上面、および前記導電層の前記暫定側壁に前記パターン形成可能な材料の層を配置する前記ステップが、噴霧、積層、スクリーニング、カーテン・コーティング、またはスピン・コーティングを含む、請求項１０に記載の回路基板を製造する方法。
回路基板であって、
　ほぼ平面の上面を有する基板と、
　前記ほぼ平面の上面に配置された導電層とを含み、該導電層内に開口部を形成する少なくとも１つの側壁を含み、前記導電層が、前記開口部から隔置された端部を含み、前記端部が、前記基板の前記ほぼ平面の上面に対して鋭角を形成し、前記少なくとも１つの側壁が、前記基板の前記ほぼ平面の上面に対してほぼ直角である回路基板。
前記導電層の前記端部の少なくとも一部が曲線表面を含む、請求項１９に記載の回路基板。
前記曲線表面がほぼ凹状である、請求項２０に記載の回路基板。
前記導電層の前記開口部が、約１２５ミクロン未満の幅を有する、請求項２１に記載の回路基板。
回路基板であって、
　ほぼ平面の上面を有する基板と、
　前記ほぼ平面の上面に配置された導電層とを含み、該導電層内に開口部を形成する少なくとも１つのレーザ形成側壁を含み、前記導電層が、化学的に形成され、前記開口部から隔置された端部を含み、前記化学的に形成された端部が、前記基板の前記ほぼ平面の上面に対して鋭角を形成し、前記少なくとも１つのレーザ形成側壁が、前記基板の前記ほぼ平面の上面に対してほぼ直角である回路基板。
前記導電層の前記開口部が、約１２５ミクロン未満の幅を有する、請求項２３に記載の回路基板。