JP3296274B2 - 多層電子部品搭載用基板及びその製造方法 - Google Patents
多層電子部品搭載用基板及びその製造方法Info
- Publication number
- JP3296274B2 JP3296274B2 JP33787097A JP33787097A JP3296274B2 JP 3296274 B2 JP3296274 B2 JP 3296274B2 JP 33787097 A JP33787097 A JP 33787097A JP 33787097 A JP33787097 A JP 33787097A JP 3296274 B2 JP3296274 B2 JP 3296274B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- mounting
- core
- mounting hole
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
及びその製造方法に関し,特に絶縁層の薄層化とともに
搭載用穴の形成方法に関する。
ンのピッチ狭小化の傾向にある。しかも,高速に信号を
伝達させるためには,多層電子部品搭載用基板の絶縁層
の厚みを薄くしてパターン層の間隔を短くする必要があ
る。かかる要請に応じて,従来,図16に示すごとく,
絶縁基板91に搭載用穴92,導通用孔93及び導体パ
ターン94を形成し,これを複数枚積層することにより
多層の多層電子部品搭載用基板を製造する方法が行われ
ている。
層電子部品搭載用基板の製造方法においては,絶縁基板
91にあらかじめ搭載用穴92及び導通用孔93を形成
する必要があるため,穴形成の際の衝撃に耐え得る厚み
が必要であった。そのため,多層電子部品搭載用基板の
薄層化は困難であった。
て,従来,ビルトアップ法が行われている。ビルトアッ
プ法は,図17に示すごとく,搭載用穴91,導通用孔
93及び導体パターン94を有する絶縁基板911を準
備し,その表面にプリプレグ等の絶縁層911を積層す
る。次いで,絶縁層911の表面に導体パターン941
を形成し,その後紫外線照射して現像することにより導
通用孔931を穿設しその内部にめっきを施す。このビ
ルトアップ方法では,絶縁基板を積層する代わりに,薄
い絶縁層911を積層するため,多層電子部品搭載用基
板の薄層化が可能となる。また,上下に位置する導体パ
ターン941の間の距離が短くなり,信号の高速伝達が
可能となる。
は,導通用孔形成の際に,搭載用穴92から露出した導
体パターン94が,銅箔のエッチング液に侵蝕される場
合がある。そのため,搭載用穴92から露出したボンデ
ィングパッド942へのボンディングワイヤーの接続性
が低下するおそれがある。
チング液,めっき液による搭載用穴内部に露出するコア
パターンの腐蝕を抑制できる多層電子部品搭載用基板及
びその製造方法を提供しようとするものである。
するための搭載用穴を有し,上記搭載用穴の内壁には複
数の帯状の壁面パターンを設け,上記壁面パターンはコ
アパターンと電気的に導通し,コアパターンと表面パタ
ーンとを導通用孔により電気的に導通している多層電子
部品搭載用基板を製造する方法において,上記コア基板
に上記搭載用穴を穿設する工程と,上記コア基板の表面
を,上記搭載用穴の内壁を含めて金属めっき膜で,次い
でレジスト膜で被覆した後,壁面パターン形成用マスク
を載置して,露光,レジスト膜除去,金属めっき膜のエ
ッチングを行うことで上記搭載用穴の内壁に壁面パター
ンを形成する工程と,上記コア基板の表面にコアパター
ン形成用マスクを載置して,エッチングを行うことで上
記コアパターンを形成する工程と,上記コア基板の表面
に,搭載用穴を開口させた状態で絶縁層を積層して,積
層板となす工程と,上記積層板の表面に,上記搭載用穴
を覆うようにして,金属箔を被覆する工程と,上記積層
板に導通用孔を形成するとともに該導通用孔の内壁を導
電性被膜により被覆する工程と,上記金属箔のパターン
ニングを行い,表面パターンを形成するとともに,搭載
用穴及びその周縁を被覆する蓋部を形成する工程と,上
記搭載用穴の周縁の絶縁層を削り取ることにより上記蓋
部を取り去り,これにより上記搭載用穴を開口させる工
程とからなることを特徴とする多層電子部品搭載用基板
の製造方法である。
ア基板に搭載用穴を形成し,搭載用穴の内壁に壁面パタ
ーンを形成し,コア基板の表面にコアパターンを形成す
る。その後,コア基板の表面に絶縁層を積層するビルト
アップ法を行うこと,搭載用穴を金属箔により被覆した
状態で積層板の表面のパターンニングを行うことであ
る。
基板の表面又は内部に形成される1層又は2層以上の導
体パターンをいう。表面パターンとは,絶縁層の表面に
形成される導体パターンをいう。また,後述するパター
ンとは,コアパターン及び/又は表面パターンをいう。
本発明の製造方法においては,搭載用穴を金属箔により
被覆した状態で絶縁層に導通用孔の穿設及び該導通用孔
の導電性被膜による被覆,並びに表面パターンの形成を
行っている。そのため,搭載用穴の内部に露出している
ボンディングパッド等のコアパターンが,めっき液及び
エッチング液により侵蝕されることはない。また,導通
用孔の穿設時に損傷を受けるおそれもない。そのため,
本発明の製造方法によれば,エッチング液,めっき液に
よる腐蝕を抑制することができる。
の蓋部よりも外側において,絶縁層を除去することによ
り開口させることになる。そのため,絶縁層の除去の際
に,金属箔の蓋部は,加工を受けることなく,搭載用穴
周縁の絶縁層とともに取り去られる。それゆえ,搭載用
穴周縁に金属箔の蓋部が残ることはない。また,金属箔
のバリの発生も生じない。従って,搭載用穴内部に露出
したコアパターンとボンディングワイヤーとの接続信頼
性が高くなる。また,搭載用穴の内部はコアパターンと
電気的に導通した複数の帯状の壁面パターンを設けてあ
り,この壁面パターンによりコア基板の上下間の導通を
行うこともできる。
より,表面パターンの表面にも更に表面パターン及び導
通用孔を作製できる。そのため,本発明の製造方法によ
れば,多層構造の多層電子部品搭載用基板を容易に製造
することができる。
ンの形成は,コア基板の表面に絶縁層を積層した後に行
う。そのため,絶縁層はコア基板に補強されて,導通用
孔及び表面パターンの加工時の衝撃に十分耐えることが
できる。そのため,絶縁層の厚みを従来よりも薄くする
ことができる。従って,表面パターンとコアパターンと
の層間隔の短縮化が可能となり,信号伝達速度の高速化
を図ることができる。また,導通用孔及び表面パターン
の加工もしやすくなる。
ンは,絶縁層の搭載用穴よりも外側に形成しておき,搭
載用穴を開口させる際には,上記コア基板の搭載用穴の
壁面よりも外側において,上記搭載用穴の周縁の絶縁層
を削り取ることにより上記蓋部を取り去ることが好まし
い。この場合,絶縁層の削り取り部がコア基板により支
持されることになる。そのため,削り取り部にある程度
の機械的強度が付与されて,ルーター等による削取作業
がしやすい。
より行うことが好ましい。導通用孔形成部分に対して,
レーザー光をスポット的に照射すると,導通用孔形成部
分の絶縁層が焼き取られて,そこに導通用孔があく。こ
の導通用孔が導通用孔形成部分の底部を被覆する被覆パ
ッドに到達すると,そこで導通用孔の穿設は終了する。
そのため,深さの異なる導通用孔をレーザー照射によっ
て容易に穿設することができる。
に穿設することができ,導通用孔のピッチ狭小化及び高
密度実装を実現できる。よって,多量の電気信号の伝達
を迅速に行うことができる。更に,パターンの形成可能
面積も拡大し,パターン設計の自由度が高くなる。
導通用孔を穿設することができる。更に,導通用孔の中
に絶縁層の絶縁物残りもない。従って,導通用孔の内壁
を被覆する導電性被膜と,導通用孔の底部に配置された
コアパターンとの接続信頼性が向上する。なお,レーザ
ー照射により導通用孔を形成する場合には,絶縁層の表
面を被覆する金属箔に導通用孔とほぼ同一形状の開口孔
を予め明けておくことが必要である。レーザー照射では
金属箔に孔を明けることは困難であるからである。
する場合には,導通用孔形成部分の底部に該底部を被覆
する被覆パッドを形成しておくことが好ましい。これに
より,被覆パッドでレーザーが反射して被覆パッドで導
通用孔の形成が停止する。そのため,レーザー光を絶縁
層に照射することによって,深さの異なる導通用孔を1
ステップで穿設することができる。
あることが好ましい。これにより,パターンの層間絶縁
を確実に保持しつつ,パターンの層間隔を小さくするこ
とができ,パターン間の電気信号を迅速に伝達すること
ができる。また,多層電子部品搭載用基板の更なる薄層
化を実現できる。一方,絶縁層の厚みが30μm未満の
場合には,パターン間の絶縁性を確保できないおそれが
ある。また,150μmを超える場合には,パターンの
層間隔が大きくなり,電気信号の迅速な伝達を妨げるお
それがある。
であることが好ましい。これにより,導通用孔の上下間
の導通を確実に行うことができ,パターン及び導通用孔
を高密度に実装することができる。一方,導通用孔の直
径が30μm未満の場合には,導通用孔内にめっき液が
浸入し難くなり,導電性被膜が均一に形成されず,導通
用孔による導通が取り難くなるおそれがある。また,3
00μmを超える場合には,導通用孔の狭ピッチ化,並
びに導通用孔及びパターンの高密度実装が困難となる場
合がある。
この基板は,パターン及び穴形成可能な機械的強度を有
することが好ましい。かかる基板は,例えば,ガラスフ
ァイバー又はガラスクロスを充填した樹脂基板を用い
る。コア基板には,コアパターン及び搭載用穴を形成す
る。コアパターンは,コア基板の表面又は内部の少なく
ともいずれかに形成する。また,コア搭載用穴は,コア
基板を貫通していてもよいし,凹状の非貫通の穴であっ
てもよい。
て,積層板を得る。上記絶縁層は,絶縁層は,アラミド
繊維不織布を含浸したエポシキ樹脂からなることが好ま
しい。これにより,レーザー照射の際に,絶縁層に硬直
力が働かず,絶縁層のレーザー加工性が向上する。ま
た,絶縁層は,例えば,ガラスファイバー若しくはガラ
スクロスに樹脂を含浸し半硬化させてなるプリプレグを
印刷,塗布するか,又はプリプレグのシートを敷き,そ
の後プリプレグ内の樹脂を硬化させることにより形成す
る。更に,ペースト状のソルダーレジストの印刷により
絶縁層を形成することもできる。
料からなるめっき膜,化学めっき膜又はこれらの積層構
造からなる。上記コアパターンは,金属箔,金属めっき
等の金属層のエッチングによるパターン化,又はマスク
を被覆した状態でパターン形状にめっきを析出させる方
法により形成することができる。表面パターン形成用の
金属箔は,例えば,銅箔である。
コア基板と,該コア基板の表面を被覆する絶縁層と,上
記絶縁層の表面に設けた表面パターンと,該表面パター
ンとコアパターンとの間を電気的に接続する導通用孔
と,上記コア基板に設けた電子部品を搭載するための搭
載用穴を有し,上記搭載用穴の内壁には複数の帯状の壁
面パターンを設け,上記壁面パターンはコアパターンと
電気的に導通する多層電子部品搭載用基板において,上
記絶縁層には,上記搭載用穴を開口させる開口部を有す
るとともに該開口部には,凹状に窪む絶縁層の切削跡が
設けられていることを特徴とする多層電子部品搭載用基
板である。
る多層電子部品搭載用基板である。そのため,搭載用穴
の内部がエッチング液等で侵蝕されておらず,ボンディ
ングワイヤーとボンディングパッドとの接続信頼性も高
い。また,絶縁層の厚みを薄くすることができ,その分
だけ絶縁層を貫通する導通用孔の長さが短くなり,信号
伝達速度の高速化を実現できる。また,絶縁層には,搭
載用穴を開口させる開口穴を有するとともに該開口穴に
は,凹状に窪む絶縁層の切削跡が形成されている。その
ため,搭載用穴に絶縁層のバリが生じたとしても,搭載
用穴に露出したボンディングパッドにボンディングワイ
ヤーを接続するときに障害とはならない。また,搭載用
穴の内部はコアパターンと電気的に導通した複数の帯状
の壁面パターンを設けてあり,この壁面パターンにより
コア基板の上下間の導通を行うこともできる。
被覆する被覆パッドを有していることが好ましい。被覆
パッドは導通用孔の内壁を被覆する導電性被膜との接触
面積が大きい。そのため,導通用孔は大量の電気導通を
行うことができ,また耐熱衝撃性も向上する。上述のよ
うに,上記絶縁層の厚みは30〜150μmであるこ
と,上記導通用孔の直径は30〜300μmであること
が好ましい。
いて,図1〜図15を用いて説明する。本例の多層電子
部品搭載用基板5は,図1に示すごとく,コアパターン
12,13を有するコア基板21と,コア基板21の表
面を被覆する絶縁層221,222と,絶縁層221,
222の表面に設けた表面パターン11,14と,表面
パターン11,14とコアパターン12,13との間を
電気的に接続する導通用孔31,32,33と,コア基
板21に設けた電子部品を搭載するための搭載用穴29
とからなる。
ボンディングパッド116と,外部接続用の半田ボール
63を接合するための接続パッド115とを有してい
る。コアパターン12は,図1,図3に示すごとく,導
通用孔31の底部となる被覆パッド121と,導通用孔
33の中腹部の内壁を囲む補強ランド120と,ボンデ
ィングパッド126,127と,壁面パッド128とを
有している。また,コアパターン13は,図1に示すご
とく,導通用孔32,33の底部となる被覆パッド13
1を有している。搭載用穴29の内壁には,壁面パター
ン15が設けられている。壁面パターン15は,コア基
板21の表面に設けたコアパターン13と,コア基板2
1の表面に設けたボンディングパッド127との間を接
続するためのパターンである。
222の開口部296,297には,凹状に窪む絶縁層
221,222の切削跡296a,297aが設けられ
ている。絶縁層221,222の厚みは,30〜150
μmである。導通用孔31〜33の直径は,30〜30
0μmである。導通用孔31〜33の内壁は,化学めっ
き及び電気めっきからなる導電性被膜6により被覆され
ている。
方法について説明する。 コア基板の作製 まず,コア基板としての樹脂基板を準備する。この樹脂
基板は,エポキシ系,ビスマレイミドトリアジン系,ポ
リイミド系等の樹脂に,ガラスファイバー若しくはガラ
スクロスを含浸したものである。
両面に銅箔1を貼着する。次いで,搭載用穴29を,ル
ーター等により穿設する。次いで,搭載用穴29の内壁
を含めて,コア基板21の表面に化学めっき及び電気め
っきにより金属めっき膜100を被覆する。
ガ型感光性樹脂からなるレジスト膜7を被覆する。次い
で,コア基板21の上面,下面に,壁面パターン形成用
のマスク40を載置する。このマスク40は,コア基板
21の搭載用穴29を被覆する部分に,壁面パターン非
形成部分を露光するためのスリット41を有する。次い
で,マスク40により被覆したコア基板21に,散乱光
4を照射する。これにより,レジスト膜7における,壁
面パターン非形成部分及び壁面パッド非形成部分が感光
する。
膜7を現像して,壁面パターン非形成部分及び壁面パッ
ド非形成部分のレジスト膜7を除去する。次いで,レジ
スト膜7から露出した金属めっき膜100及び銅箔1を
エッチングにより除去する。これにより,図5に示すご
とく,搭載用穴29の内壁にコア基板21の露出面29
1が形成されて該露出面291の間に帯状の壁面パター
ン15が形成される。また,搭載用穴29の周縁部に壁
面パッド間の露出面292が形成される。次いで,コア
基板21の表面に残っているレジスト膜7をアルカリ溶
液により除去して,銅箔1を露出させる。
の表面にコアパターン形成用のマスク42を載置する。
搭載用穴29は,マスク42により被覆する。次いで,
コア基板21の表面の銅箔1をエッチングする。これに
より,図7,図3に示すごとく,コア基板21の上面
に,壁面パッド128,ボンディングパッド126,1
27,被覆パッド121,補強ランド120からなるコ
アパターン12を形成する。また,コア基板21の下面
には,図7,図1に示すごとく,被覆パッド131及び
壁面パッド138からなるコアパターン13を形成す
る。
ラスクロスに樹脂を含浸して半硬化状態となしたプリプ
レグを積層して絶縁層221,222を形成して,積層
板2を得る。また,絶縁層221,222は,アラミド
繊維不織布を含浸したエポシキ樹脂であってもよい。絶
縁層221,222の厚みはそれぞれ30〜150μm
とする。これらの絶縁層を構成するプリプレグにはあら
かじめ穴あけ加工を施して,絶縁層221には搭載用穴
29よりも大きく開口した開口穴296を形成し,絶縁
層222には搭載用穴29よりも小さく開口した開口穴
297を形成する。
このとき,銅箔1により,搭載用穴29を被覆する。次
いで,図9に示すごとく,銅箔1の導通用孔形成部分3
10,320,330にマスクを用いたエッチング処理
により,開口孔10を形成する。
光45を照射する。レーザー光45は,レーザー発振装
置46から,積層板2の平面方向に移動し,導通用孔形
成部分310,320,330においてスポット的に発
振させる。レーザー光45としては,出力エネルギーが
大きい炭酸ガスレーザー,熱影響の少ないエキシマレー
ザー等を用いることが好ましい。
成は,積層板2をその高いエネルギーによって焼失除去
させていき,順次内方へ孔をあけていく。そして,レー
ザー光45の先端が導通用孔形成部分310,320,
330の底部を被覆する被覆パッド121,131に到
達したときに,これらにより反射されてここで孔形成の
進行が停止する。これにより,図10に示すごとく,直
径30〜300μmの導通用孔31〜33が穿設され
る。なお,レーザー光の照射により絶縁層の余剰部分の
樹脂を除去することもできる。
1〜33の内壁を含めて,積層板2の表面に,化学銅め
っきパラジウム触媒付与及び電気銅めっきを行い,導電
性被膜6を被覆する。
ンニングを行い,表面パターン11,14を形成する。
一方の表面パターン11には,ボンディングパッド11
5及び接続パッド115を形成する。また,積層板2の
上面及び下面には,上記銅箔1より,搭載用穴29及び
その周縁を被覆する蓋部118,119を形成する。
118,119よりも外側において,搭載用穴29の周
縁の絶縁層221,222を,ザグリ加工により除去す
る。これにより,搭載用穴周縁の絶縁層221,222
とともに,蓋部118,119を取り去り,搭載用穴2
9を開口させる。このとき,絶縁層221,222に
は,搭載用穴29の内部側に露出する凹状の切削跡29
6a,297aが形成される。
ーレジスト23を被覆する。次いで,半田ボール接合用
のパッド115,ボンディングパッド116,126,
127,壁面パッド128及び壁面パターン15の表面
に,Ni/Auめっきからなる接続用金属被膜61を形
成する。
ボール63を接合する。また,積層板2の下面に,搭載
用穴29を被覆するように,金属製の放熱板59を接着
する。これにより,放熱板59の上面は,搭載用穴29
の底部を構成することになり,その表面には電子部品が
搭載され,ボンディングパッド116,126,127
との間がボンディングワイヤーにより電気的に接続され
る。以上により,本例の多層電子部品搭載用基板5が得
られる。
る。図11〜図13に示すごとく,搭載用穴29を銅箔
1により被覆した状態で積層板2の表面のパターンニン
グを行っている。そのため,銅箔1のエッチング等によ
るパターン形成時に,搭載用穴29の内部にエッチング
液が浸入しない。それゆえ,複雑なパターンが露出して
いる搭載用穴29の損傷を防止できる。
層221,222の除去の際に,蓋部118,119
は,加工を受けることなく,搭載用穴29周縁の絶縁層
221,222とともに取り除かれる。それゆえ,搭載
用穴周縁に蓋部1が残ることはない。また,銅箔1のバ
リの発生もなく,搭載用穴29の内部に露出しているボ
ンディングパッド126,127とボンディングワイヤ
ーとの接続信頼性が高い。
への導通用孔31〜33及び表面パターン11,14の
形成は,図8に示す絶縁層221,222をコア基板2
1の表面に積層する工程の後に行う。そのため絶縁層2
21,222は,コア基板21に補強されて,表面パタ
ーン11,14及び導通用孔31〜33の加工時に伴う
衝撃に十分耐えることができる。それゆえ,絶縁層22
1,222には,穴及びパターン形成に必要な厚みや強
度は不要である。したがって,絶縁層221,222の
厚みを従来に比べて薄くすることができる。よって,各
パターンの上下の層間隔を短くでき,信号伝達速度の高
速化及び多層電子部品搭載用基板5の薄層化を実現でき
る。
孔31〜33及び表面パターン11,14は,コア基板
21に絶縁層221,222を積層した比較的厚みのあ
る積層板2に対して形成することとなるため,その形成
時の操作を容易に確実に行うことができる。
分310,320,330に対して,レーザー光45を
スポット的に照射すると,そこに導通用孔31〜33が
あき,被覆パッドに到達するまで孔加工が進行するす
る。そのため,深さの異なる導通用孔31〜33をレー
ザー照射によって容易に穿設することができる。
小な導通用孔を穿設することができる。更に,絶縁層の
絶縁物残りもない。そのため,導通用孔31〜33の内
壁を被覆する導電性被膜6と,その底部を被覆する被覆
パッド121,131との電気的接続信頼性が高い。従
って,微小な導通用孔31〜33を確実にかつ容易に穿
設することができ,導通用孔のピッチ狭小化及び高密度
実装を実現できる。よって,多量の電気信号の伝達を迅
速に行うことができる。更に,パターンの形成可能面積
も拡大し,パターン設計の自由度が高くなる。
2,13は,導通用孔31〜33の底部を被覆する被覆
パッド121,131を有している。被覆パッド12
1,131は円盤形状で導通用孔31〜33の開口部を
被覆している。そのため,導通用孔31〜33の内部に
供給された導電性被膜6との接触面積が大きい。そのた
め,導通用孔は大量の電気導通を行うことができ,また
耐熱衝撃性も向上する。
く,表面パターン11,14は,絶縁層221,222
の搭載用穴29よりも外側に形成しておき,搭載用穴2
9を開口させる際には,コア基板21の搭載用穴29の
壁面295よりも外側において,搭載用穴29の周縁の
絶縁層222を削り取ることにより蓋部118,119
を取り去っている。この場合,絶縁層221,222の
削り取り部221b,222bがコア基板21により支
持されることになる。そのため,削り取り部221b,
222bにある程度の機械的強度が付与されて,削取作
業がしやすくなる。
く,コア基板21の搭載用穴29の壁面に壁面パターン
15を形成してコア基板21の上下間の導通を行ってい
るが,壁面パターン15によらず例えば導通用孔だけで
上下間の導通を取ることもできる。
面及び下面の双方に絶縁層221,222を介して表面
パターン11,14を形成しているが,コア基板21の
片面だけに絶縁層を介して表面パターンを形成してもよ
い。また,本例においては,1枚の絶縁基板をコア基板
21として用いているが,2枚以上の絶縁基板,又は絶
縁基板にビルトアップ法によりプリプレグを積層してそ
の間にコアパターンを形成した多層板をコア基板として
用いることもできる。
液による搭載用穴内部に露出するコアパターンの腐蝕を
抑制できる多層電子部品搭載用基板及びその製造方法を
提供することができる。
の断面図。
の平面図。
図。
の製造方法における,コア基板に壁面パターンを形成す
る方法を示す説明図。
板の斜視図。
めのコア基板の斜視図。
積層板の断面図。
面図。
を形成したコア基板の断面図。
板の断面図。
板の搭載用穴周辺の拡大平面図。
めの積層板の断面図。
めの,上側の削り取り部の断面図(a),及び下側の削
り取り部の断面図(b)。
製造方法を示す説明図。
板の製造方法を示すための説明図。
Claims (3)
- 【請求項1】 電子部品を搭載するための搭載用穴を有
し,上記搭載用穴の内壁には複数の帯状の壁面パターン
を設け,上記壁面パターンはコアパターンと電気的に導
通し,コアパターンと表面パターンとを導通用孔により
電気的に導通している多層電子部品搭載用基板を製造す
る方法において,上記コア基板に上記搭載用穴を穿設する工程と, 上記コア基板の表面を,上記搭載用穴の内壁を含めて金
属めっき膜で,次いでレジスト膜で被覆した後,壁面パ
ターン形成用マスクを載置して,露光,レジスト膜除
去,金属めっき膜のエッチングを行うことで上記搭載用
穴の内壁に壁面パターンを形成する工程と, 上記コア基板の表面にコアパターン形成用マスクを載置
して,エッチングを行うことで上記コアパターンを形成
する工程と, 上記コア基板の表面に,搭載用穴を開口させた状態で絶
縁層を積層して,積層板となす工程と, 上記積層板の表面に,上記搭載用穴を覆うようにして,
金属箔を被覆する工程と, 上記積層板に導通用孔を形成するとともに該導通用孔の
内壁を導電性被膜により被覆する工程と, 上記金属箔のパターンニングを行い,表面パターンを形
成するとともに,搭載用穴及びその周縁を被覆する蓋部
を形成する工程と, 上記搭載用穴の周縁の絶縁層を削り取ることにより上記
蓋部を取り去り,これにより上記搭載用穴を開口させる
工程とからなることを特徴とする多層電子部品搭載用基
板の製造方法。 - 【請求項2】 請求項1において,上記表面パターン
は,絶縁層の搭載用穴よりも外側に形成しておき,搭載
用穴を開口させる際には,上記コア基板の搭載用穴の壁
面よりも外側において,上記搭載用穴の周縁の絶縁層を
削り取ることにより上記蓋部を取り去ることを特徴とす
る多層電子部品搭載用基板の製造方法。 - 【請求項3】 コアパターンを有するコア基板と,該コ
ア基板の表面を被覆する絶縁層と,上記絶縁層の表面に
設けた表面パターンと,該表面パターンとコアパターン
との間を電気的に接続する導通用孔と,上記コア基板に
設けた電子部品を搭載するための搭載用穴を有し,上記
搭載用穴の内壁には複数の帯状の壁面パターンを設け,
上記壁面パターンはコアパターンと電気的に導通する多
層電子部品搭載用基板において, 上記絶縁層には,上記搭載用穴を開口させる開口部を有
するとともに該開口部には,凹状に窪む絶縁層の切削跡
が設けられていることを特徴とする多層電子部品搭載用
基板。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33787097A JP3296274B2 (ja) | 1997-11-20 | 1997-11-20 | 多層電子部品搭載用基板及びその製造方法 |
US09/554,481 US6455783B1 (en) | 1997-11-19 | 1998-11-19 | Multilayer printed wiring board and method for manufacturing the same |
EP98954739A EP1043921A4 (en) | 1997-11-19 | 1998-11-19 | MULTILAYER PRINTED PCB AND METHOD FOR THE PRODUCTION THEREOF |
PCT/JP1998/005200 WO1999026458A1 (fr) | 1997-11-19 | 1998-11-19 | Carte de cablage imprime multicouche et son procede de fabrication |
KR10-2002-7009773A KR100393271B1 (ko) | 1997-11-19 | 1998-11-19 | 다층 전자부품탑재용 기판의 제조 방법 |
KR10-2000-7005254A KR100379119B1 (ko) | 1997-11-19 | 1998-11-19 | 다층 프린트배선판과 그의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33787097A JP3296274B2 (ja) | 1997-11-20 | 1997-11-20 | 多層電子部品搭載用基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11154789A JPH11154789A (ja) | 1999-06-08 |
JP3296274B2 true JP3296274B2 (ja) | 2002-06-24 |
Family
ID=18312772
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33787097A Expired - Fee Related JP3296274B2 (ja) | 1997-11-19 | 1997-11-20 | 多層電子部品搭載用基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3296274B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8072008B2 (en) | 2005-06-14 | 2011-12-06 | Mitsumi Electric Co., Ltd. | Biosensor having ultra fine fiber |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008108904A (ja) * | 2006-10-25 | 2008-05-08 | Hitachi Cable Ltd | 半導体パッケージ用4層基板及びその製造方法 |
TWI392404B (zh) | 2009-04-02 | 2013-04-01 | Unimicron Technology Corp | 線路板及其製作方法 |
-
1997
- 1997-11-20 JP JP33787097A patent/JP3296274B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8072008B2 (en) | 2005-06-14 | 2011-12-06 | Mitsumi Electric Co., Ltd. | Biosensor having ultra fine fiber |
Also Published As
Publication number | Publication date |
---|---|
JPH11154789A (ja) | 1999-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI482542B (zh) | 多層配線基板 | |
JP3395621B2 (ja) | プリント配線板及びその製造方法 | |
WO2000003572A1 (fr) | Carte de circuits imprimes et procede de fabrication associe | |
WO1998031204A1 (en) | Printed wiring board and method of manufacturing the same | |
JP2000101245A (ja) | 積層樹脂配線基板及びその製造方法 | |
KR101336485B1 (ko) | 관통 구멍 형성 방법 및 배선 회로 기판의 제조 방법 | |
JP3855768B2 (ja) | プリント配線板及びその製造方法 | |
JP2009026912A (ja) | 多層プリント配線板の製造方法 | |
KR100379119B1 (ko) | 다층 프린트배선판과 그의 제조 방법 | |
JP3296274B2 (ja) | 多層電子部品搭載用基板及びその製造方法 | |
KR100691297B1 (ko) | 프린트배선판및 그 제조방법 | |
JP2003198133A (ja) | フレキシブルビルドアップ配線板の製造方法 | |
JP4319917B2 (ja) | 部品内蔵配線板の製造方法 | |
JPH0964231A (ja) | エアリア・グリッド・アレイ・パッケージ用基板およびその製造方法 | |
JP3296273B2 (ja) | 多層プリント配線板及びその製造方法 | |
KR100274662B1 (ko) | 다층 인쇄 회로 기판의 층간 비아 제조 방법 | |
JP3925192B2 (ja) | プリント配線板及びその製造方法 | |
JP3334584B2 (ja) | 多層電子部品搭載用基板及びその製造方法 | |
JP2002237679A (ja) | プリント配線板及びその製造方法 | |
JP2001267739A (ja) | 配線板におけるヴィア形成法 | |
JP2022175734A (ja) | 配線基板、部品内蔵配線基板、及び部品内蔵配線基板の製造方法 | |
JP2005057298A (ja) | プリント配線板及びその製造方法 | |
JP2023068413A (ja) | 配線基板及びその製造方法、半導体装置 | |
JP2022067873A (ja) | 配線基板の製造方法 | |
JP2002237680A (ja) | プリント配線板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080412 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090412 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100412 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110412 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120412 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130412 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |