JPH0964231A - エアリア・グリッド・アレイ・パッケージ用基板およびその製造方法 - Google Patents
エアリア・グリッド・アレイ・パッケージ用基板およびその製造方法Info
- Publication number
- JPH0964231A JPH0964231A JP7239169A JP23916995A JPH0964231A JP H0964231 A JPH0964231 A JP H0964231A JP 7239169 A JP7239169 A JP 7239169A JP 23916995 A JP23916995 A JP 23916995A JP H0964231 A JPH0964231 A JP H0964231A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- pad
- grid array
- array package
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】簡単な手段で多ピンの半導体チップを実装でき
る高密度のエアリア・グリッド・アレイ・パッケージ用
基板を得る。 【解決手段】絶縁層３を間にして、パッド７を有する第
１層１と半導体チップ１０を搭載する第２層２とを有
し、該第１層１と第２層２とを接続してなるエアリア・
グリッド・アレイ・パッケージ用基板に関し、絶縁層３
を間にした第１層１を、レーザー加工で絶縁層３を経て
第２層２の裏面に至るまで除去して、断面テーパー状の
ヴィアホール４を形成後、該ホール４が開口した面から
ヴィアホール用メッキ５を施し、次いで両面をエッチン
グして、第１層１には格子点状にパッド７を、また第２
層２にはヴィア６に接続すると共に半導体チップ１０へ
の配線８・ランド９を形成するようにしたもの。ヴィア
６は内部を埋め込まずパッド７が凹部を有しても、また
内部を埋め込んでパッド７を平面状としてもよい。
る高密度のエアリア・グリッド・アレイ・パッケージ用
基板を得る。 【解決手段】絶縁層３を間にして、パッド７を有する第
１層１と半導体チップ１０を搭載する第２層２とを有
し、該第１層１と第２層２とを接続してなるエアリア・
グリッド・アレイ・パッケージ用基板に関し、絶縁層３
を間にした第１層１を、レーザー加工で絶縁層３を経て
第２層２の裏面に至るまで除去して、断面テーパー状の
ヴィアホール４を形成後、該ホール４が開口した面から
ヴィアホール用メッキ５を施し、次いで両面をエッチン
グして、第１層１には格子点状にパッド７を、また第２
層２にはヴィア６に接続すると共に半導体チップ１０へ
の配線８・ランド９を形成するようにしたもの。ヴィア
６は内部を埋め込まずパッド７が凹部を有しても、また
内部を埋め込んでパッド７を平面状としてもよい。
Description
【０００１】
【発明の属する技術分野】本発明は、エアリア・グリッ
ド・アレイ・パッケージ用基板の構造と製造法に関し、
さらに詳しくは、安価で信頼性の高いエアリア・グリッ
ド・アレイを得るための基板の構造と製造法に関するも
のである。
ド・アレイ・パッケージ用基板の構造と製造法に関し、
さらに詳しくは、安価で信頼性の高いエアリア・グリッ
ド・アレイを得るための基板の構造と製造法に関するも
のである。
【０００２】
【従来の技術】エアリア・グリッド・アレイ・パッケー
ジは、半導体チップとプリント基板とを接続する技術と
して、最近急速に普及してきた。即ち、この技術はいわ
ゆるボール・グリッド・アレイ、チップ・サイズ・パッ
ケージとして、基板の片面に格子点状にパッドを設け、
このパッドに半田ボールまたは半田ペースト等を載せる
ことにより、該基板とマザーボードと呼ばれるプリント
基板との接続を図るものである（これらについては、Jo
hn H. Lau 著Ball Grid Array Technology (McGraw Hil
l 社発行、1995を参照）。
ジは、半導体チップとプリント基板とを接続する技術と
して、最近急速に普及してきた。即ち、この技術はいわ
ゆるボール・グリッド・アレイ、チップ・サイズ・パッ
ケージとして、基板の片面に格子点状にパッドを設け、
このパッドに半田ボールまたは半田ペースト等を載せる
ことにより、該基板とマザーボードと呼ばれるプリント
基板との接続を図るものである（これらについては、Jo
hn H. Lau 著Ball Grid Array Technology (McGraw Hil
l 社発行、1995を参照）。
【０００３】これらの基板においては、絶縁層を間にし
たパッドを有する第１層と半導体チップを搭載する第２
層との接続は、通常エアリア・グリッド・アレイ（面的
に配列したパッド）の外周に設けられた貫通穴（スルー
ホール）で行われていた。
たパッドを有する第１層と半導体チップを搭載する第２
層との接続は、通常エアリア・グリッド・アレイ（面的
に配列したパッド）の外周に設けられた貫通穴（スルー
ホール）で行われていた。
【０００４】そのため、格子点状に並んだ各パッドから
外周へ配線を引き回す必要があり、多ピンになると引き
回しがきわめて困難になり、また歩留りが低下する等の
第１の問題点を生じていた。
外周へ配線を引き回す必要があり、多ピンになると引き
回しがきわめて困難になり、また歩留りが低下する等の
第１の問題点を生じていた。
【０００５】また、この外周への配線の引き回しのた
め、パッドを囲う半田レジスト（液レジ）が必要とな
り、コストがさらに高くなるという第２の問題点を有し
ていた。
め、パッドを囲う半田レジスト（液レジ）が必要とな
り、コストがさらに高くなるという第２の問題点を有し
ていた。
【０００６】更に、パッドは平面構造を有するため、こ
れに付ける半田ボールや半田ペーストの実装後の剪断強
度が小さく、熱・ストレス等のために半田がパッドから
剥がれるという第３の問題点もあった。
れに付ける半田ボールや半田ペーストの実装後の剪断強
度が小さく、熱・ストレス等のために半田がパッドから
剥がれるという第３の問題点もあった。
【０００７】上記第１の問題点を解決するため、スルー
ホールの代わりに第２層から第１層へ至るヴィアホール
を設け、第２層とヴィアホール内部をメッキすることに
より配線する方法が提案されている（例えば特開平７−
７４２８１号公報参照）。この方法は、パッドから直接
に第２層へ配線するため、上記第１・第２の問題点を軽
減することはできる。
ホールの代わりに第２層から第１層へ至るヴィアホール
を設け、第２層とヴィアホール内部をメッキすることに
より配線する方法が提案されている（例えば特開平７−
７４２８１号公報参照）。この方法は、パッドから直接
に第２層へ配線するため、上記第１・第２の問題点を軽
減することはできる。
【０００８】なお、レーザーを用いてプリント回路板を
形成する技術は、主としてヴィアホール等の孔あけに用
いられている。レーザーには炭酸ガスレーザー、ＹＡＧ
レーザー、エキシマ・レーザー等があるが、プリント回
路板の加工に用いられるのはエキシマ・レーザーか、Ｙ
ＡＧレーザー、または炭酸ガスレーザーを改良したイン
パクト・レーザーである（例えばエキシマ・レーザーと
そのプリント回路板への応用については、例えば特開平
５−１３６６５０号公報、特開平５−１５２７４４号公
報、特開平５−１５２７４８号公報等参照）。
形成する技術は、主としてヴィアホール等の孔あけに用
いられている。レーザーには炭酸ガスレーザー、ＹＡＧ
レーザー、エキシマ・レーザー等があるが、プリント回
路板の加工に用いられるのはエキシマ・レーザーか、Ｙ
ＡＧレーザー、または炭酸ガスレーザーを改良したイン
パクト・レーザーである（例えばエキシマ・レーザーと
そのプリント回路板への応用については、例えば特開平
５−１３６６５０号公報、特開平５−１５２７４４号公
報、特開平５−１５２７４８号公報等参照）。
【０００９】
【発明が解決しようとする課題】しかしながら、上記の
スルーホールの代わりに第２層から第１層へ至るヴィア
ホールを設け、第２層とヴィアホール内部をメッキする
ことにより配線する方法（上記特開平７−７４２８１号
公報参照）には、次の問題点が残っている。
スルーホールの代わりに第２層から第１層へ至るヴィア
ホールを設け、第２層とヴィアホール内部をメッキする
ことにより配線する方法（上記特開平７−７４２８１号
公報参照）には、次の問題点が残っている。
【００１０】即ち、ここでの第２層は一般に、半導体チ
ップから各パッドへの引き回しを必要とするため、パッ
ドのみを有する第１層より高密度になるのが通常であ
る。高密度配線を得るための要件は種々あるが、中でも
回路層の厚みが大きな要因であり、厚みが大きいと高密
度の配線を得るのが困難である。
ップから各パッドへの引き回しを必要とするため、パッ
ドのみを有する第１層より高密度になるのが通常であ
る。高密度配線を得るための要件は種々あるが、中でも
回路層の厚みが大きな要因であり、厚みが大きいと高密
度の配線を得るのが困難である。
【００１１】ところが上記従来の方法は、ヴィアホール
を第２層から第１層へ形成し、少なくとも第２層側から
メッキを施すことを前提としている（同特開平７−７４
２８１号公報参照）。そのためこの技術では、第２層の
厚みが厚くなってしまい、高密度・微細配線を得ること
がきわめて困難である、という第４の問題点が残ってい
た。
を第２層から第１層へ形成し、少なくとも第２層側から
メッキを施すことを前提としている（同特開平７−７４
２８１号公報参照）。そのためこの技術では、第２層の
厚みが厚くなってしまい、高密度・微細配線を得ること
がきわめて困難である、という第４の問題点が残ってい
た。
【００１２】なお、パッドが平面構造を有しており、こ
れに付ける半田ボールや半田ペーストの実装後の剪断強
度が小さく、熱・ストレス等のために半田がパッドから
剥がれるという第３の問題点も解決されていない。
れに付ける半田ボールや半田ペーストの実装後の剪断強
度が小さく、熱・ストレス等のために半田がパッドから
剥がれるという第３の問題点も解決されていない。
【００１３】本発明は、上記従来の技術が有する第１，
第２，第３，第４の各問題点を、シンプルな手段にて解
決することを課題とするものであり、本発明の目的は簡
単な手段で多ピンの半導体を実装できる高密度のエアリ
ア・グリッド・アレイ・パッケージ用基板、およびその
製造方法を提供することにある。
第２，第３，第４の各問題点を、シンプルな手段にて解
決することを課題とするものであり、本発明の目的は簡
単な手段で多ピンの半導体を実装できる高密度のエアリ
ア・グリッド・アレイ・パッケージ用基板、およびその
製造方法を提供することにある。
【００１４】
Ａ 本発明に係るエアリア・グリッド・アレイ・パッケ
ージ用基板は、絶縁層３を間にして、パッド７を有する
第１層１と、半導体チップ１０を搭載する第２層２とを
有し、上記第１層１と第２層２とを接続してなるエアリ
ア・グリッド・アレイ・パッケージ用基板において、上
記パッド７の一部に第１層１から絶縁層３を経て第２層
２の裏面まで至る断面テーパー状のヴィア６が形成され
て、第２層２の配線８の一部９と一体化してなるもので
ある（請求項１参照）。
ージ用基板は、絶縁層３を間にして、パッド７を有する
第１層１と、半導体チップ１０を搭載する第２層２とを
有し、上記第１層１と第２層２とを接続してなるエアリ
ア・グリッド・アレイ・パッケージ用基板において、上
記パッド７の一部に第１層１から絶縁層３を経て第２層
２の裏面まで至る断面テーパー状のヴィア６が形成され
て、第２層２の配線８の一部９と一体化してなるもので
ある（請求項１参照）。
【００１５】上記ヴィア６は、内部を埋めこまないでパ
ッド７に凹部を形成したものでもよいが、内部を埋めこ
んで平面状のパッド７に形成したものでもよい（請求項
２・請求項３参照）。上記で配線８の一部９とはランド
を示す。
ッド７に凹部を形成したものでもよいが、内部を埋めこ
んで平面状のパッド７に形成したものでもよい（請求項
２・請求項３参照）。上記で配線８の一部９とはランド
を示す。
【００１６】Ｂ 本発明に係るエアリア・グリッド・ア
レイ・パッケージ用基板の製造方法は、絶縁層３を間に
した第１層１を、レーザー加工により絶縁層３を経て第
２層２の裏面に至るまで除去して、断面テーパー状のヴ
ィアホール４を形成した後、該ヴィアホール４が開口し
た面からヴィアホール用メッキ５を施してヴィア６を形
成し、次いで両面をエッチングして、第１層１には格子
点状にパッド７を、第２層２には半導体チップ１０への
配線８・ランド９を各々形成するようにしたものである
（請求項４参照）。
レイ・パッケージ用基板の製造方法は、絶縁層３を間に
した第１層１を、レーザー加工により絶縁層３を経て第
２層２の裏面に至るまで除去して、断面テーパー状のヴ
ィアホール４を形成した後、該ヴィアホール４が開口し
た面からヴィアホール用メッキ５を施してヴィア６を形
成し、次いで両面をエッチングして、第１層１には格子
点状にパッド７を、第２層２には半導体チップ１０への
配線８・ランド９を各々形成するようにしたものである
（請求項４参照）。
【００１７】
【発明の実施の形態】本発明の実施で用いる基板は、絶
縁層３を間にして片面には銅箔または銅メッキの第１層
１を、また他面にも銅箔または銅メッキの第２層２を形
成した三層構造のものである。
縁層３を間にして片面には銅箔または銅メッキの第１層
１を、また他面にも銅箔または銅メッキの第２層２を形
成した三層構造のものである。
【００１８】上記絶縁層３の樹脂成分は、熱硬化性樹
脂、熱可塑性樹脂のいずれも用いることができる。熱硬
化性樹脂の中では、エポキシ樹脂、ポリイミド樹脂、ポ
リシアヌレート樹脂、ポリシラン樹脂、ポリベンツイミ
ダゾール樹脂、またはビスマレイミドトリアジン樹脂等
がよい。該絶縁層３の厚みは数μｍないし数１００μｍ
であるが、典型的な厚みは２０〜１００μｍである。
脂、熱可塑性樹脂のいずれも用いることができる。熱硬
化性樹脂の中では、エポキシ樹脂、ポリイミド樹脂、ポ
リシアヌレート樹脂、ポリシラン樹脂、ポリベンツイミ
ダゾール樹脂、またはビスマレイミドトリアジン樹脂等
がよい。該絶縁層３の厚みは数μｍないし数１００μｍ
であるが、典型的な厚みは２０〜１００μｍである。
【００１９】絶縁層３には、ガラス繊維等の無機繊維や
有機繊維等の補強材を含むことができるが、含まなくと
もよい。補強材を含まぬ場合の絶縁層３は、フィルム、
シート状のものであることができる。材料としてはポリ
エステル、ポリイミド、ポリエーテルエーテルケトン、
ポリアミド、とりわけアラミド中のポリパラフェニレン
テレフタラミドが好適である。
有機繊維等の補強材を含むことができるが、含まなくと
もよい。補強材を含まぬ場合の絶縁層３は、フィルム、
シート状のものであることができる。材料としてはポリ
エステル、ポリイミド、ポリエーテルエーテルケトン、
ポリアミド、とりわけアラミド中のポリパラフェニレン
テレフタラミドが好適である。
【００２０】絶縁層３が補強材を含む場合は、補強材と
してはガラス繊維などの無機繊維、あるいはアラミド繊
維、テフロン繊維、ポリエーテルエーテルケトン繊維、
ポリベンツイミダゾール繊維等の有機繊維であればよ
い。中でもアラミド繊維、テフロン繊維はレーザー加工
の容易性や優れた加工性・電気特性を有しており、特に
アラミド繊維の中でもコポリパラフェニレン３、４’オ
キシジフェニルテレフタラミド繊維は低いイオン不純物
と低い吸湿率のため好適である。
してはガラス繊維などの無機繊維、あるいはアラミド繊
維、テフロン繊維、ポリエーテルエーテルケトン繊維、
ポリベンツイミダゾール繊維等の有機繊維であればよ
い。中でもアラミド繊維、テフロン繊維はレーザー加工
の容易性や優れた加工性・電気特性を有しており、特に
アラミド繊維の中でもコポリパラフェニレン３、４’オ
キシジフェニルテレフタラミド繊維は低いイオン不純物
と低い吸湿率のため好適である。
【００２１】上記の如く三層構造の積層基板に、片面の
第１層１と絶縁層３とを貫通するが他面の第２層２を貫
通せず、かつ断面形状がテーパー状のヴィアホール４を
形成する。該ヴィアホール４の径は１０〜２００μｍ、
好ましくは２５〜１００μｍ程度とする。テーパーは第
１の導電層１から第２の導電層２へ向かって狭くなって
おり、テーパー角度は１°〜３０°、好ましくは５°〜
２０°程度とする。
第１層１と絶縁層３とを貫通するが他面の第２層２を貫
通せず、かつ断面形状がテーパー状のヴィアホール４を
形成する。該ヴィアホール４の径は１０〜２００μｍ、
好ましくは２５〜１００μｍ程度とする。テーパーは第
１の導電層１から第２の導電層２へ向かって狭くなって
おり、テーパー角度は１°〜３０°、好ましくは５°〜
２０°程度とする。
【００２２】上記ヴィアホール４の形成手段は、機械
的、化学的、または光学的など各種の手段が使用可能で
あるが、簡便で高精度が得られることから、レーザーを
用いることが望ましい。レーザーとしては、炭酸ガスレ
ーザー、ＹＡＧレーザー、エキシマ・レーザーのいずれ
も用いることができるが、ヴィアホール４の内壁を荒ら
さず滑らかに加工するため、炭酸ガスレーザーの一種で
あるインパクト・レーザーか、ＹＡＧレーザー、エキシ
マレーザー等を用いるのがよい。
的、化学的、または光学的など各種の手段が使用可能で
あるが、簡便で高精度が得られることから、レーザーを
用いることが望ましい。レーザーとしては、炭酸ガスレ
ーザー、ＹＡＧレーザー、エキシマ・レーザーのいずれ
も用いることができるが、ヴィアホール４の内壁を荒ら
さず滑らかに加工するため、炭酸ガスレーザーの一種で
あるインパクト・レーザーか、ＹＡＧレーザー、エキシ
マレーザー等を用いるのがよい。
【００２３】レーザー光はある面積に絞られ片面の第１
層１の上から照射するが、照射部分を限定するため、マ
スク・イメージ法、コンタクト・マスク法、コンフォー
マル・マスク法などのマスキングを使うことができる。
広い面積を一度に照射してマスクでパターンを形成して
もよいし、小さく絞り込んだレーザー光を予定されたパ
ターンに沿って移動させてもよく、更に小さく絞りこん
だレーザー光をスキャニングさせてもよい。
層１の上から照射するが、照射部分を限定するため、マ
スク・イメージ法、コンタクト・マスク法、コンフォー
マル・マスク法などのマスキングを使うことができる。
広い面積を一度に照射してマスクでパターンを形成して
もよいし、小さく絞り込んだレーザー光を予定されたパ
ターンに沿って移動させてもよく、更に小さく絞りこん
だレーザー光をスキャニングさせてもよい。
【００２４】ヴィアホール４が形成された積層基板はそ
の後、開口された第１層１側からヴィアホール用メッキ
５が施されるが、それには反対側の面にマスキングして
メッキするか、二枚の基板を背中合せに貼って両面へメ
ッキした後に分離するようにしてもよい。メッキ材料に
は銅が主成分のものが望ましい。
の後、開口された第１層１側からヴィアホール用メッキ
５が施されるが、それには反対側の面にマスキングして
メッキするか、二枚の基板を背中合せに貼って両面へメ
ッキした後に分離するようにしてもよい。メッキ材料に
は銅が主成分のものが望ましい。
【００２５】このメッキは、ヴィアホール４に導通をと
るのが目的であるから、その厚みは通常のスルーホール
メッキより薄くてよく、厚みは数μｍないし数１０μｍ
が好ましい。典型的な厚みは８ないし１５μｍである。
また、同メッキは無電解メッキでも電解メッキでもよ
く、これらを組み合わせたものでもよい。これで第１層
１に、開口し内部にメッキ５が施されたヴィア６が形成
される。
るのが目的であるから、その厚みは通常のスルーホール
メッキより薄くてよく、厚みは数μｍないし数１０μｍ
が好ましい。典型的な厚みは８ないし１５μｍである。
また、同メッキは無電解メッキでも電解メッキでもよ
く、これらを組み合わせたものでもよい。これで第１層
１に、開口し内部にメッキ５が施されたヴィア６が形成
される。
【００２６】上記のメッキ処理の後、該積層基板の第１
層１および第２層２に、通常のサブトラクティブ法でエ
ッチングがなされ、回路加工がされる。この際、片面で
は第１層１とその上面のメッキ５がエッチングされて、
格子点状に配列されたパッド７が形成される。このパッ
ド７はその一部、好ましくは中央に、開口したヴィア６
が来るようにしておく。
層１および第２層２に、通常のサブトラクティブ法でエ
ッチングがなされ、回路加工がされる。この際、片面で
は第１層１とその上面のメッキ５がエッチングされて、
格子点状に配列されたパッド７が形成される。このパッ
ド７はその一部、好ましくは中央に、開口したヴィア６
が来るようにしておく。
【００２７】他面の第２層２では、後に搭載する半導体
チップ１０への接続に供すべく、第２層２がエッチング
されて、上記ヴィア６の内底と接続するランド９・配線
８が形成される。
チップ１０への接続に供すべく、第２層２がエッチング
されて、上記ヴィア６の内底と接続するランド９・配線
８が形成される。
【００２８】この際、上記の如くヴィアホール用メッキ
５を第１層１側へのみ施すことで、該第２層２の厚みは
そのまま薄く維持されており、この面に形成する配線８
を微細にすることができる。また、ヴィア６が第１層１
から絶縁層３を経て第２層２へ向けてテーパー状になっ
ているため、ヴィア６の内底と接続する第２層２のラン
ド９を小さくすることができ、微細な配線８の形成が一
層容易である。
５を第１層１側へのみ施すことで、該第２層２の厚みは
そのまま薄く維持されており、この面に形成する配線８
を微細にすることができる。また、ヴィア６が第１層１
から絶縁層３を経て第２層２へ向けてテーパー状になっ
ているため、ヴィア６の内底と接続する第２層２のラン
ド９を小さくすることができ、微細な配線８の形成が一
層容易である。
【００２９】上記の第１層１に形成したパッド７には、
開口したヴィア６を有するが、このヴィア６を埋め込ま
ず凹部をもつパッド７のままで、ボール・グリッド・ア
レイ用の基板とした場合には、半田ボール１１が凹部に
溶け入り楔状に食い込んで、半田ボール１１のパッド７
への密着を上げることになり、ボールのシェア強度を高
くすることになる（図８参照）。
開口したヴィア６を有するが、このヴィア６を埋め込ま
ず凹部をもつパッド７のままで、ボール・グリッド・ア
レイ用の基板とした場合には、半田ボール１１が凹部に
溶け入り楔状に食い込んで、半田ボール１１のパッド７
への密着を上げることになり、ボールのシェア強度を高
くすることになる（図８参照）。
【００３０】また、上記ヴィア６内に樹脂・金属等を埋
め込んで平面状としてもよく（図７参照）、この場合に
は半田ペーストなどの加工が容易となり、埋め込まぬ場
合とは別の利点が得られる。凹部を埋め込むか、埋め込
まぬかは、実装のやり方、材料、などにより適宜選択す
ればよい。
め込んで平面状としてもよく（図７参照）、この場合に
は半田ペーストなどの加工が容易となり、埋め込まぬ場
合とは別の利点が得られる。凹部を埋め込むか、埋め込
まぬかは、実装のやり方、材料、などにより適宜選択す
ればよい。
【００３１】本発明のエアリア・グリッド・アレイ・パ
ッケージ用基板を用いて半導体チップ１０を実装する場
合に、チップ１０はワイヤーボンディングまたはバンプ
１２等により、第２層２に形成されたランド９・配線８
に接続され、その後に封止材１３によって封止される。
また上記の如くヴィア６の凹部に半田ボール１１が載せ
られ、溶融させた場合には、半田ボール１１がヴィア６
内へ食い込み、半田ボール１１のシェア強度を高める作
用を発揮する。図８において、１４はマザーボード、１
５はパッドを示す。
ッケージ用基板を用いて半導体チップ１０を実装する場
合に、チップ１０はワイヤーボンディングまたはバンプ
１２等により、第２層２に形成されたランド９・配線８
に接続され、その後に封止材１３によって封止される。
また上記の如くヴィア６の凹部に半田ボール１１が載せ
られ、溶融させた場合には、半田ボール１１がヴィア６
内へ食い込み、半田ボール１１のシェア強度を高める作
用を発揮する。図８において、１４はマザーボード、１
５はパッドを示す。
【００３２】なお、本発明のエアリア・グリッド・アレ
イ用基板は、パネル状で加工することもできるし、フレ
キシブルテープを用いて連続的に加工することもでき
る。
イ用基板は、パネル状で加工することもできるし、フレ
キシブルテープを用いて連続的に加工することもでき
る。
【００３３】
【実施例１】本発明に係るエアリア・アレイ・パッケー
ジ用基板の製造例は、次のようになる。ここで用いる積
層基板は、絶縁層３を間にして第１の面（図で下側面）
と第２の面（図で上側面）に、銅箔（約１２μｍ）をラ
ミネートした第１層１，第２層２を形成し３三層構造で
ある（図１参照）。ここでの絶縁層３は、エポキシ樹脂
が樹脂成分で、補強材にアラミド繊維（コポリパラフェ
ニレン・３，４’オキシジフェニレンテレフタラミド）
を加えたものである（厚み約０．１ｍｍ）。
ジ用基板の製造例は、次のようになる。ここで用いる積
層基板は、絶縁層３を間にして第１の面（図で下側面）
と第２の面（図で上側面）に、銅箔（約１２μｍ）をラ
ミネートした第１層１，第２層２を形成し３三層構造で
ある（図１参照）。ここでの絶縁層３は、エポキシ樹脂
が樹脂成分で、補強材にアラミド繊維（コポリパラフェ
ニレン・３，４’オキシジフェニレンテレフタラミド）
を加えたものである（厚み約０．１ｍｍ）。
【００３４】上記積層基板の第１層としての銅箔１に、
まずエッチングにより格子点（約ピッチ１ｍｍ）状に開
口１６（径約０．２ｍｍ）を形成しておき（図２参
照）、その後その上からＫｒＦエキシマレーザーを照射
して、絶縁層３を経て第２層としての銅箔２の裏面へ達
するまで穿孔し、ヴィアホール４を形成する。このホー
ルの形状は断面テーパー状（テーパー角約６°）のもの
である（図３参照）。
まずエッチングにより格子点（約ピッチ１ｍｍ）状に開
口１６（径約０．２ｍｍ）を形成しておき（図２参
照）、その後その上からＫｒＦエキシマレーザーを照射
して、絶縁層３を経て第２層としての銅箔２の裏面へ達
するまで穿孔し、ヴィアホール４を形成する。このホー
ルの形状は断面テーパー状（テーパー角約６°）のもの
である（図３参照）。
【００３５】続いて、上記ヴィアホール４が開口した第
１層の銅箔１上から、通常の硫酸銅によるヴィアホール
用メッキを施す（メッキ膜の厚みは約１０μｍ）。この
際、第２層の銅箔２上はドライフィルムでマスキングし
て、メッキが施されないようにしておいた。これで、各
ヴィアホール４にヴィアホール用メッキ５がなされてヴ
ィア６が形成されるとともに、第１層の銅箔１上にも同
メッキ５が付着することになる（図４参照）。
１層の銅箔１上から、通常の硫酸銅によるヴィアホール
用メッキを施す（メッキ膜の厚みは約１０μｍ）。この
際、第２層の銅箔２上はドライフィルムでマスキングし
て、メッキが施されないようにしておいた。これで、各
ヴィアホール４にヴィアホール用メッキ５がなされてヴ
ィア６が形成されるとともに、第１層の銅箔１上にも同
メッキ５が付着することになる（図４参照）。
【００３６】その後、第１および第２層である各銅箔
１，２上に、電着法によりレジストをコーティングして
（厚み約８μｍ）、塩化第２鉄によるパターンエッチン
グを行う。この際に片面の第１層側では、銅箔１とメッ
キ５がエッチングされて、各ヴィア６を中心にパッド７
が形成される（径約０．５ｍｍ）。また他面の第２層側
では銅箔２がエッチングされて、半導体チップ１０の各
リードに接続するためのランド９・配線８が形成され
る。
１，２上に、電着法によりレジストをコーティングして
（厚み約８μｍ）、塩化第２鉄によるパターンエッチン
グを行う。この際に片面の第１層側では、銅箔１とメッ
キ５がエッチングされて、各ヴィア６を中心にパッド７
が形成される（径約０．５ｍｍ）。また他面の第２層側
では銅箔２がエッチングされて、半導体チップ１０の各
リードに接続するためのランド９・配線８が形成され
る。
【００３７】上記第２層側では、ヴィアホール用メッキ
がこの面に付着しなかったために、銅箔２の厚み（１２
μｍ）は薄いまま維持されており、微細な配線８が形成
された（ライン／スペースの最小値が約５０μｍ／５０
μｍ）。しかも各ヴィア６を断面テーパー状としてある
ため、ヴィア６の内底に接続する第２層でのランド９
も、その大きさをきわめて小さくすることができ（径約
２５０μｍ）、その結果として上記の微細配線（ライン
／スペースの最小値が約５０μｍ／５０μｍ）を容易に
形成できることが確認できた。
がこの面に付着しなかったために、銅箔２の厚み（１２
μｍ）は薄いまま維持されており、微細な配線８が形成
された（ライン／スペースの最小値が約５０μｍ／５０
μｍ）。しかも各ヴィア６を断面テーパー状としてある
ため、ヴィア６の内底に接続する第２層でのランド９
も、その大きさをきわめて小さくすることができ（径約
２５０μｍ）、その結果として上記の微細配線（ライン
／スペースの最小値が約５０μｍ／５０μｍ）を容易に
形成できることが確認できた。
【００３８】
【発明の効果】本発明により、簡単な手段で多ピンの半
導体チップを実装できる高密度のエアリア・グリッド・
アレイ・パッケージ用基板を得ることができる。
導体チップを実装できる高密度のエアリア・グリッド・
アレイ・パッケージ用基板を得ることができる。
【００３９】即ち、従来のこの種の技術では、配線のと
り回しが難しく多ピンの半導体チップには対応し難く、
コスト高になったりし、また第２導電層が厚く半導体チ
ップへ接続する微細配線を得難かったり、更にパッドが
平面構造のためにこれに付ける半田ボールや半田ペース
トの実装後の剪断強度が小さく、熱・ストレス等で剥が
れ易かったりした。
り回しが難しく多ピンの半導体チップには対応し難く、
コスト高になったりし、また第２導電層が厚く半導体チ
ップへ接続する微細配線を得難かったり、更にパッドが
平面構造のためにこれに付ける半田ボールや半田ペース
トの実装後の剪断強度が小さく、熱・ストレス等で剥が
れ易かったりした。
【００４０】これに対して本発明では、第１層から第２
層に向けてテーパー状のヴィアを形成し、これで第２層
と一体化することにより、該第２層にエッチッグ形成し
た配線で半導体チップと接続することができる。そのた
め、配線のとり回しの問題がなく、多ピンの半導体チッ
プにも充分に対応できる。
層に向けてテーパー状のヴィアを形成し、これで第２層
と一体化することにより、該第２層にエッチッグ形成し
た配線で半導体チップと接続することができる。そのた
め、配線のとり回しの問題がなく、多ピンの半導体チッ
プにも充分に対応できる。
【００４１】またヴィアホール用メッキを、ホールが開
口した第１層へのみ施すようにしたことにより、第２層
の厚みをそのまま薄く維持できることになり、微細配線
を形成することができて、多ピンの半導体チップにも充
分に対応することができる。
口した第１層へのみ施すようにしたことにより、第２層
の厚みをそのまま薄く維持できることになり、微細配線
を形成することができて、多ピンの半導体チップにも充
分に対応することができる。
【００４２】更にヴィアの形状を、第１層から第２層２
へ向けて細くなった断面テーパー状としてあるため、ヴ
ィアの内底と接続する第２層側のランド部を小さく形成
することもでき、この面からも微細な配線の形成が容易
となり、多ピンの半導体チップに対応することができ
る。
へ向けて細くなった断面テーパー状としてあるため、ヴ
ィアの内底と接続する第２層側のランド部を小さく形成
することもでき、この面からも微細な配線の形成が容易
となり、多ピンの半導体チップに対応することができ
る。
【００４３】しかも、第１層のパッドをヴィアを埋め込
まず凹部のままとして、ボール・グリッド・アレイ・パ
ッケージ用基板とすると、半田ボールが凹部に溶け入り
楔状に食い込み、半田ボールのパッドへの密着度を上げ
ることになり、ボールのシェア強度を高くすることがで
きるし、かつ半田ボールの流出を防止するためのレジス
トも無くすことができ。
まず凹部のままとして、ボール・グリッド・アレイ・パ
ッケージ用基板とすると、半田ボールが凹部に溶け入り
楔状に食い込み、半田ボールのパッドへの密着度を上げ
ることになり、ボールのシェア強度を高くすることがで
きるし、かつ半田ボールの流出を防止するためのレジス
トも無くすことができ。
【００４４】その上、ヴィア内に樹脂・金属等を埋め込
んで平面状とした場合には、半田ペーストによる接続を
容易にすることもできる。
んで平面状とした場合には、半田ペーストによる接続を
容易にすることもできる。
【図１】本発明に係るボール・グリッド・アレイ・パッ
ケージ用基板の製造に用いる積層基板の一部の拡大縦断
面図である。
ケージ用基板の製造に用いる積層基板の一部の拡大縦断
面図である。
【図２】図１で示した積層基板の第１層の一部に開口を
形成した状態の拡大縦断面図である。
形成した状態の拡大縦断面図である。
【図３】図２で示した積層基板にヴィアホールを穿孔し
た状態の拡大縦断面図である。
た状態の拡大縦断面図である。
【図４】図３で示した積層基板にヴィアホール用メッキ
を施した状態の拡大縦断面図である。
を施した状態の拡大縦断面図である。
【図５】図４で示した積層基板をエッチングしてパッド
とランド・配線を形成した状態の拡大縦断面図である。
とランド・配線を形成した状態の拡大縦断面図である。
【図６】図５で示した積層基板に半導体チップをバンプ
で実装した状態の拡大縦断面図である。
で実装した状態の拡大縦断面図である。
【図７】ヴィアを埋め込んで平面状パッドとした場合の
一部拡大縦断面図である。
一部拡大縦断面図である。
【図８】ヴィアを埋め込まずパッドが凹部の場合に、半
田ボールが溶け込んだ状態の一部の拡大縦断面図であ
る。
田ボールが溶け込んだ状態の一部の拡大縦断面図であ
る。
１−第１層 ６−ヴィア １１
−半田ボール ２−第２層 ７−パッド １２
−バンプ ３−絶縁層 ８−配線 １３
−封止材 ４−ヴィアホール ９−ランド １４
−マザーボード ５−ヴィアホール用メッキ １０−半導体チップ １５
−パッド １６−開口
−半田ボール ２−第２層 ７−パッド １２
−バンプ ３−絶縁層 ８−配線 １３
−封止材 ４−ヴィアホール ９−ランド １４
−マザーボード ５−ヴィアホール用メッキ １０−半導体チップ １５
−パッド １６−開口
Claims (4)
- 【請求項１】絶縁層を間にして、パッドを有する第１層
と半導体チップを搭載する第２層とを有し、上記第１層
と第２層とを接続してなるエアリア・グリッド・アレイ
・パッケージ用基板において、 上記パッドの一部に第１層から絶縁層を経て第２層に至
る断面テーパー状のヴィアを形成して、第２層の配線の
一部と一体化したことを特徴とする、エアリア・グリッ
ド・アレイ・パッケージ用基板。 - 【請求項２】ヴィア内を埋め込まずパッドに凹部を形成
したままの請求項１に記載のエアリア・グリッド・アレ
イ・パッケージ用基板。 - 【請求項３】ヴィアを埋め込んで平面パッドを形成した
請求項１に記載のエアリア・グリッド・アレイ・パッケ
ージ用基板。 - 【請求項４】絶縁層を間にした第１層の銅箔を、レーザ
ー加工により絶縁層を経て第２層の裏面に至るまで除去
して、断面テーパー状のヴィアホールを形成した後、ヴ
ィアホールが開口した面からヴィアホール用メッキを施
し、次いで両面をエッチングして、第１層には格子点状
にパッドを形成し、第２層には半導体チップへの配線を
形成するようにしたことを特徴とする、エアリア・グリ
ッド・アレイ・パッケージ用基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23916995A JP3150582B2 (ja) | 1995-08-24 | 1995-08-24 | エアリア・グリッド・アレイ・パッケージ用基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23916995A JP3150582B2 (ja) | 1995-08-24 | 1995-08-24 | エアリア・グリッド・アレイ・パッケージ用基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0964231A true JPH0964231A (ja) | 1997-03-07 |
| JP3150582B2 JP3150582B2 (ja) | 2001-03-26 |
Family
ID=17040762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23916995A Expired - Fee Related JP3150582B2 (ja) | 1995-08-24 | 1995-08-24 | エアリア・グリッド・アレイ・パッケージ用基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3150582B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6660945B2 (en) | 2001-10-16 | 2003-12-09 | International Business Machines Corporation | Interconnect structure and method of making same |
| US6765293B2 (en) | 2000-05-12 | 2004-07-20 | Nec Corporation | Electrode structure of a carrier substrate of a semiconductor device |
| EP1628233A1 (en) * | 2004-02-24 | 2006-02-22 | Yamazaki Mazak Kabushiki Kaisha | Simulation device for laser machining program |
| JP2008205390A (ja) * | 2007-02-22 | 2008-09-04 | Brother Ind Ltd | 回路素子実装フレキシブル配線材 |
| US7612295B2 (en) | 1997-03-13 | 2009-11-03 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing the same |
| CN104766805A (zh) * | 2013-12-06 | 2015-07-08 | 毅宝力科技有限公司 | 制造装配载体的系统和方法 |
| WO2017209296A1 (ja) * | 2016-06-03 | 2017-12-07 | 大日本印刷株式会社 | 貫通電極基板及びその製造方法、並びに実装基板 |
| CN108882564A (zh) * | 2018-08-03 | 2018-11-23 | 江苏普诺威电子股份有限公司 | 嵌入式芯片的6层麦克风埋容线路板制作工艺 |
-
1995
- 1995-08-24 JP JP23916995A patent/JP3150582B2/ja not_active Expired - Fee Related
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7612295B2 (en) | 1997-03-13 | 2009-11-03 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing the same |
| US6765293B2 (en) | 2000-05-12 | 2004-07-20 | Nec Corporation | Electrode structure of a carrier substrate of a semiconductor device |
| US6660945B2 (en) | 2001-10-16 | 2003-12-09 | International Business Machines Corporation | Interconnect structure and method of making same |
| US6931726B2 (en) | 2001-10-16 | 2005-08-23 | International Business Machines Corporation | Method of making and interconnect structure |
| EP1628233A1 (en) * | 2004-02-24 | 2006-02-22 | Yamazaki Mazak Kabushiki Kaisha | Simulation device for laser machining program |
| JP2008205390A (ja) * | 2007-02-22 | 2008-09-04 | Brother Ind Ltd | 回路素子実装フレキシブル配線材 |
| CN104766805A (zh) * | 2013-12-06 | 2015-07-08 | 毅宝力科技有限公司 | 制造装配载体的系统和方法 |
| WO2017209296A1 (ja) * | 2016-06-03 | 2017-12-07 | 大日本印刷株式会社 | 貫通電極基板及びその製造方法、並びに実装基板 |
| JP6323768B1 (ja) * | 2016-06-03 | 2018-05-16 | 大日本印刷株式会社 | 貫通電極基板及びその製造方法、並びに実装基板 |
| JP2018139302A (ja) * | 2016-06-03 | 2018-09-06 | 大日本印刷株式会社 | 貫通電極基板及びその製造方法、並びに実装基板 |
| US11195768B2 (en) | 2016-06-03 | 2021-12-07 | Dai Nippon Printing Co., Ltd. | Through electrode substrate, manufacturing method thereof and mounting substrate |
| CN108882564A (zh) * | 2018-08-03 | 2018-11-23 | 江苏普诺威电子股份有限公司 | 嵌入式芯片的6层麦克风埋容线路板制作工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3150582B2 (ja) | 2001-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7612295B2 (en) | Printed wiring board and method for manufacturing the same | |
| US5994773A (en) | Ball grid array semiconductor package | |
| US6011694A (en) | Ball grid array semiconductor package with solder ball openings in an insulative base | |
| JP3395621B2 (ja) | プリント配線板及びその製造方法 | |
| KR100287455B1 (ko) | 비어 배선법으로 형성한 집적회로 패키지 및 그 패키지를 형성하는 방법 | |
| US5355283A (en) | Ball grid array with via interconnection | |
| JPH10308576A (ja) | プリント配線板及びその製造方法 | |
| US20100308452A1 (en) | Electronic module with feed through conductor between wiring patterns | |
| US20110114372A1 (en) | Printed wiring board | |
| JP3577421B2 (ja) | 半導体装置用パッケージ | |
| JP2016063130A (ja) | プリント配線板および半導体パッケージ | |
| JP2006237637A (ja) | プリント配線板及びその製造方法 | |
| JP3150582B2 (ja) | エアリア・グリッド・アレイ・パッケージ用基板およびその製造方法 | |
| KR100691297B1 (ko) | 프린트배선판및 그 제조방법 | |
| JP3860713B2 (ja) | 配線基板およびこれを用いた電子装置 | |
| JP2001308484A (ja) | 回路基板及びその製造方法 | |
| JP2004111578A (ja) | ヒートスプレッダー付きビルドアップ型の配線基板の製造方法とヒートスプレッダー付きビルドアップ型の配線基板 | |
| JP2001015912A (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
| JP2986413B2 (ja) | エアリア・グリッド・アレイ・パッケージ | |
| JP2007208298A (ja) | プリント配線板 | |
| JP3296273B2 (ja) | 多層プリント配線板及びその製造方法 | |
| JP2005057298A (ja) | プリント配線板及びその製造方法 | |
| JP2022115401A (ja) | 配線基板及び配線基板の製造方法 | |
| JP2022029731A (ja) | 配線基板及び部品内蔵配線基板 | |
| JPH07231147A (ja) | 電子部品搭載用基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100119 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |