CN104766805A - 制造装配载体的系统和方法 - Google Patents

制造装配载体的系统和方法 Download PDF

Info

Publication number
CN104766805A
CN104766805A CN201410858151.0A CN201410858151A CN104766805A CN 104766805 A CN104766805 A CN 104766805A CN 201410858151 A CN201410858151 A CN 201410858151A CN 104766805 A CN104766805 A CN 104766805A
Authority
CN
China
Prior art keywords
metal
solder
top surface
dielectric
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410858151.0A
Other languages
English (en)
Inventor
张家骅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Enablink Technologies Ltd
Original Assignee
Enablink Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Enablink Technologies Ltd filed Critical Enablink Technologies Ltd
Publication of CN104766805A publication Critical patent/CN104766805A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D9/00—Electrolytic coating other than with metals
    • C25D9/04—Electrolytic coating other than with metals with inorganic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

本发明涉及制造装配载体的系统和方法。一种用于装配具有顶表面和底表面的载体的方法和装置，所述方法包括结合底表面处的介电部分和顶表面处的导电部分，其中介电包括接触岛腔，以焊料金属填充一个或多个接触岛腔，以形成焊料岛，选择性金属电镀导电部分，选择性蚀刻导电部分的一部分，并施加阻焊剂至所述导电部分的选择性电镀和蚀刻的顶表面。

Description

制造装配载体的系统和方法
相关申请
本申请要求2014年12月06日提交的美国专利申请61/912,755的优先权，要求此较早提交的申请的优先权，并且该较早提交的申请的内容的全部作为参考包含于此。
发明领域
本发明一般涉及集成电路封装，更具体地涉及用于制造装配载体的系统和方法。
背景技术
存在各种方法用于形成装配载体(fabricated carrier)。例如，可通过借助于粘合剂装配层叠金属箔的聚酰亚胺载体的方式来装配，接着图案化该金属以及选择性电镀金属部分。这不是一个经济有效的方法，因为聚酰亚胺是相对昂贵的。备选的装配可以基于多层PCB叠层的方法。实施这些方法是相对昂贵的，需要长的周期时间工艺，因为需要通过激光或机械钻的方式执行钻孔的操作。
发明内容
本发明的目的的一方面是提供一种新颖的装配(fabricate)载体的系统和方法，其消除和减轻至少一种现有技术的上述确定的缺点。
根据更全面地在下文中描述并要求保护的结构和操作上的细节，这些方面和优点随后将是明显的，参照的附图构成本发明的一部分，其中相似的标号通篇指代相似的部件。
附图说明
图1示出了根据本发明的一个方面的载体装配的系统的侧视图；
图2示出了根据本发明的一个方面的载体装配的方法的流程图；
图3中，包括图3(a)-(c)，示出了用于根据本发明的一个方面的载体装配的系统的仰视图；
图4中，包括图4(a)-(c)，示出了根据本发明的一个方面的载体；
图5示出了根据本发明的一个方面的载体的侧视图；
图6，包括图6(a)和(b)，示出了根据本发明的一个方面的载体；
图7，包括图7(a)和(b)，示出了根据本发明的一个方面的载体的示图；
图8，包括图8(a)-(c)，示出了根据本发明的一个方面的载体的示图；
图9，包括图9(a)-(c)，示出了根据本发明的一个方面的载体的示图；
图10，包括图10(a)和(b)，示出了根据本发明的一个方面的载体的示图；
图11，包括图11(a)和(b)，示出了根据本发明的一个方面的载体的示图；
图12，包括图12(a)-(c)，示出了根据本发明的一个方面的用于模制载体的介电部分的模具的框图；
图13，包括图13(a)和(b)，示出了根据本发明的一个方面的载体的剖视图；
图14，包括图14(a)-(d)，示出了根据本发明的一个方面的载体的剖视图；
图15，包括图15(a)和(b)，示出了根据本发明的一个方面的载体的剖视图；
图16中，包括图16(a)-(c)，示出了根据本发明的一个方面的载体的剖视图；
图17，包括图17(a)-(c)，示出了根据本发明的一个方面的载体的示图；
图18，包括图18(a)-(c)，示出了根据本发明的一个方面的载体的示图；
图19，包括图19(a)-(c)，示出了根据本发明的一个方面的载体的示图；
图20，包括图20(a)-(c)，示出了根据本发明的一个方面的载体的示图；
图21，包括图21(a)-(c)，示出了根据本发明的一个方面的载体的示图；
图22，包括图22(a)-(c)，示出了根据本发明的一个方面的载体的示图；以及
图23，包括图23(a)-(c)，示出了根据本发明的一个方面的载体的示图。
具体实施方式
图1示出了根据一个实施方式的装配载体的系统100的侧视图。系统100是仅用于示例性说明的简化的例子，而不应被解释为限制的实施。导电部分105，可以是由金属如铜制成的箔，从缠绕筒110进料。导电部分105的厚度可以改变，例如18微米，10微米或更薄。导电部分105被馈送进模制成型工具115，模制成型工具115选择性地在导电部105上特定位置处沉积特定厚度和形状的介电材料，在此被称为介电部分120。介电部分120可以由聚合化模制化合物(polymerized molding compound)形成，聚合化模制化合物例如基于诸如环氧树脂的粘结材料并填充如二氧化硅或碳化硅的无机填料，或者它可以是任何合适的塑料化合物。在一些实施方式中，介电部分120由模制化合物(molding compound)组成，其可以通过暴露于高温被模制，以降低粘度，允许模制化合物通过模制工具115模制。进一步的实施方式中，介电部分120可以直接与导电部分105结合，其中，介电部分120可以直接与导电部分105粘结而不需要借助于介电部分120和导电部分105之间的附加粘合剂层。例如，在变型中，包含在模制材料中的粘结材料可以有助于介电部分120和导电部分105的直接粘结。
介电部分120可以形成为任何预定的厚度。介电部分120的一个例子的厚度为大约0.1毫米。在一些实施方式中，介电部分120可以被沉积为具有完全或部分填充的(populated)腔和/或微腔130，示于图1。腔可以是预定的形状，如梯形或锥形的。例如，并如图1所示，腔可以是锥形的，顶表面135上有较小的开口，底表面140上有较大的开口。
在通过模制工具115结合了介电部分和导电部分之后，进行下游加工例如金属化和蚀刻，如在下面更详细地描述。虽然进行下游加工的实施例的细节，例如金属化和蚀刻在下面描述，在此不提供进行这种下游加工处理的装 置的细节，但其被本领域技术人员所知，并且由图1中下游加工系统117代表。
现在参照图2，载体装配的方法一般表示为200。为了有助于该方法的解释，将假定方法200使用如图1所示的系统100操作。此外，方法200的以下讨论引出对系统100的进一步理解。然而，可以理解的是，系统100和方法200可以改变，并且不必精确地如本文所讨论的那样彼此结合工作，并且这些改变在所附的权利要求书所限定的本发明范围内。
在210，介电部分通过例如模制工具115与导电部分结合。参照图3，导电部分105被显示为当退出(exit)所述模制工具115时的仰视图，示出了通过模制工具115沉积到导电部分105上的介电部分120的示例性形状和放置。图3(a)示出模制的面板形式的介电部分120，图3(b)示出模制的带状形式的介电部分120，及图3(c)示出片状(wafer)形式的模制的面板形式的介电部分120。本领域技术人员将理解，其它的形状和布置是可能的。
现在参照图4，导电部分105和介电部分120的结合的部件125从不同的视图示出。示出的部件125表示导电部分105和介电部分120的带状/面板状或片状的组装件的一部分(其已经通过已知的方法，如锯切单分离或激光切割，在例如过程结束时单体化(síngulated))。图4(a)是部件125底表面140的视图。图4(b)是部件125的顶表面135的视图，并且图4(c)是沿A-A的剖面图。如图4(a)和图4(c)所示，介电部分120包括接触岛腔130。实际上，如上述那样，在变型中，模制过程可以被调整为沉积介电材料120，使得它包括不同数目、形状和大小的腔。
现在参照图5，在一些实施方式中，在步骤220，介电部分120的暴露表面的至少一部分，包括腔130的表面，可被金属化以形成金属化部分145。金属化可以通过在介电部分120上溅射金属籽层(例如铬或钛)或通过在熔融金属例如铜中浸渍部件125来实现。在引晶(seeding)或浸镀电镀之后可进行进一步的电解电镀来达到预定的厚度。
参考图6，在步骤230中，接触岛腔130(按照步骤220被任选地金属化)被填充金属焊料147。使用的金属焊料可包括材料如SnAg、SnAgCu、SnCu以及本领域技术人员想到的其他材料。一些实施方式中，为施加焊料金属，腔130可以由具有预定的组合物的模版印刷(stencil print)焊料膏填充到介电部分120的暴露侧上。然后介电部分120可以用预印制的焊料膏回流(reflow)。 焊料岛随后可以在回流后弄扁平，例如通过加压轧制(pressurized rolling)或模压(coining)方式。
在235，铜箔105的暴露部分，即部件125的顶表面135可以被选择性地电镀，如图6所示，其中所述选择性电镀被示出在155处。图6(a)示出部件125的底表面140的视图，图6(b)示出部件125的顶表面140的视图。如图6(b)所示，金属电镀155按照规定的形状和/或图案可选择性地沉积在导电部分105的至少一部分上。在一些实施方式中，为进行选择性电镀，可光成像的抗电镀剂被施加到载体125的顶侧和底侧。然后顶表面135暴露于预定的图像形状和/或图案。接着，将抗电镀剂显影，并且特定的金属形状和/或图案被电镀，如在155所标示的。使用的金属可以是Ag，Ni/Au，Pd以及本领域技术人员想到的其他金属。最后，抗电镀剂被剥除。
在一些实施方式中，方法200可以变化以施加替代的电镀图案，如图7中的155’所标示。图7(a)示出部件125的底表面140的视图，图7(b)示出部件125的顶表面135的视图。在图7(b)中可以看出，金属电镀155’可选择性地沉积在导电部分105的预定部分上。在此变型中，为进行选择性电镀，可光成像的抗电镀剂被施加到载体125的顶表面135和底表面140。然后顶表面135暴露于选择的图像图案。接着，将抗电镀剂显影，并且特定金属的图案被电镀，如在155’所标示的。使用的金属可以是Ag，Ni/Au，Pd以及本领域技术人员想到的其他金属。最后，抗电镀剂被剥除。
继续进行制造过程200，在240，箔105的至少一部分被选择性地蚀刻掉。参看图8，显示了导电部分105被部分蚀刻掉后的部件125。蚀刻可以根据预定的形状和/或图案来完成。图8(a)是部件125底表面140的视图。图8(b)是部件125的顶表面135的视图，并且图8(c)是部件125沿A-A的剖面图。如图8(b)和图8(c)所示，在这个例子中，导电部分105的没有被电镀155所电镀的所有部分均已被蚀刻掉，在顶面135处暴露介电部分120。
在一些实施方式中，为了根据预定的形状和/或图案进行导电部分105的选择性蚀刻，光致成像抗蚀剂被施加到顶表面135，并且预定的图像图案被暴露。抗蚀剂被显影并且由抗蚀剂限定的形状和成图案被曝光。最后，将顶表面135上的抗蚀剂剥除。在形成底表面140的介电部分120已经被金属化的实施方式中，如上述那样，底表面140上的金属化部分除焊料以外也可以被蚀 刻掉；焊料是抗蚀剂。
在250，阻焊剂按照所选的形状和图案可以使用传统方法选择性地施加在金属图案的顶部。图9示出了阻焊剂施加至部件125的顶表面135，标示在160。阻焊剂160典型地是聚合物的薄漆状层的形式，其被施加到选择性地电镀的部分，用于保护防止氧化和阻止焊料从紧挨的间隔的焊盘之间形成桥接。图9(a)是部件125的底表面140的视图。图9(b)是部件125的顶表面135的视图，并且图9(c)是部件125沿线A-A的剖面图。阻焊剂可以根据预定的形状或图案被施加。
在260，该集成电路用部件125作为载体组装。如上文所述，125的单体化 (singulation)通常发生在制造过程的这个阶段。图16-23，下面将更详细讨论的，示出了用于实现这个过程的例子。
在其它变型中，不同的腔、金属电镀和阻焊剂的形状和/或图案可以被实现。图10和11示出了图案和形状的两个示例的变型，其中，图10(a)和图11(a)是部件125的顶表面的视图，图10(b)和图11(b)示出根据这些变型的部件125的底表面的视图。
在进一步的变型中，部件125的介电部分120可以根据如图12所示的模制过程产生。图12(a)显示模具170的横截面。图12(b)显示模制的介电部分120′的横截面。图12(c)显示模制的介电部分120’的横截面的放大的部件125’。介电材料可以利用模具170通过把介电材料插入到模腔175中来形成介电部分120′。介电材料可以是例如基于诸如环氧树脂的粘结材料并填充诸如二氧化硅或碳化硅的无机填料的聚合化的模制化合物，或者它可以是任何合适的塑料化合物。介电材料可以通过调节模腔的尺寸和形状来形成任何预定的厚度和形状。例如介电部分120’的厚度为大约为0.1毫米。介电部分120’可以形成的示例形状可包括上文所讨论的面板、条状或片状。在一些实施方式中，介电材料可形成有完全或部分填充的(populated)腔和/或微腔130，示于图12。腔130可以是任何预定的形状。例如，图12所示，腔可以为锥形通孔，在顶表面135有较小的开口，在底表面140有较大的开口。
一旦介电部分120被模制，其暴露表面可如图13所标示的145’直接金属化。金属化可以以上面描述的方式来实现。例如，金属的籽(seed)层，可以通过在金属籽(seed)层(如钛，铬，铜等)上溅射的方式直接置于介电 部分120’的表面。可替代地，浸渍金属电镀可以使用。一旦引晶或浸渍电镀完成后，可以利用电解电镀以电镀足够的金属(例如铜)，以实现所选择的厚度。
一旦被金属化，介电部分130的腔130随后可以填充有焊料金属147′。在一些实施方式中，为了实现这一点，如图14(a)所示，抗高温带180被施加到介电部分120的顶表面135。然后如图14(b)所示焊料膏用预定模版厚度(stencil thickness)来模版印刷(stencil print)。印刷的焊料膏随后如图14(c)所示回流。最后，带180可以被去除，回流的焊料膏可以通过轧制或模压来平坦化，例如，在图14(d)所示的介电部分120′的两侧。
金属可以进一步如图15所示电镀在塑料部分120′的顶表面135上。厚度例如可以预定为8微米或5微米或更薄。为了实现这样的电镀，介电部分120′的底表面140用抗电镀剂190掩蔽，如图15(a)所示。然后可以使用电解电镀在介电部分120’的顶表面155上电镀预定的厚度的金属，如铜，以形成导电部分105，如图15(b)所示。这样形成的载体在过程的适当的步骤中除去所施加的掩模190后可以以如上在230至260所述类似的方式被选择性电镀并与集成电路进行组装。例如，该掩模可以在通过电镀形成导电部分105之后被去除。替代地，掩模可以在执行选择性电镀230后去除；因为掩模190在电镀时在底表面140上，这可能意味着在电镀过程230中不施加抗电镀剂到底表面140。
返回到过程的步骤260，根据一个实施方式，如图16所示，管芯(die)300可使用环氧树脂320(无论是导电的或不导电的)附接到管芯附接桨310。然后如图17所示，管芯300上的接合焊盘通过结合导线340的方式被连接至载体上的接合轨迹330，接合导线例如包括金，铜或银。如图18所示，过模制(over molding)350可以用来封装/钝化接合导线、管芯、载体的暴露的顶表面135。如图19所示，焊球360可以通过使用在岛腔130处与焊料金属147接触的预填充的焊料来附着并回流到载体的底表面140上。此后，个体的组装的部件125可通过例如锯的方式从带或面板来单体化，如上文所讨论。
根据一个变型实施方式，如图20所示，预凸起的翻转芯片(flip chip)管芯(IC)370(焊料凸块或带有焊料帽375的铜柱凸起)可通过大规模回流(mass reflow)或热压缩处理的方式附接到部件125，其中向下的箭头表示压缩的方向。如图21所示，在380，翻转芯片管芯和载体之间的间隙可以是欠充满的(underfilled)。如图22所示，管芯和载体的暴露的顶表面的其余部分可以通过 过模制350来封装。如图23所示，焊球360可以通过使用在岛腔130处与焊料金属147接触的预填充的焊料来附着并回流到载体的底表面140上。此后，个体的组装的部件125可通过例如锯的方式从带或面板来单体化，如上文所述。
以上描述的实施方式旨在是实施例，可以由本领域技术人员对其进行变型和改型，均不偏离所附权利要求书所限定的范围。例如，可以变化和组合讨论的方法，系统和实施例的全部或一部分。

Claims (27)

1.一种装配载体的方法，所述载体具有顶表面和底表面，所述方法包括：
结合所述顶表面处的导电部分和所述底表面处的介电部分，所述介电部分包括接触岛腔；
以焊料金属填充一个或多个所述接触岛腔以形成焊料岛；
选择性金属电镀所述导电部分；
选择性蚀刻所述导电部分的一部分；以及
向所述导电部分的被选择性电镀和蚀刻的顶表面施加阻焊剂。
2.根据权利要求1所述的方法，还包括：在以焊料金属填充所述接触岛腔之前，金属化包括所述接触岛腔的所述介电部分的表面的至少一部分。
3.根据权利要求2所述的方法，其中所述金属化包括：或者在所述介电部分上溅射金属籽层，或者在熔融金属中浸渍所述介电部分。
4.根据权利要求3所述的方法，其中所述金属籽层包括铬或钛中的一种。
5.根据权利要求2所述的方法，其中所述熔融金属包括铜。
6.根据权利要求2所述的方法，进一步包括：电解电镀所述介电部分的表面的金属化部分至预定的厚度。
7.根据权利要求1所述的方法，其中所述焊料金属包括SnAg，SnAgCu或SnCu中的一种。
8.根据权利要求1所述的方法，其中以焊料金属填充一个或多个所述接触岛腔包括：将焊料膏模版印刷到所述底表面处的所述介电部分上，然后以所述焊料膏回流所述介电部分。
9.根据权利要求8所述的方法，其中所述焊料岛在回流所述介电部分后被平坦化。
10.根据权利要求9所述的方法，其中所述焊料岛通过加压轧制或模压中的一种来平坦化。
11.根据权利要求1所述的方法，其中选择性电镀包括：在所述导电部分上沉积金属，向被沉积的金属施加可光成像抗电镀剂，将所述顶表面暴露至预定的图像形状和/或图案，显影所述抗电镀剂，以及剥除所述抗电镀剂。
12.根据权利要求11所述的方法，其中被沉积的金属包括Ag，Ni/Au或Pd中的一种。
13.根据权利要求1所述的方法，其中选择性蚀刻所述导电部分的一部分包括：刻蚀掉所述导电部分的还没有被选择性电镀的部分，从而暴露所述介电部分在所述顶表面处的部分。
14.根据如权利要求13所述的方法，其中选择性蚀刻所述导电部分的一部分包括：向所述顶表面施加可光成像抗蚀剂，暴露预定的图像图案，显影所述抗蚀剂，以及剥除所述抗蚀剂。
15.根据权利要求1所述的方法，其中所述介电部分通过将介电材料插入模腔中，通过调节所述模腔的尺寸和形状来模制介电材料到预定的厚度和形状来装配。
16.根据权利要求15所述的方法，其中所述预定的厚度为大约0.1毫米，并且所述形状是面板、条状或片状。
17.根据权利要求16所述的方法，其中所述接触岛腔是锥形的，所述顶表面处的开口小于底表面处的开口。
18.根据权利要求1所述的方法，其中以焊料金属填充一个或多个所述接触岛腔包括：施加抗高温带到所述顶表面处的所述介电部分，将焊料膏模版印刷至所述底表面处的所述介电部分，去除所述带，以所述焊料膏回流所述介电部分，通过轧制或模压中的一种来平坦化所回流的焊料膏。
19.根据权利要求18所述的方法，其中选择性电镀包括：将抗电镀剂施加至所述底表面处的所述介电部分，电解电镀所述顶表面处的所述介电部分至预定的厚度，以及去除所述抗电镀剂。
20.根据权利要求19所述的方法，其中所述预定厚度至少小于8微米或5微米。
21.根据权利要求15所述的方法，其中所述介电材料是基于粘结材料的聚合化模制化合物。
22.根据权利要求21所述的方法，其中所述粘结材料包含填充有一种或多种无机填料的环氧树脂。
23.根据权利要求22所述的方法，其中所述无机填料包括二氧化硅或碳化硅中的一种。
24.一种用于根据权利要求1所述的方法装配具有顶表面和底表面的载体的装置，包括：
卷筒，用于承载形成所述导电部分的金属箔；
模制工具，用于从所述卷筒接收金属箔，并在所述金属箔上沉积介电材料至特定的厚度和形状，以形成所述介电部分；以及
下游加工系统，用于以焊料金属填充所述一个或多个接触岛腔，选择性金属电镀所述导电部分，选择性蚀刻所述导电部分，以及向所述导电部分的被选择性电镀和蚀刻的顶表面施加阻焊剂。
25.根据权利要求24所述的装置，其中所述金属箔是厚度至少小于18微米或10微米的铜。
26.一种用于根据权利要求1所述的方法装配具有顶表面和底表面的载体的装置，包括：
模具，具有上模具部分和下模具部分，用于根据上模具部分和下模具部分的表面图案，接收和模制介电材料至特定的厚度和形状；以及
下游加工系统，用于金属化所述介电部分的暴露的表面，以焊料金属填充所述一个或多个接触岛腔，选择性金属电镀所述导电部分，选择性蚀刻所述导电部分，以及向所述导电部分的被选择性电镀和蚀刻的顶表面施加阻焊剂。
27.一种根据权利要求1所述的方法装配的载体。
CN201410858151.0A 2013-12-06 2014-12-05 制造装配载体的系统和方法 Pending CN104766805A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361912755P 2013-12-06 2013-12-06
US61/912,755 2013-12-06

Publications (1)

Publication Number Publication Date
CN104766805A true CN104766805A (zh) 2015-07-08

Family

ID=52144390

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410858151.0A Pending CN104766805A (zh) 2013-12-06 2014-12-05 制造装配载体的系统和方法

Country Status (4)

Country Link
US (2) US9711376B2 (zh)
EP (1) EP2881978A1 (zh)
CN (1) CN104766805A (zh)
HK (1) HK1212508A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9711376B2 (en) * 2013-12-06 2017-07-18 Enablink Technologies Limited System and method for manufacturing a fabricated carrier
IT201700073501A1 (it) * 2017-06-30 2018-12-30 St Microelectronics Srl Prodotto a semiconduttore e corrispondente procedimento

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964231A (ja) * 1995-08-24 1997-03-07 Fuji Kiko Denshi Kk エアリア・グリッド・アレイ・パッケージ用基板およびその製造方法
JPH1050882A (ja) * 1996-08-02 1998-02-20 Toppan Printing Co Ltd チップキャリア並びにその製造装置及び製造方法
JPH10163256A (ja) * 1996-11-29 1998-06-19 Hitachi Chem Co Ltd 半導体装置用チップ支持基板
US5977633A (en) * 1996-08-15 1999-11-02 Nec Corporation Semiconductor device with metal base substrate having hollows
JP2001102491A (ja) * 1999-09-27 2001-04-13 Mitsubishi Gas Chem Co Inc 極薄ｂｇａタイプ半導体プラスチックパッケージ用プリント配線板
CN1359150A (zh) * 2002-01-15 2002-07-17 威盛电子股份有限公司 球脚阵列封装基板及其制造方法
JP2006041301A (ja) * 2004-07-29 2006-02-09 Hitachi Cable Ltd 半導体装置用テープキャリア

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4752027A (en) * 1987-02-20 1988-06-21 Hewlett-Packard Company Method and apparatus for solder bumping of printed circuit boards
JPH045844A (ja) * 1990-04-23 1992-01-09 Nippon Mektron Ltd Ｉｃ搭載用多層回路基板及びその製造法
US6163957A (en) * 1998-11-13 2000-12-26 Fujitsu Limited Multilayer laminated substrates with high density interconnects and methods of making the same
JP3752949B2 (ja) * 2000-02-28 2006-03-08 日立化成工業株式会社 配線基板及び半導体装置
JP4075306B2 (ja) * 2000-12-19 2008-04-16 日立電線株式会社 配線基板、ｌｇａ型半導体装置、及び配線基板の製造方法
US6528869B1 (en) 2001-04-06 2003-03-04 Amkor Technology, Inc. Semiconductor package with molded substrate and recessed input/output terminals
US20040175582A1 (en) * 2002-12-05 2004-09-09 Olin Corporation, A Corporation Of The Commonwealth Of Virginia Laser ablation resistant copper foil
US7157791B1 (en) * 2004-06-11 2007-01-02 Bridge Semiconductor Corporation Semiconductor chip assembly with press-fit ground plane
JP2006339365A (ja) * 2005-06-01 2006-12-14 Mitsui Mining & Smelting Co Ltd 配線基板およびその製造方法、多層積層配線基板の製造方法並びにビアホールの形成方法
CN102098876B (zh) 2006-04-27 2014-04-09 日本电气株式会社 用于电路基板的制造工艺
US20090102050A1 (en) 2007-10-17 2009-04-23 Phoenix Precision Technology Corporation Solder ball disposing surface structure of package substrate
US8288869B2 (en) * 2009-05-13 2012-10-16 Advanced Semiconductor Engineering, Inc. Semiconductor package with substrate having single metal layer and manufacturing methods thereof
TW201041105A (en) 2009-05-13 2010-11-16 Advanced Semiconductor Eng Substrate having single patterned metal layer, and package applied with the same, and methods of manufacturing the substrate and package
US8847376B2 (en) 2010-07-23 2014-09-30 Tessera, Inc. Microelectronic elements with post-assembly planarization
US8642897B2 (en) 2010-10-12 2014-02-04 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US9711376B2 (en) * 2013-12-06 2017-07-18 Enablink Technologies Limited System and method for manufacturing a fabricated carrier

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964231A (ja) * 1995-08-24 1997-03-07 Fuji Kiko Denshi Kk エアリア・グリッド・アレイ・パッケージ用基板およびその製造方法
JPH1050882A (ja) * 1996-08-02 1998-02-20 Toppan Printing Co Ltd チップキャリア並びにその製造装置及び製造方法
US5977633A (en) * 1996-08-15 1999-11-02 Nec Corporation Semiconductor device with metal base substrate having hollows
JPH10163256A (ja) * 1996-11-29 1998-06-19 Hitachi Chem Co Ltd 半導体装置用チップ支持基板
JP2001102491A (ja) * 1999-09-27 2001-04-13 Mitsubishi Gas Chem Co Inc 極薄ｂｇａタイプ半導体プラスチックパッケージ用プリント配線板
CN1359150A (zh) * 2002-01-15 2002-07-17 威盛电子股份有限公司 球脚阵列封装基板及其制造方法
JP2006041301A (ja) * 2004-07-29 2006-02-09 Hitachi Cable Ltd 半導体装置用テープキャリア

Also Published As

Publication number Publication date
US20170278721A1 (en) 2017-09-28
US9711376B2 (en) 2017-07-18
US20150162215A1 (en) 2015-06-11
HK1212508A1 (zh) 2016-06-10
EP2881978A1 (en) 2015-06-10

Similar Documents

Publication Publication Date Title
CN202948918U (zh) 封装基板及半导体元件的封装结构
KR100407595B1 (ko) 반도체 장치 및 그 제조 방법
KR101204107B1 (ko) 보편적 풋프린트를 포함하는 반도체 다이 패키지 및 그제조방법
KR100404062B1 (ko) 판상체 및 반도체 장치의 제조 방법
KR100484696B1 (ko) 회로 장치 및 그 제조 방법
US20100059785A1 (en) Light emitting device and method of fabricating the same
KR100400629B1 (ko) 회로 장치 및 그 제조 방법
US6426241B1 (en) Method for forming three-dimensional circuitization and circuits formed
US6791199B2 (en) Heat radiating semiconductor device
CN104835746A (zh) 具有被结合到金属箔的半导体管芯的半导体模块
KR100404061B1 (ko) 반도체 장치 및 그 제조 방법
US20170365489A1 (en) System and method for manufacturing a cavity down fabricated carrier
US8097944B2 (en) Semiconductor device
CN101770994A (zh) 具有金属突点的半导体封装基板
CN104766805A (zh) 制造装配载体的系统和方法
CN106298692B (zh) 芯片封装结构的制作方法
JP3643743B2 (ja) 実装基板
JP3668090B2 (ja) 実装基板およびそれを用いた回路モジュール
JP3634709B2 (ja) 半導体モジュール
KR20070103591A (ko) 리드사이에 절연물질이 개재된 반도체 패키지 및 이를구비한 반도체 장치의 제조방법
US9735032B2 (en) System and method for manufacturing a fabricated carrier
JP2013026306A (ja) 半導体装置の製造方法
JP2005072622A (ja) 実装基板の製造方法および電子回路素子の実装方法
JP2005217133A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1212508

Country of ref document: HK

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150708

REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1212508

Country of ref document: HK