KR100404061B1 - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100404061B1
KR100404061B1 KR10-2001-0009508A KR20010009508A KR100404061B1 KR 100404061 B1 KR100404061 B1 KR 100404061B1 KR 20010009508 A KR20010009508 A KR 20010009508A KR 100404061 B1 KR100404061 B1 KR 100404061B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
pad
semiconductor element
conductive
underfill material
Prior art date
Application number
KR10-2001-0009508A
Other languages
English (en)
Other versions
KR20020020170A (ko
Inventor
사까모또노리아끼
고바야시요시유끼
사까모또준지
오까다유끼오
이가라시유스께
마에하라에이주
다까하시고우지
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20020020170A publication Critical patent/KR20020020170A/ko
Application granted granted Critical
Publication of KR100404061B1 publication Critical patent/KR100404061B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32059—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

프린트 기판, 세라믹 기판, 플렉시블 시트 등이 지지 기판으로서 반도체 소자가 실장된 BGA형의 반도체 장치가 있다. 그러나 이들의 지지 기판은 본래 필요하지 않은 여분의 재료로, 지지 기판의 두께가 반도체 장치를 대형화하고 안에 삽입된 반도체 소자의 열이 방열되기 어려운 구조로 되어 있다.
도전 패턴(11A ∼ 11D)이 절연성 수지(10)에 매립되어 형성되고, 따라서 도전박(20)이 하프 에칭되어 형성되기 때문에, 충분히 그 두께를 얇게 형성할 수 있다. 또한 방열용 전극(11D)이 설치되기 때문에 방열성에 우수한 반도체 장치를 제공할 수 있다.

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 반도체 장치 및 그 제조 방법에 관한 것으로, 특히 반도체 소자에서의 열을 양호하게 방출할 수 있는 반도체 장치 및 그 제조 방법에 관한 것이다.
최근, IC 패키지는 휴대 기기나 소형·고밀도 실장 기기로의 채용이 진행되어, 종래의 IC 패키지와 그 실장 개념이 크게 변하고 있다. 상세하게는 예를 들면 전자 재료(1998년 9월호 22페이지 ∼)의 특집 「CSP 기술과 그것을 지지하는 실장 재료·장치」에 진술되어 있다.
도 10은 플렉시블 시트(50)를 매개 기판으로서 채용하는 것으로, 이 플렉시블 시트(50) 상에는 접착제를 통하여 동박 패턴(51)이 접합되며 또한 IC 칩(52)이 고착되어 있다. 그리고, 이 도전 패턴(51)으로서 이 IC 칩(52) 주위에 형성된 본딩용 패드(53)가 있다. 또한 이 본딩용 패드(53)와 일체로 형성되는 배선(51B)을통하여 땜납볼 접속용 패드(54)가 형성되어 있다.
그리고 땜납볼 접속용 패드(54)의 이면은 플렉시블 시트가 개구된 개구부(56)가 설치되어 있어 이 개구부(56)를 통하여 땜납볼(55)이 형성되고 있다. 그리고 플렉시블 시트(50)를 기판으로 하여 전체가 절연성 수지(58)로 밀봉되어 있다.
그러나, lC 칩(52) 이면에 설치된 플렉시블 시트(50)는 매우 고가로 비용 상승을 초래하고 패키지의 두께가 두꺼워져서 중량이 증가된다는 문제가 있었다.
또한 지지 기판은 금속 이외의 재료로 이루어지기 때문에, IC 칩 이면에서 패키지의 이면에 걸치는 열저항을 크게 하는 문제가 있었다. 상기 지지 기판으로는 플렉시블 시트, 세라믹 기판 또는 프린트 기판이다. 또한 열전도가 양호한 재료로 이루어지는 열전도 패스는 금속 세선(57), 동박 패턴(51) 및 땜납볼(55)로 구동 시에 충분한 방열을 할 수 없는 구조였다. 따라서, 구동 시에 IC 칩의 온도가 상승하고 구동 전류가 충분히 흐르지 못하는 문제가 있었다.
본 발명은 전술한 과제에 감안하여 이루어져, 제1에, 반도체 소자의 본딩 전극과 대응하여 설치된 패드와, 상기 반도체 소자의 배치 영역에 설치된 방열용 전극과, 상기 패드와 페이스 다운 방식으로 전기적 접속된 상기 반도체 소자와, 적어도 상기 반도체 소자의 하면에 설치된 언더필재와, 상기 패드의 이면 및 상기 언더필재의 이면을 노출하여 일체화하도록 상기 반도체 소자를 밀봉하는 절연성 수지를 구비하는 것으로 해결하는 것이다.
제2에, 반도체 소자의 본딩 전극과 대응하여 설치된 패드와, 상기 반도체 소자의 배치 영역에 설치된 방열용 전극과, 상기 패드와 페이스 다운 방식으로 전기적 접속된 상기 반도체 소자와, 적어도 상기 반도체 소자의 하면에 설치되고, 상기 패드의 이면을 노출하여 일체화하도록 밀봉하는 언더필재를 구비하는 것으로 해결하는 것이다.
제3에, 상기 언더필재는 반도체 소자의 측면을 불어 올려서 인접하는 상기 패드 간의 분리홈, 상기 패드와 상기 방열용 전극 간의 분리홈으로 충전되는 것으로 해결하는 것이다.
제4에, 반도체 소자의 본딩 전극과 대응하여 설치된 패드와, 상기 패드와 일체의 배선에 설치된 외부 접속 전극과, 상기 외부 접속 전극에 둘러싸여 설치된 방열용 전극과, 상기 패드와 페이스 다운 방식으로 전기적 접속된 상기 반도체 소자와, 적어도 상기 반도체 소자의 하면에 설치된 언더필재와, 상기 외부 접속 전극의 이면 및 상기 언더필재의 이면을 노출하여 일체화하도록 상기 반도체 소자를 밀봉하는 절연성 수지를 구비하는 것으로 해결하는 것이다.
제5에, 반도체 소자의 본딩 전극과 대응하여 설치된 패드와, 상기 패드와 일체의 배선에 설치된 외부 접속 전극과, 상기 외부 접속 전극에 둘러싸여 설치된 방열용 전극과, 상기 패드와 페이스 다운 방식으로 전기적 접속된 상기 반도체 소자와, 적어도 상기 반도체 소자의 하면에 설치되고, 상기 외부 접속 전극의 이면을 노출하여 일체화하도록 밀봉하는 언더필재를 구비하는 것으로 해결하는 것이다.
제6에, 상기 언더필재는 반도체 소자의 측면을 불어 올려서 인접하는 상기패드 간의 분리홈, 인접하는 상기 배선 간의 분리홈, 상기 외부 접속 전극과 상기 방열용 전극 간의 분리홈으로 충전되는 것으로 해결하는 것이다.
제7에, 상기 반도체 소자와 상기 패드를 접속하는 접속 수단은 납재, 도전 페이스트 또는 이방성 도전성 수지인 것으로 해결하는 것이다.
제8에, 상기 패드의 측면은 만곡 구조로 이루어지는 것으로 해결하는 것이다.
제9에, 상기 패드, 상기 패드와 일체의 배선, 상기 배선과 일체의 외부 접속 전극 측면은 만곡 구조로 이루어지는 것으로 해결하는 것이다.
제10에, 도전박을 준비하고, 도전 패턴이 볼록형으로 형성되도록 하프 에칭하고, 상기 도전 패턴과 반도체 소자를 페이스 다운 방식으로 접속하고, 적어도 상기 반도체 소자와 상기 도전박 간에 언더필재를 침입시켜서, 상기 반도체 소자, 상기 도전 패턴을 밀봉하도록 상기 도전박에 절연성 수지를 설치하고, 상기 언더필재의 이면이 노출하고, 도전 패턴으로서 분리되도록 상기 도전박의 이면을 제거하는 것으로 해결하는 것이다.
제11에, 도전박을 준비하고, 도전 패턴이 볼록형으로 형성되도록 하프 에칭하고, 상기 도전 패턴과 반도체 소자를 페이스 다운 방식으로 접속하고, 적어도 상기 반도체 소자와 상기 도전박 간에 언더필재를 침입시켜서, 상기 언더필재의 이면이 노출하고, 도전 패턴으로서 분리되도록 상기 도전박의 이면을 제거하는 것으로 해결하는 것이다.
제12에, 상기 도전 패턴을 분리한 후, 다이싱으로 분리함으로써 해결하는 것이다.
제13에, 상기 도전박에는 유닛으로 이루어지는 도전 패턴이 매트릭스형으로 형성되며, 각각의 유닛에 상기 반도체 소자가 설치되는 것으로 해결하는 것이다.
제14에, 상기 도전 패턴을 분리한 후, 상기 유닛과 상기 유닛 간을 다이싱으로 분리함으로써 해결하는 것이다.
본 반도체 장치를 제공함으로써, 반도체 소자의 열을 방열용 전극에 전달하는 것이 가능해진다. 또한 이 방열용 전극을 포함하는 도전 패턴은 지지 기판을 채용하지 않고 형성할 수 있기 때문에, 비용을 삭감하고 반도체 장치의 두께를 얇게 하는 것이 가능해진다.
도 1은 본 발명의 반도체 장치를 설명하는 도면.
도 2는 본 발명의 반도체 장치의 제조 방법을 설명하는 도면.
도 3은 본 발명의 반도체 장치의 제조 방법을 설명하는 도면.
도 4는 본 발명의 반도체 장치의 제조 방법을 설명하는 도면.
도 5는 본 발명의 반도체 장치의 제조 방법을 설명하는 도면.
도 6은 본 발명의 반도체 장치의 제조 방법을 설명하는 도면.
도 7은 본 발명의 반도체 장치를 설명하는 도면.
도 8은 본 발명의 반도체 장치에 채용하는 도전 패턴을 설명하는 도면.
도 9는 본 발명의 반도체 장치를 설명하는 도면.
도 10은 종래의 반도체 장치를 설명하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
10 : 절연성 수지
11A : 패드
11B : 배선
11C : 외부 접속 전극
11D : 방열용 전극
12 : 반도체 소자
13 : 본딩 전극
14 : 분리홈
16 : 절연 피복
17 : 노출부
AF : 언더필재
<반도체 장치를 설명하는 제1 실시 형태>
우선, 본 발명의 반도체 장치에 대하여 도 1을 참조하면서 설명한다. 또한, 도 1의 (A)는 반도체 장치의 평면도이고, 도 1의 (B)는 A-A선의 단면도이다.
도 1에는 절연성 수지(10)에 이하의 구성 요소가 매립되어 있다. 즉 패드(11…)와, 이 패드(11A…)와 일체인 배선(11B)과, 배선(11B)과 일체로 이루어져, 이 배선(11B)의 타단에 설치된 외부 접속 전극(11C)이 매립되어 있다. 또한 이 도전 패턴(11A ∼ 11C)으로 둘러싸인 한 영역에 설치된 방열용 전극(11D)과, 이 방열용 전극(11D) 상에 설치된 반도체 소자(12)가 매립되어 있다. 또한, 반도체 소자(12)는 언더필재 AF를 통하여 상기 방열용 전극(11D)과 고착되며, 도 1의 (A)에서는 점선으로 나타내고 있다.
또한 반도체 소자(12)의 본딩 전극(13)과 패드(11A)는 반도체 소자(12)가 페이스 다운 방식으로 실장되기 때문에, 땜납 등의 납재 SD, Ag 페이스트 등의 도전 페이스트, 이방성 도전성 수지를 통하여 전기적으로 접속되어 있다.
또한 상기 도전 패턴(11A ∼ 11D)의 측면은 비이방성으로 에칭되고, 여기서는 웨트 에칭으로 형성되기 때문에 만곡 구조를 가지며, 이 만곡 구조에 의해 앵커 효과가 발생되고 있다.
본 구조는 반도체 소자(12)와, 복수의 도전 패턴(11A ∼ 11C), 방열용 전극(11D)과, 언더필재 AF, 이들을 매립하는 절연성 수지(10)의 4개의 재료로 구성된다. 특히 반도체 소자(12)의 배치 영역에 있어서, 도전 패턴(11A ∼ 11D) 상 및 이들 간의 분리홈(14)에는 상기 언더필재 A가 형성되고, 특히 분리홈(14)으로 충전되는 언더필재 AF의 이면이 노출된 상태에서 절연성 수지(10)로 밀봉되어 패키지로 이루어져 있다. 그리고 절연성 수지(10)나 언더필재 AF에 의해 상기 패드(11A…), 반도체 소자(12)가 지지되어 있다.
언더필재 AF로서는 좁은 간극에 침투 가능한 절연 재료로 이루어지며, 도 4에 도시한 바와 같이 반도체 소자(12)의 측면에까지 올라가는 재료가 바람직하다. 또한 반도체 소자(12)의 이면에 얇게 언더필재 AF가 형성되고, 이것을 절연성 수지(10)로 밀봉해도 상관없다.
한편, 후의 제조 방법(도 7)에 의해 명백해지지만, 반도체 소자(12)의 이면에도 언더필재 AF가 형성되도록 하고, 절연성 수지(10)를 생략하여 반도체 장치로서도 상관없다.
또한 절연성 수지로는, 에폭시 수지 등의 열경화성 수지, 폴리이미드 수지, 폴리페닐렌설파이드 등의 열가소성 수지를 이용할 수 있다. 또한 절연성 수지는 금형을 이용하여 경화시키는 수지 또는 디핑(dipping) 및 도포를 하여 피복할 수 있는 수지라면 모든 수지를 채용할 수 있다.
또한 도전 패턴(11A ∼ 11D)으로는, Cu를 주재료로 한 도전박, Al을 주재료로 한 도전박 또는 Fe-Ni 합금, Al-Cu의 적층체, Al-Cu-Al의 적층체 등을 이용할 수 있다. 물론, 다른 도전 재료라도 가능하며 특히 에칭할 수 있는 도전재, 레이저로 증발하는 도전재가 바람직하다. 또한 하프 에칭성, 도금의 형성성, 열응력을 고려하면 압연으로 형성된 Cu를 주재료로 하는 도전 재료가 바람직하다.
본 발명에 있어서, 도 1의 (B)에서는 절연성 수지(10)와 언더필재 AF가 상기 분리홈(15)에도 충전되고, 도 7에서는 언더필재 AF가 상기 분리홈(15)에도 충전되기 때문에, 도전 패턴의 분리를 방지할 수 있는 특징을 갖는다. 또한 에칭으로서 드라이 에칭 혹은 웨트 에칭을 채용하여 비이방성적인 에칭을 실시함으로써, 패드(11A…)의 측면, 배선(11B…)의 측면, 외부 접속 전극(11C…)의 측면, 방열용 전극(11D)의 측면을 만곡 구조로 하고, 앵커 효과를 발생시킬 수 있다. 그 결과, 도전 패턴(11A ∼ 11D)이 절연성 수지(10)에서 떨어져 나가지 않는 구조를 실현할 수 있다.
또한 도전 패턴(11A ∼ 11D)의 이면은 절연성 수지(10)의 이면에 노출되어 있다. 도 1의 (B)에서는 절연 피막(16)이 형성되어 있지만, 이 절연 피막(16)을 생략하고, 방열용 전극(11D)의 이면과, 실장 기판 상의 전극을 직접 고착하여도 상관없다. 이 구조에 의해, 반도체 소자(12)에서 발생하는 열은 실장 기판 상의 전극에 방열할 수 있어, 반도체 소자(12)의 온도 상승을 방지할 수 있고, 그 만큼 반도체 소자(12)의 구동 전류를 증대시킬 수 있다. 또한 방열용 전극(11C)과 반도체 소자(12)가 전기적으로 접속되어도 상관없다.
본 반도체 장치는 도전 패턴(11A ∼ 11D)을 밀봉 수지인 절연성 수지(10)로 지지하고 있기 때문에, 지지 기판이 불필요해진다. 이 구성은 본 발명의 특징이다. "종래의 기술"에서도 설명한 바와 같이, 종래의 반도체 장치의 도전로는 지지 기판(플렉시블 시트, 프린트 기판 또는 세라믹 기판)으로 지지되어 있거나 리드 프레임으로 지지되어 있기 때문에, 본래 불필요해도 상관없는 구성이 부가되어 있다. 그러나, 본 회로 장치는 필요 최소한의 구성 요소로 구성되어 지지 기판이 불필요하기 때문에 박형·경량이 되고 또한 재료비가 들지 않아 염가인 점에 특징을 갖는다.
또한, 패키지 이면은 도전 패턴(11A ∼ 11D)이 노출하고 있다. 이 영역에 예를 들면 땜납 등의 납재를 피복하면, 방열용 전극(11D) 쪽이 면적이 넓기 때문에 납재가 두껍게 전착된다. 그 때문에, 실장 기판 상에 고착시키는 경우, 외부 접속 전극(11C) 이면의 납재가 실장 기판 상의 전극에 전착되지 않아 접속 불량이 되는 경우가 상정된다.
이것을 해결하기 위하여, 반도체 장치(15) 이면에 절연 피막(16)을 형성하여 해결하고 있다. 도 1의 (A)에서 도시한 점선인 Ｏ는 절연 피막(16)에서 노출한 외부 접속 전극(11C…), 방열용 전극(11D)을 나타낸 것이다. 즉 이 Ｏ 이외는 절연피막(16)으로 덮어지며, Ｏ 부분의 사이즈가 실질적으로 동일한 사이즈이기 때문에, 여기에 형성된 납재의 두께는 실질적으로 동일해진다. 이것은 땜납 인쇄 후, 리플로우 후라도 마찬가지이다. 또한 Ag, Au, Ag-Pd 등의 도전 페이스트라도 마찬가지이다. 이 구조에 의해, 전기적 접속 불량도 억제할 수 있다. 또한 방열용 전극(11D)의 노출부(17)는 반도체 소자의 방열성이 고려되고, 외부 접속 전극(11C)의 노출 사이즈보다도 크게 형성되어도 상관없다. 또한 외부 접속 전극(11C …)은 모두가 실질적으로 동일한 사이즈이기 때문에, 외부 접속 전극(11C…)은 전 영역에 걸쳐서 노출되고, 방열용 전극(11D)의 이면 일부가 실질적으로 동일한 사이즈로 절연 피막(116)에서 노출되어도 된다.
또한 절연 피막(16)을 설치함으로써 실장 기판에 설치되는 배선을 본 반도체 장치의 이면에 연장시킬 수 있다. 일반적으로 실장 기판측에 설치된 배선은 상기 반도체 장치의 고착 영역을 우회하여 배치되지만, 상기 절연 피막(18)의 형성에 의해 우회하지 않고 배치할 수 있다. 게다가 절연성 수지(10), 언더필재 AF가 도전 패턴보다도 돌출되어 있기 때문에, 실장 기판측의 배선과 도전 패턴 간에 간극을 형성할 수 있어 단락을 방지할 수 있다.
<반도체 장치의 제조 방법을 설명하는 제2 실시 형태>
본 제조 방법은 도 1의 반도체 장치(15)의 제조 방법을 나타내는 것으로, 도 2 내지 도 6은 도 1의 (A)의 A-A선에 대응하는 단면도이다.
우선 도 2와 같이 도전박(20)을 준비한다. 두께는 10㎛ ∼ 300㎛ 정도가 바람직하고, 여기서는 70㎛의 압연 동박을 채용하였다. 계속해서 이 도전박(20)의표면에 내에칭 마스크로서의 도전 피막(21) 또는 포토 레지스트를 형성한다. 또한, 이 패턴은 도 1의 (A)의 패드(11A…), 배선(11B…), 외부 접속 전극(11C…), 방열용 전극(11D…)과 동일 패턴이다. 또한 도전 피막(21) 대신에 포토레지스트를 채용하는 경우, 포토레지스트의 하층에는 적어도 패드에 대응하는 부분에 Au, Ag, Pd 또는 Ni 등의 도전 피막이 형성된다. 이것은 Cu의 산화 방지와 납재의 접속을 가능하게 하고 있다.(이상 도 2를 참조)
계속해서, 상기 도전 피막(21) 또는 포토레지스트를 통하여 도전박(20)을 하프 에칭한다. 에칭 깊이는 도전박(20)의 두께보다도 얕으면 된다. 또한, 에칭의 깊이가 얕으면 얕을수록 미세 패턴의 형성이 가능하다.
그리고 하프 에칭함으로써, 도전 패턴(11A ∼ 11D)이 도전박(20)의 표면에 볼록형으로 나타난다. 또한, 도전박(20)은 상술한 바와 같이, 여기서는 압연으로 형성된 Cu를 주재료로 하는 Cu박을 채용했다. 그러나, Al으로 이루어지는 도전박, Fe-Ni 합금으로 이루어지는 도전박, Cu-Al의 적층체, Al-Cu-Al의 적층체라도 상관없다. 특히, Al-Cu-Al의 적층체는 열팽창 계수의 차에 의해 발생하는 휘어짐을 방지할 수 있다. 또한 압연의 동박을 이용하면 된다. 압연의 동박은 Z축 방향보다도 X축, y축 방향의 결정의 성장이 크고 내굴곡성에 강하기 때문이다. 특히, 배선(11B)이 길게 형성되면, 이 배선에 가해지는 응력이 커지지만, 이 압연의 동박을 채용함으로써 상기 응력에 대한 내성이 향상된다.(이상 도 3을 참조)
그리고 본딩 전극(13)과 패드(11A)가 면대향 배치되도록 배치되며, 예를 들면 납재 SD를 통하여 고착된다.
예를 들면, 땜납볼이 설치된 반도체 소자(12)를 준비하고, 패드(11A) 상에는 납재로 이루어지는 페이스트가 도포된다. 이 페이스트는 소성되기 전의 점성이 반도체 소자(12)의 가접착을 가능하게 한다. 그리고 이 가접착 상태에서 로에 투입되며, 납재가 용융되어 반도체 소자(12)와 패드가 전기적으로 접속된다.
한편, 납재로 일정한 간극을 구성하는 부분에는 언더필재 AF가 형성된다. 이 언더필재 AF는 반도체 소자(12)와 도전 패턴 간의 간극에 침입하기 쉬운 재료이고 또한 그 양을 컨트롤하는 것으로 반도체 소자(12)의 측면에까지 또는 반도체 소자의 이면에까지 형성된다. 이 언더필재 AF는 절연성 수지(10)와의 접착성, 도전 패턴과의 접착성이 고려되어 선택된다.
따라서, 언더필재 AF는 방열용 전극(11D)과 외부 접속 전극(11C)의 분리홈(14), 패드(11A) ∼ 외부 접속 전극(11C)으로 구성되는 도전 패턴 간의 분리홈(14) 및 이들 상에 설치된다. 이상 지지 기판을 채용하지 않고 반도체 소자를 실장할 수 있어, 반도체 소자(12)의 높이는 페이스 다운 방식으로 실장되는 만큼 낮게 배치된다. 따라서 후술하는 패키지 외형의 두께를 얇게 할 수 있다.(이상 도 4를 참조)
그리고 하프 에칭되어 형성된 도전 패턴(11A ∼ 11D …), 반도체 소자(12) 및 금속 세선(14)을 덮도록 절연성 수지(10)가 형성된다. 절연성 수지로서는 열가소성, 열경화성 모두 상관없다.
또한, 트랜스퍼 성형, 사출 성형, 디핑 또는 도포에 의해 실현할 수 있다. 수지 재료로서는 에폭시 수지 등의 열경화성 수지가 트랜스퍼 성형으로 실현할 수있고, 액정 폴리머, 폴리페닐렌 설파이드 등의 열가소성 수지는 사출 성형으로 실현할 수 있다.
본 실시 형태에서는 절연성 수지의 두께는 금속 세선(14)의 꼭대기부에서 위로 약 100㎛가 피복되도록 조정되어 있다. 이 두께는 반도체 장치의 강도를 고려하여 두껍게 하거나 얇게 하는 것도 가능하다.
또한, 수지 주입에 있어서 도전 패턴(11A ∼ 11D)은 시트형의 도전박(20)과 일체로 이루어지기 때문에, 도전박(20)의 어긋남이 없는 한, 도전 패턴(11A ∼ 11D)의 위치 어긋남은 전혀 없다.
이상, 절연성 수지(10), 언더필재 AF에는 볼록부로서 형성된 도전 패턴(11A ∼ 11D), 반도체 소자(12)가 매립되며, 볼록부보다도 하측의 도전박(20)이 이면에 노출되어 있다.(이상 도 5를 참조)
계속해서, 상기 절연성 수지(10) 이면에 노출하고 있는 도전박(20)을 제거하고 도전 패턴(11A ∼ 11D)을 개개로 분리한다.
여기의 분리 공정은 여러가지 방법이 고려되며, 이면을 에칭에 의해 제거하여 분리해도 되며, 연마나 연삭으로 깎아서 분리해도 된다. 또한, 양쪽을 채용해도 된다. 예를 들면, 절연성 수지(10)가 노출되기까지 깎으면 도전박(20)의 부스러기나 외측에 얇게 돌출된 불필요한 돌기형 금속이 절연성 수지(10)나 언더필재 AF에 침입되는 문제가 있다. 그 때문에, 에칭에 의해 패드(11 …)를 분리하면, 도전 패턴(11A ∼ 11D) 간에 위치하는 절연성 수지(10)나 언더필재 AF의 표면에 도전박(20)의 금속이 침입되지 않고 형성할 수 있다. 이에 따라, 미세 간격의 도전 패턴(11A ∼ 11D)끼리의 단락을 방지할 수 있다.
또한 반도체 장치(15)로 이루어지는 1유닛이 복수 형성되어 있는 경우에는 이 분리의 공정 후에 다이싱 공정이 추가된다.
여기서는 다이싱 장치를 채용하여 개개로 분리하고 있지만, 초콜렛 브레이크나 프레스나 컷트에서도 가능하다.
여기서는, 분리되어 이면에 노출한 도전 패턴(11A ∼ 11D)에 절연 피막(16)을 형성하고, 도 1의 (A)의 점선을 둥글게 나타낸 부분이 노출되도록 절연 피막(16)이 패터닝된다. 그리고 이 후, 화살표로 나타내는 부분에서 다이싱되어 반도체 장치가 된다.
또한, 땜납(21)은 다이싱되기 전 또는 다이싱된 후에 형성되어도 된다.
이상의 제조 방법에 의해 도전 패턴, 반도체 소자가 절연성 수지에 매립되고 두께가 얇으며 크기가 작은 패키지를 실현할 수 있다.
도 7은 도 1의 개량된 반도체 장치로 절연성 수지(10)를 생략한 것이다. 도 4의 공정에 있어서 반도체 소자(12)의 이면에까지 언더필재 AF가 형성되도록 도포하고, 고화한 후에 절연성 수지(10)의 형성을 생략하고 다이싱한 것이다. 또한, 도 7에서 반도체 소자(12)의 이면을 노출시켜도 된다. 또한 평면도는 도 1의 (A)와 동일하기 때문에 생략하였다.
본 발명은 전 실시예에 있어서 납재 SD가 흐르지 않게 유동 방지막을 형성하고 있다. 예를 들면, 땜납을 예로 들면, 도 1의 (B)에 도시한 바와 같이 도전 패턴(11A ∼ 11C) 중 적어도 일부에 유동 방지막 DM을 형성하고, 땜납의 흐름을 저지하고 있다. 유동 방지막으로서는 땜납과의 습윤성이 나쁜 막, 예를 들면 고분자막 또는 Ni막 상에 형성된 산화막 등이다.
또한 유동 방지막의 평면 형상을 도 8에 도시하였다. 또한, 도면에 방열용 전극을 생략하고 있다.
도 8에는 A ∼ E의 5개의 패턴이 형성되어 있지만, 이들 중 하나가 선택된다. A에 나타내는 패턴은 패드(11A)와 배선(11B)의 경계에 유동 방지막 DM이 설치되고, 패드(11A)의 실질 전역에 전기적 접속 수단이 형성되는 것이다. 또한 배선(11B)의 전역 또는 외부 접속 전극(11C)도 포함시켜서 유동 방지막 DM이 형성되어도 된다. B는 패드에 유동 방지막 DM이 형성되고, 전기적 접속 수단이 설치되는 부분이 추출되어 있는 것이다. C는 타입 B의 형성 영역 외에 배선(11B), 외부 접속 전극(11C)도 유동 방지막 DM이 형성되어 있는 것이다. D는 타입 C의 개구부가 직사각형에서 원형으로 된 것이다. 또한 E는 패드 상에 링형으로 유동 방지막 DM이 형성된 것이다. 또한, 패드(11A)는 직사각형으로 나타내고 있지만 원형이라도 상관없다. 이 유동 방지막 DM은 땜납 등의 납재, Ag 페이스트 등의 도전 페이스트, 도전성 수지의 유동을 방지하는 것으로, 이들의 전기적 접속 수단에 대하여 습윤성이 나쁜 것이다. 예를 들면, 땜납이 타입 D에 설치된 경우, 땜납이 녹았을 때 유동 방지막 DM에 의해 방지되어 표면 장력에 의해 깔끔한 반구가 형성된다. 또한 이 납땜된 반도체 소자의 본딩 전극(13) 주위는 패시베이션막이 형성되기 때문에, 본딩 전극에만 전착된다. 따라서 반도체 소자와 패드를 땜납을 통하여 접속하면, 조개 관자형으로 일정한 높이를 유지하여 고착할 수 있다. 또한 땜납의 양으로 이 높이도 조정 가능하기 때문에, 반도체 소자와 도전 패턴 간에 일정한 간극을 설치할 수 있어, 그 동안에 세정액을 침입시키는 것도 가능해진다. 또한 언더필재 AF와 같은 점성이 낮은 접착제도 침입시키는 것이 가능해진다. 또한, 접속 영역 이외를 전부 유동 방지막 DM으로 피복함으로써, 절연성 수지(10)와의 접착성을 향상시키는 것도 가능해진다.
다음에, 이상의 제조 방법에 의해 발생하는 효과를 설명한다.
우선 제1에, 도전 패턴은 하프 에칭되고, 도전박과 일체가 되어 지지되기 때문에, 종래 지지용에 이용한 기판을 없앨 수 있다.
제2에, 도전박에는 하프 에칭되어 볼록부가 된 패드가 형성되기 때문에, 패드의 미세화가 가능해진다. 따라서 폭, 간격을 좁게 할 수 있어 보다 평면 사이즈가 작은 패키지를 형성할 수 있다.
제3에, 도전 패턴, 반도체 소자, 접속 수단 및 밀봉재로 구성되기 때문에, 필요 최소한으로 구성할 수 있어, 아주 쓸데 없는 재료를 없앨 수 있어 비용을 대폭 줄이는 박형의 반도체 장치를 실현할 수 있다.
제4에, 패드는 하프 에칭으로 볼록부로 이루어져서 형성되고, 개별 분리는 밀봉 후에 행해지기 때문에, 타이 바, 현수 리드는 불필요해진다. 따라서, 타이 바(현수 리드)의 형성, 타이 바(현수 리드)의 컷트는 본 발명에서는 전혀 불필요해진다.
제5에, 볼록부가 된 도전 패턴이 절연성 수지에 매립된 후, 절연성 수지의 이면에서 도전박을 제거하여, 도전 패턴을 분리하고 있기 때문에, 종래의 리드 프레임과 같이 리드와 리드 간에 발생하는 수지 돌기를 없앨 수 있다.
제6에, 반도체 소자는 언더필재를 통하여 방열용 전극과 고착되고, 이 방열용 전극이 이면에서 노출하기 때문에, 본 반도체 장치에서 발생하는 열을 본 반도체 장치의 이면에서 효율적으로 방출할 수 있다. 또, 절연성 접착 수단에 Si 산화막이나 산화 알루미늄 등의 필러가 혼입됨으로써 더 그 방열성이 향상된다. 또한 필러 사이즈를 통일하면, 반도체 소자(12)와 도전 패턴과의 간극을 일정하게 유지할 수 있다.
<반도체 장치를 설명하는 제3 실시 형태>
도 9에 본 반도체 장치(40)를 나타낸다. 도 9의 (A)는 그 평면도이고, 도 9의 (B)는 A-A선에서의 단면도이다.
도 1에서는 패드(11A)에는 배선(11B), 외부 접속 전극(11C)이 일체로 형성되어 있지만, 여기서는 패드(11A)의 이면이 외부 접속 전극으로 이루어져 있다.
또한 패드(11A)의 이면이 직사각형으로 이루어져 있기 때문에, 절연 피막(16)에서 노출하는 패턴도 상기 직사각형과 동일 패턴으로 형성되어 있다. 또한 언더필재 AF의 고착성이 고려되어, 방열용 전극(11D)이 복수로 분할되도록 홈(43)이 형성되어 있다.
이상의 설명에서 밝힌 바와 같이, 본 발명에서는 지지 기판을 채용하지 않아도 아일런드형으로 형성된 도전 패턴이 두께를 갖는 도전박(또는 도전박)에 절연성 접착 수단 및 절연성 수지로 매립되어 구성된다. 또한 반도체 소자의 이면에 위치하는 방열용 전극이 노출되어 있기 때문에, 반도체 소자의 방열을 개선할 수 있다. 더구나 지지 기판을 채용하지 않기 때문에, 박형으로 경량인 패키지를 실현할 수 있다.
또한 도전 패턴, 반도체 소자, 언더필재 및 절연성 수지의 필요 최소한으로 구성되어 자원에 낭비가 없는 회로 장치가 된다. 따라서 완성되기까지 여분의 구성 요소가 없고, 비용을 대폭 저감할 수 있는 반도체 장치를 실현할 수 있다.

Claims (20)

  1. 반도체 장치에 있어서,
    분리홈에 의해 전기적으로 분리되고 반도체 소자의 본딩 전극과 대응하여 설치된 패드,
    상기 반도체 소자의 배치 영역에 설치된 방열용 전극,
    상기 패드와 페이스 다운 방식으로 전기적 접속된 상기 반도체 소자,
    적어도 상기 반도체 소자의 하면에 설치되고 상기 분리홈에 충전된 언더필재, 및
    상기 패드의 이면 및 상기 언더필재의 이면을 노출하여 일체화하도록 상기 반도체 소자를 밀봉하는 절연성 수지
    를 포함하는 것을 특징으로 하는 반도체 장치.
  2. 반도체 장치에 있어서,
    분리홈에 의해 전기적으로 분리되고 반도체 소자의 본딩 전극과 대응하여 설치된 패드,
    상기 반도체 소자의 배치 영역에 설치된 방열용 전극,
    상기 패드와 페이스 다운 방식으로 전기적 접속된 상기 반도체 소자, 및
    적어도 상기 반도체 소자의 하면 및 상기 분리홈에 충전하도록 설치되고, 상기 패드의 이면을 노출하여 일체화하도록 밀봉하는 언더필재
    를 포함하는 것을 특징으로 하는 반도체 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 언더필재는 반도체 소자의 측면을 올라가서, 인접하는 상기 패드 간의 분리홈, 상기 패드와 상기 방열용 전극 간의 분리홈에 충전되는 것을 특징으로 하는 반도체 장치.
  4. 반도체 장치에 있어서,
    분리홈에 의해 전기적으로 분리되고 반도체 소자의 본딩 전극과 대응하여 설치된 패드,
    상기 패드와 일체의 배선에 설치된 외부 접속 전극,
    상기 외부 접속 전극에 둘러싸여 설치된 방열용 전극,
    상기 패드와 페이스 다운 방식으로 전기적 접속된 상기 반도체 소자,
    적어도 상기 반도체 소자의 하면에 설치되고 상기 분리홈에 충전된 언더필재, 및
    상기 외부 접속 전극의 이면 및 상기 언더필재의 이면을 노출하여 일체화하도록 상기 반도체 소자를 밀봉하는 절연성 수지
    를 포함하는 것을 특징으로 하는 반도체 장치.
  5. 반도체 장치에 있어서,
    분리홈에 의해 전기적으로 분리되고 반도체 소자의 본딩 전극과 대응하여 설치된 패드,
    상기 패드와 일체의 배선에 설치된 외부 접속 전극,
    상기 외부 접속 전극에 둘러싸여 설치된 방열용 전극,
    상기 패드와 페이스 다운 방식으로 전기적 접속된 상기 반도체 소자, 및
    적어도 상기 반도체 소자의 하면 및 상기 분리홈에 충전하도록 설치되고, 상기 외부 접속 전극의 이면을 노출하여 일체화하도록 밀봉하는 언더필재
    를 포함하는 것을 특징으로 하는 반도체 장치.
  6. 제4항 또는 제5항에 있어서,
    상기 언더필재는 반도체 소자의 측면을 올라가서, 인접하는 상기 패드 간의 분리홈, 인접하는 상기 배선 간의 분리홈, 상기 외부 접속 전극과 상기 방열용 전극 간의 분리홈에 충전되는 것을 특징으로 하는 반도체 장치.
  7. 제1항, 2항, 4항 또는 제5항 중 어느 한 항에 있어서,
    상기 반도체 소자와 상기 패드를 접속하는 접속 수단은 납재, 도전 페이스트 또는 이방성 도전성 수지인 것을 특징으로 하는 반도체 장치.
  8. 제1항 또는 제2항에 있어서,
    상기 패드의 측면은 만곡 구조로 이루어지는 것을 특징으로 하는 반도체 장치.
  9. 제4항 또는 제5항에 있어서,
    상기 패드, 상기 패드와 일체인 배선, 상기 배선과 일체인 외부 접속 전극의 측면은 만곡 구조로 이루어지는 것을 특징으로 하는 반도체 장치.
  10. 제3항에 있어서,
    상기 반도체 소자와 상기 패드를 접속하는 접속 수단은 납재, 도전 페이스트 또는 이방성 도전성 수지인 것을 특징으로 하는 반도체 장치.
  11. 제6항에 있어서,
    상기 반도체 소자와 상기 패드를 접속하는 접속 수단은 납재, 도전 페이스트 또는 이방성 도전성 수지인 것을 특징으로 하는 반도체 장치.
  12. 제3항에 있어서,
    상기 패드의 측면은 만곡 구조로 이루어지는 것을 특징으로 하는 반도체 장치.
  13. 제6항에 있어서,
    상기 패드, 상기 패드와 일체인 배선, 상기 배선과 일체인 외부 접속 전극의 측면은 만곡 구조로 이루어지는 것을 특징으로 하는 반도체 장치.
  14. 반도체 장치의 제조 방법에 있어서,
    도전박을 준비하여, 도전 패턴이 볼록형으로 형성되도록 하프 에칭하는 단계,
    상기 도전 패턴과 반도체 소자를 페이스 다운 방식으로 접속하는 단계,
    적어도 상기 반도체 소자와 상기 도전박 간에 언더필재를 침입시키는 단계,
    상기 반도체 소자, 상기 도전 패턴을 밀봉하도록 상기 도전박에 절연성 수지를 설치하는 단계, 및
    상기 언더필재의 이면이 노출하고, 도전 패턴으로서 분리되도록 상기 도전박의 이면을 제거하는 단계
    를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 반도체 장치의 제조 방법에 있어서,
    도전박을 준비하여, 도전 패턴이 볼록형으로 형성되도록 하프 에칭하는 단계,
    상기 도전 패턴과 반도체 소자를 페이스 다운 방식으로 접속하는 단계,
    적어도 상기 반도체 소자와 상기 도전박 간에 언더필재를 침입시키는 단계, 및
    상기 언더필재의 이면이 노출하고, 도전 패턴으로서 분리되도록 상기 도전박의 이면을 제거하는 단계
    를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  16. 제14항 또는 제15항에 있어서,
    상기 도전 패턴을 분리한 후, 다이싱으로 분리하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  17. 제14항 또는 제15항에 있어서,
    상기 도전박에는 유닛으로 이루어지는 도전 패턴이 매트릭스형으로 형성되고, 각각의 유닛에 상기 반도체 소자가 설치되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  18. 제17항에 있어서,
    상기 도전 패턴을 분리한 후, 상기 유닛과 상기 유닛 간을 다이싱으로 분리하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  19. 제1항에 있어서,
    상기 반도체 소자의 하방에 배치된 방열용 전극을 포함하고,
    적어도 상기 언더필재는 상기 반도체 소자의 하면과 상기 방열용 전극과의 사이에 배치되는 것을 특징으로 하는 반도체 장치.
  20. 제1항에 있어서,
    상기 절연성 수지는, 상기 패드 및 상기 언더필재의 이면을 노출시켜 상기 반도체 소자를 피복하는 것을 특징으로 하는 반도체 장치.
KR10-2001-0009508A 2000-09-06 2001-02-24 반도체 장치 및 그 제조 방법 KR100404061B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-269464 2000-09-06
JP2000269464A JP3945968B2 (ja) 2000-09-06 2000-09-06 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
KR20020020170A KR20020020170A (ko) 2002-03-14
KR100404061B1 true KR100404061B1 (ko) 2003-11-03

Family

ID=18756066

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0009508A KR100404061B1 (ko) 2000-09-06 2001-02-24 반도체 장치 및 그 제조 방법

Country Status (6)

Country Link
US (1) US6963126B2 (ko)
EP (1) EP1187205A3 (ko)
JP (1) JP3945968B2 (ko)
KR (1) KR100404061B1 (ko)
CN (1) CN1266765C (ko)
TW (1) TW511399B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6562671B2 (en) * 2000-09-22 2003-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and manufacturing method thereof
AU2003214524A1 (en) * 2002-04-11 2003-10-20 Koninklijke Philips Electronics N.V. Method of manufacturing an electronic device
EP1500135A1 (en) * 2002-04-11 2005-01-26 Koninklijke Philips Electronics N.V. Method of manufacturing an electronic device, and electronic device
US7176582B2 (en) 2002-04-11 2007-02-13 Nxp B.V. Semiconductor device and method of manufacturing same
JP2005535138A (ja) * 2002-08-05 2005-11-17 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 電子製品、本体、および製造方法
DE10240461A1 (de) * 2002-08-29 2004-03-11 Infineon Technologies Ag Universelles Gehäuse für ein elektronisches Bauteil mit Halbleiterchip und Verfahren zu seiner Herstellung
JP2004186362A (ja) * 2002-12-03 2004-07-02 Sanyo Electric Co Ltd 回路装置
JP3730644B2 (ja) * 2003-09-11 2006-01-05 ローム株式会社 半導体装置
JP2005109225A (ja) * 2003-09-30 2005-04-21 Sanyo Electric Co Ltd 回路装置
JP4479209B2 (ja) * 2003-10-10 2010-06-09 パナソニック株式会社 電子回路装置およびその製造方法並びに電子回路装置の製造装置
JP4446772B2 (ja) * 2004-03-24 2010-04-07 三洋電機株式会社 回路装置およびその製造方法
DE102005007643A1 (de) * 2005-02-19 2006-08-31 Assa Abloy Identification Technology Group Ab Verfahren und Anordnung zum Kontaktieren von Halbleiterchips auf einem metallischen Substrat
JP5550102B2 (ja) * 2008-01-17 2014-07-16 株式会社村田製作所 電子部品
CN103682043A (zh) * 2013-11-28 2014-03-26 天津金玛光电有限公司 一种水平式led芯片的固晶方法及采用该方法制备的led光源
CN105161424A (zh) * 2015-07-30 2015-12-16 南通富士通微电子股份有限公司 半导体叠层封装方法
CN105161425A (zh) * 2015-07-30 2015-12-16 南通富士通微电子股份有限公司 半导体叠层封装方法
DE102017106055B4 (de) * 2017-03-21 2021-04-08 Tdk Corporation Trägersubstrat für stressempflindliches Bauelement und Verfahren zur Herstellung

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09312355A (ja) * 1996-05-21 1997-12-02 Shinko Electric Ind Co Ltd 半導体装置とその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5350947A (en) * 1991-11-12 1994-09-27 Nec Corporation Film carrier semiconductor device
US5677246A (en) * 1994-11-29 1997-10-14 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor devices
JPH08335653A (ja) * 1995-04-07 1996-12-17 Nitto Denko Corp 半導体装置およびその製法並びに上記半導体装置の製造に用いる半導体装置用テープキャリア
DE19532755C1 (de) 1995-09-05 1997-02-20 Siemens Ag Chipmodul, insbesondere für den Einbau in Chipkarten, und Verfahren zur Herstellung eines derartigen Chipmoduls
US5744383A (en) * 1995-11-17 1998-04-28 Altera Corporation Integrated circuit package fabrication method
JPH09260552A (ja) * 1996-03-22 1997-10-03 Nec Corp 半導体チップの実装構造
JPH10256417A (ja) 1997-03-07 1998-09-25 Citizen Watch Co Ltd 半導体パッケージの製造方法
JPH10335566A (ja) 1997-04-02 1998-12-18 Dainippon Printing Co Ltd 樹脂封止型半導体装置とそれに用いられる回路部材、および樹脂封止型半導体装置の製造方法
JPH10303336A (ja) 1997-04-30 1998-11-13 Nec Corp フリップチップ型半導体素子の樹脂封止構造
JPH11163024A (ja) 1997-11-28 1999-06-18 Sumitomo Metal Mining Co Ltd 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法
JPH11186326A (ja) * 1997-12-24 1999-07-09 Shinko Electric Ind Co Ltd 半導体装置
JP3219043B2 (ja) * 1998-01-07 2001-10-15 日本電気株式会社 半導体装置のパッケージ方法および半導体装置
US6410366B1 (en) * 1998-09-30 2002-06-25 Seiko Epson Corporation Semiconductor device and manufacturing method thereof, circuit board and electronic equipment
JP3395164B2 (ja) * 1998-11-05 2003-04-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体装置
JP3436159B2 (ja) 1998-11-11 2003-08-11 松下電器産業株式会社 樹脂封止型半導体装置の製造方法
US6383846B1 (en) * 2000-03-20 2002-05-07 Chi-Chih Shen Method and apparatus for molding a flip chip semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09312355A (ja) * 1996-05-21 1997-12-02 Shinko Electric Ind Co Ltd 半導体装置とその製造方法

Also Published As

Publication number Publication date
TW511399B (en) 2002-11-21
EP1187205A2 (en) 2002-03-13
CN1341963A (zh) 2002-03-27
US6963126B2 (en) 2005-11-08
CN1266765C (zh) 2006-07-26
KR20020020170A (ko) 2002-03-14
JP2002083903A (ja) 2002-03-22
US20020048828A1 (en) 2002-04-25
JP3945968B2 (ja) 2007-07-18
EP1187205A3 (en) 2004-06-23

Similar Documents

Publication Publication Date Title
KR100407595B1 (ko) 반도체 장치 및 그 제조 방법
KR100404061B1 (ko) 반도체 장치 및 그 제조 방법
KR100211421B1 (ko) 중앙부가 관통된 플렉서블 회로기판을 사용한 반도체 칩 패키지
US6548328B1 (en) Circuit device and manufacturing method of circuit device
US6791199B2 (en) Heat radiating semiconductor device
KR100404407B1 (ko) 반도체 장치 및 반도체 모듈
KR100660604B1 (ko) 금속 박편을 이용한 수동 소자 및 반도체 패키지의제조방법
JPH0964099A (ja) 半導体装置及びその実装構造
JP2003068931A (ja) 半導体パッケージ及びその製造方法
KR20050096851A (ko) 회로 장치 및 그 제조 방법
KR20020027148A (ko) 반도체 장치 및 반도체 모듈
KR100433438B1 (ko) 반도체 장치 및 반도체 모듈
KR100656295B1 (ko) 선택적 양극 산화된 금속을 이용한 패키지 및 그 제작방법
KR20020027146A (ko) 반도체 장치 및 반도체 모듈
JP3668101B2 (ja) 半導体装置
JP3759572B2 (ja) 半導体装置
JPH0864635A (ja) 半導体装置
JP3058266B2 (ja) 半導体集積回路装置及びその半導体ベアチップ実装方法
JP4863836B2 (ja) 半導体装置
JP2002083890A (ja) 半導体モジュール
CN104766805A (zh) 制造装配载体的系统和方法
JP4856821B2 (ja) 半導体装置
JP4439459B2 (ja) 半導体装置
JP2002158315A (ja) 半導体装置およびその製造方法
JPH0837204A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20131001

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20141007

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150918

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170919

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20180918

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 17